TWI831296B - 電子電路 - Google Patents

Abstract

一種電子電路，包括分壓電路、比較電路以及第一開關。分壓電路將輸出電壓分壓，而產生第一電壓。當第一電壓不大於參考電壓時，上述比較電路產生一執行電壓。第一開關根據執行電壓，將輸出電壓放電。

Description

電子電路

本發明係有關於一種可對任一電壓節點進行快速放電之電子電路，特別係有關於一種在電源系統關機時主動對輸出電壓進行放電之電子電路。

由於電源系統在產生輸出電壓時，往往都會利用電容來提升輸出電壓的穩定性，尤其當輸出電壓係為直流電壓時，較大的電容有助於降低輸出電壓的漣波。然而，當電源系統關機後，由於大電容需要較長的放電時間的關係，往往使得輸出電壓放電至零的速度較為緩慢。

此外，現實中偶而發生使用者因輸出電壓的放電速度不夠快而誤認為電源系統並未正常關機或電源系統發生異常，而造成使用者體驗不佳，甚至引發抱怨與客訴。此外，以往放電電路的設計需要經由較多的訊號來做判斷，因此需要較多元件來實現。為了提升使用者體驗且減少後續客戶服務的負擔，有必要針對電源系統關機後之輸出電壓的放電速度進行優化，同時減少放電電路所需元件以降低成本。

本發明在此提出主動對輸出電壓進行放電之電子電路，當電源系統關機後，本發明所提出的電子電路能夠快速的將輸出電壓放電至接地位準，使得使用者不再因為輸出電壓的放電速度不夠快而誤以為電源系統並未正常關機或電源系統發生異常，進而提升使用者的使用體驗。此外，本發明提出之電子電路只須經由單一訊號來分壓判斷即可實現，只需較少元件即可實現，進而降低成本。

有鑑於此，本發明提出一種電子電路，包括一分壓電路、一比較電路以及一開關。上述分壓電路將一輸出電壓分壓，而產生一第一電壓。當上述第一電壓不大於一參考電壓時，上述比較電路產生一執行電壓。上述第一開關根據上述執行電壓，將上述輸出電壓放電。

根據本發明之一實施例，上述電子電路更包括一第一二極體、一第一電阻以及一第二電阻。上述第一二極體包括一第一陽極端以及一第一陰極端，其中上述第一陽極端耦接至上述輸出電壓，上述第一陰極端耦接至一第一節點，其中上述輸出電壓經上述第一二極體而於上述第一節點產生一內部電壓。上述第一二極體更包括一順向導通電壓，上述內部電壓等於上述輸出電壓減去上述順向導通電壓。上述第一電阻耦接於上述第一節點以及上述執行電壓之間。上述第二電阻耦接於上述第一開關之控制端以及一接地端之間。

根據本發明之一實施例，上述比較電路包括一電壓產生電路、一第二開關以及一比較器。上述電壓產生電路用以產生上述參考電壓。上述第二開關根據一比較電壓而產生上述執行電壓。上述比較器比較上述第一電壓以及上述參考電壓而產生上述比較電壓。

根據本發明之一實施例，上述第二開關包括一NPN電晶體。上述NPN電晶體包括一基極端、一集極端以及一射極端，其中上述基極端接收上述比較電壓，上述集極端耦接至上述執行電壓，上述射極端耦接至上述接地端。

根據本發明之一實施例，當上述第一電壓大於上述參考電壓時，上述比較電壓導通上述NPN電晶體而使上述執行電壓係為一低電壓位準，上述第一電阻用以限制流經上述NPN電晶體之電流，其中上述第一開關根據上述執行電壓而不導通。

根據本發明之一實施例，當上述第一電壓不大於上述參考電壓時，上述比較電壓不導通上述NPN電晶體而使上述執行電壓係為一高電壓位準，上述第一電阻以及上述第二電阻將上述內部電壓分壓而產生上述執行電壓，其中上述第一開關根據上述執行電壓而導通。

根據本發明之一實施例，上述電子電路更包括一齊納二極體。上述齊納二極體包括一第二陽極端以及一第二陰極端，其中上述第二陽極端耦接至上述第一開關之控制端，上述第二陰極端耦接至上述執行電壓。上述齊納二極體更包括一逆向導通電壓。

根據本發明之一實施例，當上述執行電壓係為上 述低電壓位準時，上述執行電壓係大於上述接地端之電壓位準且小於上述逆向導通電壓而不導通上述齊納二極體，並且上述第二電阻將上述第一開關之控制端耦接至上述接地端而不導通上述第一開關。

根據本發明之一實施例，當上述執行電壓係為上述高電壓位準時，上述執行電壓係由上述內部電壓、上述第一電阻、上述第二電阻以及上述逆向導通電壓所決定。

根據本發明之一實施例，上述電子電路更包括一第一電容以及一第二電容。上述第一電容耦接於上述第一節點以及上述接地端之間。上述第二電容耦接於上述執行電壓以及上述接地端之間。

根據本發明之一實施例，當上述輸出電壓進行放電時，上述第一電容用以維持上述內部電壓，上述第二電容用以維持上述執行電壓，以延長上述輸出電壓之放電時間。

根據本發明之另一實施例，上述比較電路包括一電壓產生電路、一N型電晶體以及一比較器。上述電壓產生電路用以產生上述參考電壓。上述N型電晶體根據一比較電壓而將上述執行電壓耦接至上述接地端，上述執行電壓直接提供至上述第一開關之控制端。上述比較器比較上述第一電壓以及上述參考電壓而產生上述比較電壓。

根據本發明之一實施例，當上述第一電壓大於上述參考電壓時，上述比較電壓導通上述N型電晶體，且上述N型電晶體將上述執行電壓耦接至上述接地端。上述第一電阻用以限制流經上述N型電晶體之電流，且上述第一開關基於上述執行電壓而不 導通。

根據本發明之一實施例，當上述第一電壓不大於上述參考電壓時，上述比較電壓不導通上述N型電晶體，上述第一電阻以及上述第二電阻將上述內部電壓分壓而產生上述執行電壓，上述第一開關基於上述執行電壓而導通。

根據本發明之一實施例，上述電子電路更包括一第三電阻。上述第三電阻耦接於上述輸出電壓以及上述第一開關之間，其中上述第三電阻用以對輸出上述電壓進行放電且限制上述輸出電壓經上述第一開關放電至一接地端之電流。

根據本發明之一實施例，上述分壓電路包括一第四電阻以及一第五電阻。上述第四電阻耦接於上述輸出電壓以及上述第一電壓之間。上述第五電阻耦接於上述第一電壓以及一接地端之間。

100,200,300,400,500:電子裝置

110:分壓電路

120:比較電路

SW1:第一開關

SW2:第二開關

T1:第一電晶體

T2:第二電晶體

V1:第一電壓

VEXE:執行電壓

VINT:內部電壓

VOUT:輸出電壓

VF:順向導通電壓

VREV:逆向導通電壓

VC:比較電壓

VR:參考電壓

DO1:第一二極體

R1:第一電阻

R2:第二電阻

R3:第三電阻

R4:第四電阻

R5:第五電阻

C1:第一電容

C2:第二電容

G1:第一閘極端

G2:第二閘極端

D1:第一汲極端

D2:第二汲極端

S1:第一源極端

S2:第二源極端

NA1:第一陽極端

NA2:第二陽極端

NC1:第一陰極端

NC2:第二陰極端

N1:第一節點

VGEN:電壓產生電路

CMP:比較器

TB:NPN電晶體

ZD:齊納二極體

CTL:控制端

TM1:第一端

TM2:第二端

第1圖係顯示根據本發明之一實施例所述之電子電路之電路圖；第2圖係顯示根據本發明之另一實施例所述之電子電路之電路圖；第3圖係顯示根據本發明之另一實施例所述之電子電路之電路圖；第4圖係顯示根據本發明之另一實施例所述之電子電路之電路 圖；以及第5圖係顯示根據本發明之另一實施例所述之電子電路之電路圖。

以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成 於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。

第1圖係顯示根據本發明之一實施例所述之電子電路之電路圖。如第1圖所示，電子裝置100包括分壓電路110、比較電路120以及第一開關SW1。分壓電路110用以將輸出電壓VOUT分壓，而產生第一電壓V1。比較電路120將第一電壓V1與參考電壓(第1圖未顯示)相比，而產生執行電壓VEXE。第一電晶體T1根據執行電壓VEXE，而將輸出電壓VOUT進行放電。

根據本發明之一實施例，當第一電壓V1不大於參考電壓時，執行電壓VEXE係為高電壓位準，第一開關SW1根據為高電壓位準之執行電壓EXE而將輸出電壓VOUT進行放電。根據本發明之另一實施例，當第一電壓V1大於參考電壓時，執行電壓VEXE係為低電壓位準，第一開關SW1係為不導通。根據本發明之一實施例，第一開關SW1可為N型電晶體。根據本發明之另一實施例，第一開關SW1可為NPN電晶體。根據本發明之另一實施例，第一開關SW1可為繼電器。根據本發明之其他實施例，第一開關SW1亦可為其他可做為開關之電子元件。

換句話說，當輸出電壓VOUT不大於臨界值(亦即，第一電壓V1不大於參考電壓，相當於輸出電壓VOUT下降至臨界值或臨界值以下)時，第一開關SW1導通而將輸出電壓VOUT放電至接地端，以加快輸出電壓VOUT放電至零的速度；當輸出電壓VOUT 大於臨界值(亦即，第一電壓V1大於參考電壓)時，第一開關SW1不導通以減少功率損耗。

第2圖係顯示根據本發明之另一實施例所述之電子電路之電路圖。將電子電路200與第1圖之電子電路100相比，電子電路200更包括第一二極體DO1、第一電阻R1、第二電阻R2、第一電容C1、第二電容C2以及第三電阻R3。

第一二極體DO1用以單方向地將輸出電壓VOUT提供至第一節點N1而產生內部電壓VINT，並且第一二極體DO1包括第一陽極端NA1以及第一陰極端NC1，其中第一陽極端NA1耦接至輸出電壓VOUT，第一陰極端NC1耦接至第一節點N1。根據本發明之一實施例，第一二極體DO1更包括順向導通電壓VF，內部電壓VINT係為輸出電壓VOUT減去順向導通電壓VF。根據本發明之一些實施例，第一二極體DO1可為一般二極體、蕭特基二極體或其他任何單項導通元件，在此並未對第一二極體DO1進行限制。

第一電阻R1耦接於第一節點N1以及執行電壓VEXE之間，第二電阻R2耦接於第一開關SW1之控制端以及接地端之間。根據本發明之一實施例，第一電阻R1用以限制內部電壓VINT提供至比較電路120之電流，並且第一電阻R1以及第二電阻R2將內部電壓VINT分壓而決定執行電壓VEXE之高電壓位準。

第一電容C1耦接於第一節點N1以及接地端之間，第二電容耦接於執行電壓VEXE以及接地端之間。根據本發明之一實施例，第一電容C1用以維持內部電壓VINT，第二電容C2用以維 持執行電壓VEXE。當輸出電壓VOUT放電時，第一電容C1以及第二電容C2分別維持內部電壓VINT以及執行電壓VEXE，使得第一開關SW1得以持續導通，以利延長對輸出電壓VOUT放電之時間。

第三電阻R3係耦接於輸出電壓VOUT以及第一開關SW1之間。具體來說，第一開關SW1包括控制端CTL、第一端TM1以及第二端TM2，控制端CTL接收執行電壓VEXE，第三電阻R3係耦接於輸出電壓VOUT以及第一端TM1之間，第二端TM2係耦接至接地端。根據本發明之一實施例，第三電阻R3用以對輸出電壓做放電並限制輸出電壓VOUT之放電電流，避免第一開關SW1因過大電流而燒毀。

第3圖係顯示根據本發明之另一實施例所述之電子電路之電路圖。如第3圖所示，分壓電路110包括第四電阻R4以及第五電阻R5。第四電阻R4耦接於輸出電壓VOUT以及第一電壓V1之間，第五電阻R5耦接於第一電壓V1以及接地端之間。

如第3圖所示，比較電路120包括電壓產生電路VGEN、比較器CMP以及第二開關SW2。電壓產生電路VGEN用以產生參考電壓VR，比較器CMP將第一電壓V1與參考電壓VR相比，而產生比較電壓VC。第二開關SW2係耦接於執行電壓VEXE以及接地端之間，且根據比較電壓VC而產生執行電壓VEXE。

根據本發明之一實施例，第一開關SW1可為N型電晶體。根據本發明之另一實施例，第一開關SW1可為NPN電晶體。根據本發明之另一實施例，第一開關SW1可為繼電器。根據本發明 之其他實施例，第一開關SW1亦可為其他可做為開關之電子元件。根據本發明之一實施例，比較器CMP係由內部電壓VINT所供電。

根據本發明之一實施例，當第一電壓V1大於參考電壓VR時，代表輸出電壓VOUT大於臨限值，比較器CMP輸出之比較電壓VC將第二開關SW2導通，並將執行電壓VEXE下拉至低電壓位準。此外，第一電阻R1用以限制流經第二開關SW2之電流，以避免第二開關SW2因大電流而燒毀。

根據本發明之另一實施例，當第一電壓V1不大於參考電壓VR時，代表輸出電壓VOUT不大於臨限值，比較器CMP輸出之比較電壓VC將第二開關SW2不導通，執行電壓VEXE係根據內部電壓VINT、第一電阻R1以及第二電阻R2而決定。

第4圖係顯示根據本發明之另一實施例所述之電子電路之電路圖。將第4圖之電子電路400與第3圖之電子電路300相比，第一開關SW1係替換為第一電晶體T1，第二開關SW2係替換為NPN電晶體TB。換句話說，第一開關SW1係以第一電晶體T1實現，第二開關SW2係利用NPN電晶體TB實現。在此以第一開關SW1由第一電晶體T1實現作為說明解釋，並未以任何形式限定於此。

第一電晶體T1包括第一閘極端G1、第一汲極端D1以及第一源極端S1，其中第一閘極端G1接收閘極電壓VG，第一汲極端D1耦接至第三電阻R3，第一源極端S1耦接至接地端。NPN電晶體TB耦接於執行電壓VEXE以及接地端之間，並且根據控制電壓VC而導通以及不導通。根據本發明之一實施例，第一電晶體T1係為 N型電晶體。

如第4圖所示，電子電路400更包括齊納二極體ZD，其中齊納二極體ZD包括第二陽極端NA2以及第二陰極端NC2，第二陽極端NA2耦接至第一電晶體T1之第一閘極端G1，第二陰極端NC2耦接至執行電壓VEXE。此外，齊納二極體ZD更包括逆向導通電壓VREV。

根據本發明之一實施例，當第一電壓V1大於參考電壓VR而將NPN電晶體TB導通時，由於NPN電晶體TB之特性，使得NPN電晶體TB之集極端至射極端的跨壓具有一個飽和電壓，因此執行電壓VEXE之低電壓位準略大於接地端之電壓位準。根據本發明之一實施例，NPN電晶體TB之集極端至射極端的跨壓的飽和電壓約為0.2V。當齊納二極體ZD之逆向導通電壓VREV大於執行電壓VEXE之低電壓位準時，第一電晶體T1之第一閘極端G1係由第二電阻R2耦接至接地端而不導通第一電晶體T1。

舉例來說，當NPN電晶體TB之集極端至射極端的跨壓的飽和電壓約為0.2V且第一電晶體T1之臨限電壓係為0.4V時，由於執行電壓VEXE與第一電晶體T1之臨限電壓較接近，使得第一電晶體T1產生些微導通現象(即，第一電晶體T1操作於次臨限區)而產生漏電。

根據本發明之另一實施例，當第一電壓V1不大於參考電壓VR而將NPN電晶體TB不導通時，第一電晶體T1之第一閘極端G1之閘極電壓VG係如公式1所示，執行電壓VEXE之高電壓位 準VH係如公式2所示：

根據本發明之一些實施例，當第一電晶體T1係為低臨限電壓(low threshold voltage)的電晶體時，由於NPN電晶體TB集極端至射極端的跨壓具有一個飽和電壓的特性，可能造成第一電晶體T1產生些微的導通現象而使第三電阻R3持續發熱，齊納二極體ZD能夠有效的抑制NPN電晶體TB集極端至射極端的飽和電壓所造成的問題，並搭配第二電阻R2將第一閘極端G1耦接至接地端，而將第一電晶體T1完全不導通。此外，設計者可透過調整第一電阻R1以及第二電阻R2之電阻值而控制閘極電壓VG，以利於在對輸出電壓VOUT進行放電時能夠完全導通第一電晶體T1。

第5圖係顯示根據本發明之另一實施例所述之電子電路之電路圖。將第5圖之電子電路500之比較電路120與第4圖之電子電路400之比較電路120相比，第4圖之NPN電晶體TB係替換為第二電晶體T2。根據本發明之一實施例，第二電晶體T2係為N型電晶體。

第二電晶體T2包括第二閘極端G2、第二汲極端D2以及第二源極端S2，其中第二閘極端G2接收比較電壓VC，第二汲 極端D2耦接至執行電壓VEXE，第二源極端S2耦接至接地端。此外，第二電晶體T2根據比較電壓VC而導通或不導通。

根據本發明之一實施例，當第一電壓V1大於參考電壓VR而將第二電晶體T2導通時，第二電晶體T2將執行電壓VEXE下拉至接地端之電壓位準，並將接地端之電壓位準直接提供至第一電晶體T1之第一閘極端G1，使得第一電晶體T1不導通。根據本發明之一些實施例，由於第二電晶體T2能夠將執行電壓VEXE下拉至接地端之電壓位準，因此電子電路500中可省略第4圖之齊納二極體ZD，以節省成本。

根據本發明之另一實施例，當第一電壓V1不大於參考電壓VR而將第二電晶體T2不導通時，第一電阻R1以及第二電阻R2將內部電壓VINT分壓而產生執行電壓VEXE，其中執行電壓VEXE係如公式3所示。此外，設計者可透過調整第一電阻R1以及第二電阻R2之電阻值，而使第一電晶體T1完全導通。

如第5圖所示，本發明係以第一電壓V1耦接至比較器CMP之正極端、參考電壓VR耦接至比較器CMP之負極端以及第二電晶體T2係為N型電晶體進行說明解釋，但並未限定於此。根據本發明之其他實施例，第一電壓V1可耦接至比較器CMP之 負極端、參考電壓VR可耦接至比較器CMP之正極端以及第二電晶體T2係為P型電晶體。

根據本發明之另一實施例，第二電晶體T2亦可為NPN電晶體。當第二電晶體T2係為NPN電晶體且NPN電晶體之汲極端至射極端的跨壓的飽和電壓小於第一電晶體T1之臨限電壓時，省略第4圖之齊納二極體ZD亦可完全不導通第一電晶體T1。舉例來說，當NPN電晶體之汲極端至射極端的跨壓的飽和電壓約為0.2V且第一電晶體T1之臨限電壓係為0.7V時，由於執行電壓VEXE與第一電晶體T1之臨限電壓差異較大，約為0.2V之執行電壓VEXE亦可將第一電晶體T1完全不導通。

本發明在此提出主動對輸出電壓進行放電之電子電路，當電源系統關機後，本發明所提出的電子電路能夠快速的將輸出電壓放電至接地位準，使得使用者不再因為輸出電壓的放電速度不夠快而誤以為電源系統並未正常關機或電源系統發生異常，進而提升使用者的使用體驗。此外，本發明提出之電子電路只須經由單一訊號來分壓判斷即可實現，只需較少元件即可實現，進而降低成本。

100: 電子裝置 110: 分壓電路 120: 比較電路 SW1: 第一開關 V1: 第一電壓 VEXE: 執行電壓 VOUT: 輸出電壓

Claims (16)

1. 一種電子電路，包括：一分壓電路，將一輸出電壓分壓，而產生一第一電壓；一比較電路，其中當上述第一電壓不大於一參考電壓時，上述比較電路產生一執行電壓；以及一第一開關，根據上述執行電壓，將上述輸出電壓放電。
2. 如請求項1之電子電路，更包括：一第一二極體，包括一第一陽極端以及一第一陰極端，其中上述第一陽極端耦接至上述輸出電壓，上述第一陰極端耦接至一第一節點，其中上述輸出電壓經上述第一二極體而於上述第一節點產生一內部電壓，其中上述第一二極體更包括一順向導通電壓，上述內部電壓等於上述輸出電壓減去上述順向導通電壓；一第一電阻，耦接於上述第一節點以及上述執行電壓之間；以及一第二電阻，耦接於上述第一開關之控制端以及一接地端之間。
3. 如請求項2之電子電路，其中上述比較電路包括：一電壓產生電路，用以產生上述參考電壓；一第二開關，根據一比較電壓而產生上述執行電壓；以及一比較器，比較上述第一電壓以及上述參考電壓而產生上述比較電壓。
4. 如請求項3之電子電路，其中上述第二開關包括：一NPN電晶體，包括一基極端、一集極端以及一射極端，其中上述基極端接收上述比較電壓，上述集極端耦接至上述執行電壓， 上述射極端耦接至上述接地端。
5. 如請求項4之電子電路，其中當上述第一電壓大於上述參考電壓時，上述比較電壓導通上述NPN電晶體而使上述執行電壓係為一低電壓位準，上述第一電阻用以限制流經上述NPN電晶體之電流，其中上述第一開關根據上述執行電壓而不導通。
6. 如請求項5之電子電路，其中當上述第一電壓不大於上述參考電壓時，上述比較電壓不導通上述NPN電晶體而使上述執行電壓係為一高電壓位準，上述第一電阻以及上述第二電阻將上述內部電壓分壓而產生上述執行電壓，其中上述第一開關根據上述執行電壓而導通。
7. 如請求項6之電子電路，更包括：一齊納二極體，包括一第二陽極端以及一第二陰極端，其中上述第二陽極端耦接至上述第一開關之控制端，上述第二陰極端耦接至上述執行電壓，其中上述齊納二極體更包括一逆向導通電壓。
8. 如請求項7之電子電路，其中當上述執行電壓係為上述低電壓位準時，上述執行電壓係大於上述接地端之電壓位準且小於上述逆向導通電壓而不導通上述齊納二極體，並且上述第二電阻將上述第一開關之控制端耦接至上述接地端而不導通上述第一開關。
9. 如請求項7之電子電路，其中當上述執行電壓係為上述高電壓位準時，上述執行電壓係由上述內部電壓、上述第一電阻、上述第二電阻以及上述逆向導通電壓所決定。
10. 如請求項2之電子電路，更包括：一第一電容，耦接於上述第一節點以及上述接地端之間；以及一第二電容，耦接於上述執行電壓以及上述接地端之間。
11. 如請求項10之電子電路，其中當上述輸出電壓進行放電時，上述第一電容用以維持上述內部電壓，上述第二電容用以維持上述執行電壓，以延長上述輸出電壓之放電時間。
12. 如請求項2之電子電路，其中上述比較電路包括：一電壓產生電路，用以產生上述參考電壓；一N型電晶體，根據一比較電壓而將上述執行電壓耦接至上述接地端，其中上述執行電壓直接提供至上述第一開關之控制端；以及一比較器，比較上述第一電壓以及上述參考電壓而產生上述比較電壓。
13. 如請求項12之電子電路，其中當上述第一電壓大於上述參考電壓時，上述比較電壓導通上述N型電晶體，且上述N型電晶體將上述執行電壓耦接至上述接地端，其中上述第一電阻用以限制流經上述N型電晶體之電流，且上述第一開關基於上述執行電壓而不導通。
14. 如請求項12之電子電路，其中當上述第一電壓不大於上述參考電壓時，上述比較電壓不導通上述N型電晶體，上述第一電阻以及上述第二電阻將上述內部電壓分壓而產生上述執行電壓，上述第一開關基於上述執行電壓而導通。
15. 如請求項1之電子電路，更包括：一第三電阻，耦接於上述輸出電壓以及上述第一開關之間，其中上述第三電阻用以對上述輸出電壓進行放電且限制上述輸出電壓經上述第一開關放電至一接地端之電流。
16. 如請求項1之電子電路，其中上述分壓電路包括：一第四電阻，耦接於上述輸出電壓以及上述第一電壓之間；以及一第五電阻，耦接於上述第一電壓以及一接地端之間。