CN117438401A - 半导体封装和方法 - Google Patents

半导体封装和方法 Download PDF

Info

Publication number
CN117438401A
CN117438401A CN202310900873.7A CN202310900873A CN117438401A CN 117438401 A CN117438401 A CN 117438401A CN 202310900873 A CN202310900873 A CN 202310900873A CN 117438401 A CN117438401 A CN 117438401A
Authority
CN
China
Prior art keywords
pad
lead
transistor
transistor device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310900873.7A
Other languages
English (en)
Inventor
C·伊尔刚
T·贝伦斯
L·海策尔
J·霍格劳尔
T·迈尔
T·沙尔夫
F·祖多克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN117438401A publication Critical patent/CN117438401A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本公开涉及半导体封装和方法。在实施例中，一种半导体封装包括下表面，所述下表面包括低压接触焊盘、高压接触焊盘、输出接触焊盘和至少一个控制接触焊盘。半导体封装还包括：半桥电路，包括具有第一主表面的第一晶体管装置和具有第一主表面的第二晶体管装置，第一晶体管装置和第二晶体管装置按照电气方式在输出节点串联耦合；和控制装置，按照电气方式耦合到第一晶体管装置和第二晶体管装置。第一晶体管装置和第二晶体管装置的第一主表面被布置为基本上垂直于半导体封装的下表面。

Description

半导体封装和方法
背景技术
半导体封装可在壳体中包括一个或多个半导体装置。封装可包括：基底或引线框架，一个或多个半导体装置被安装在所述基底或引线框架上；和外接触器，被用于将半导体封装安装在重分布板(诸如，印刷电路板)上。封装还包括从半导体装置到基底或引线框架的内部电气连接。壳体可由塑料模制成型化合物形成，所述塑料模制成型化合物覆盖半导体装置和内部电气连接。
公布的US专利申请US 2004/0212057 A1公开了一种半导体部件，所述半导体部件包括壳体和布置在壳体中的至少两个半导体芯片。
期望这样的半导体封装：所述半导体封装包括增加的功能并且当被安装在更高级板(诸如，电路板)上时占用更小的面积。
发明内容
根据本发明，提供一种半导体封装，所述半导体封装包括下表面，所述下表面包括低压接触焊盘、高压接触焊盘、输出接触焊盘和至少一个控制接触焊盘。半导体封装还包括至少一个半桥电路，所述半桥电路包括具有第一主表面的第一晶体管装置和具有第一主表面的第二晶体管装置，第一晶体管装置和第二晶体管装置按照电气方式在输出节点串联耦合。半导体封装还包括至少一个控制装置，所述控制装置按照电气方式耦合到第一晶体管装置和第二晶体管装置。第一晶体管装置的第一主表面和第二晶体管装置的第一主表面被布置为基本上垂直于半导体封装的下表面。
半导体封装包括功率级，所述功率级包括半桥电路和一个或多个控制装置。控制装置可包括用于驱动第一晶体管装置和第二晶体管装置的栅极的栅极驱动器电路。控制装置按照电气方式连接到第一晶体管装置和第二晶体管装置的栅极。控制焊盘中的一个或多个按照电气方式连接到栅极驱动器电路。
在一些实施例中，控制装置还包括用于提供另外的辅助功能(例如，用于源极感测)的电路。在这些实施例中，控制焊盘中的一个或多个提供按照电气方式连接到辅助电路的辅助接触焊盘。
在一些实施例中，提供第一控制装置，所述第一控制装置包括栅极驱动器电路并且能够被称为栅极驱动器，并且提供第二控制装置，所述第二控制装置包括控制电路。
半导体封装适合于垂直安装，因为包括低压接触焊盘、高压接触焊盘、输出接触焊盘和至少一个控制接触焊盘的封装的下表面被布置为基本上垂直于第一晶体管装置和第二晶体管装置中的每个晶体管装置的第一主表面。低压接触焊盘、高压接触焊盘、输出接触焊盘和所述至少一个控制接触焊盘提供半导体封装的外接触器，所述外接触器使封装能够被安装在更高级电路板(例如，印刷电路板)上，以使得第一晶体管装置和第二晶体管装置的第一主表面被相对于更高级电路板的主表面垂直地(即，按照垂直方位)布置。这减小由半导体封装占用的板上的面积。换句话说，封装具有更小的覆盖区(footprint)。
低压接触焊盘、高压接触焊盘、输出接触焊盘和所述至少一个控制接触焊盘基本上彼此共面，并且每个可包括可由软焊料润湿的可焊接最外表面。所述半导体封装可被称为垂直封装。垂直安装布置是有用的，因为与晶体管装置的第一主表面被布置为平行于包括接触区域的封装的下表面和电路板的第一主表面的封装相比，该封装在电路板上需要更小的面积。因此，提供半导体封装，所述半导体封装包括功率级和增加的功能并且由于垂直安装方位而在更高级电路板上占用更小的面积。
在一些实施例中，控制装置包括第一主表面，所述第一主表面被布置为基本上垂直于半导体封装的下表面。
在一些实施例中，半导体封装还包括第一引线、第二引线和第三引线。引线每个可具有基本上平面片的形式。引线也可被称为夹子(clip)。第一引线具有内表面，所述内表面基本上垂直于下表面和形成低压接触焊盘的下侧面延伸。第二引线具有内表面，所述内表面基本上垂直于下表面和提供高压接触焊盘的下侧面延伸。第三引线具有第一内表面和与第一内表面相对的第二内表面，并且下侧面在第一内表面和第二内表面之间延伸。第三引线的下侧面提供半导体封装的输出焊盘，并且沿侧向在低压接触焊盘和高压接触焊盘之间被布置在半导体封装的下表面中。
第一晶体管装置被安装在第一内表面上并且第二晶体管装置被安装在第三引线的第二内表面上，从而第三引线提供输出节点。相应第一晶体管装置和第二晶体管装置的第一主表面被布置为基本上彼此平行，并且被布置在叠层中。第一引线被布置在第一封装侧面，并且第二引线被布置在与第一封装侧面相对的第二封装侧面。
第一引线具有与内表面相对的外表面，并且下侧面在内表面和外表面之间延伸。类似地，第二引线具有与内表面相对的外表面，并且下侧面在内表面和外表面之间延伸。第一引线和第二引线的外表面可至少部分地从提供半导体壳体的模制成型化合物暴露，并且可被用于从半导体封装的垂直地布置的两侧提供冷却。另外的散热器或翅片可被附着到外表面中的一个或多个。
除了第一晶体管装置和第二晶体管装置和控制装置之外，第一引线和第二引线的内表面以及第三引线的第一内表面和第二内表面被模制成型化合物覆盖，并且因此被表明为内表面。
第一引线和第二引线的内表面和外表面以及第三引线的第一内表面和第二内表面是主表面，并且相应引线的下侧面是次表面，因为它的面积小于相应引线的主表面的面积。
在这种布置中，第一晶体管装置和第二晶体管装置被布置在第三引线的相对表面上。第一引线和第二引线被布置在封装的相对侧面，并且第三引线朝着封装的中心被布置在第一引线和第二引线之间。第一引线被布置在第一晶体管装置上，并且第二引线被布置在第二晶体管装置上。第一引线、第二引线和第三引线以及第一晶体管装置和第二晶体管装置能够被视为被布置在叠层中，所述叠层具有平行于半导体封装的下表面延伸的堆叠方向。
在一些实施例中，所述至少一个控制接触焊盘被与低压接触焊盘布置在共同平面中，所述平面基本上垂直于封装的下表面并且平行于第一晶体管装置的第一主表面延伸。所述至少一个接触焊盘和低压接触焊盘被布置在输出接触焊盘的同一侧，即沿侧向与第三引线的第一内表面相邻。
在一些实施例中，所述至少一个控制接触焊盘被与高压接触焊盘布置在共同平面中，所述平面基本上垂直于封装的下表面并且平行于第一晶体管装置的第一主表面延伸。所述至少一个接触焊盘和高压接触焊盘被布置在输出接触焊盘的同一侧，即沿侧向与第三引线的第二内表面相邻。
在一些实施例中，所述至少一个控制接触焊盘被与输出接触焊盘布置在共同平面中。所述至少一个接触焊盘可形成行，所述行具有输出接触焊盘。
在一些实施例中，提供两个或更多个控制接触焊盘，并且控制接触焊盘中的至少一个被与高压接触焊盘布置在共同平面中，例如形成第一行，所述平面基本上垂直于封装的下表面并且平行于第一晶体管装置的第一主表面延伸，并且控制接触焊盘中的另外的至少一个被与输出接触焊盘布置在共同平面中，例如形成第二行，所述平面基本上垂直于封装的下表面并且平行于第一晶体管装置的第一主表面延伸。第一行和第二行沿侧向彼此分隔开，并且基本上平行于彼此延伸。
在一些实施例中，低压接触焊盘、高压接触焊盘和输出接触焊盘每个是细长的，并且基本上平行于彼此延伸。低压接触焊盘、高压接触焊盘和输出接触焊盘每个可具有条状形式，例如矩形形状。
在一些实施例中，低压接触焊盘、高压接触焊盘和输出接触焊盘每个是细长的、条状形式(诸如，矩形形状)，并且在半导体封装的下表面的整个横宽(breadth)上基本上平行于彼此延伸。
在一些实施例中，低压接触焊盘、高压接触焊盘和输出接触焊盘每个是细长的(例如，条状形式，诸如矩形形状)，并且基本上平行于彼此延伸，并且低压接触焊盘、高压接触焊盘和输出接触焊盘中的一个或多个仅在半导体封装的下表面的一部分上(例如，仅在下表面的横宽的一部分上)延伸。
在一些实施例中，低压接触焊盘、高压接触焊盘和输出接触焊盘每个具有分别小于或等于第一引线、第二引线和第三引线的厚度的宽度。
在一些实施例中，第一晶体管装置包括第一主表面上的第一电源焊盘和与第一主表面相对的第二主表面上的第二电源焊盘，并且第二晶体管装置包括第一主表面上的第一电源焊盘和与第一主表面相对的第二主表面上的第二电源焊盘。
在一些实施例中，第一晶体管装置的第二电源焊盘被安装在第三引线的第一内表面上，并且第二晶体管装置的第一电源焊盘被布置在第三引线的第二内表面上。第一引线包括附着到第一晶体管装置的第一电源焊盘的内表面，并且第二引线包括附着到第二晶体管装置的第二电源焊盘的内表面。
第一晶体管装置的第一电源焊盘可以是源极焊盘，并且第一晶体管装置的第二电源焊盘可以是漏极焊盘。第二晶体管装置的第一电源焊盘可以是源极焊盘，并且第二晶体管装置的第二电源焊盘可以是漏极焊盘。第一晶体管装置的漏极焊盘被安装在第三引线的第一内表面上，并且第二晶体管装置的源极焊盘被安装在第三引线的第二内表面上。因此，第三引线按照电气方式将第一晶体管装置的源极焊盘连接到第二晶体管装置的漏极焊盘，并且形成半桥电路的节点。
在一些实施例中，第三引线包括凹部，第二晶体管装置被布置在所述凹部中。这种布置可被用于减小半导体封装的宽度。
每个控制焊盘可由金属块或引线的下侧面提供，由此金属块或引线的下侧面基本上垂直于块或引线的内表面延伸，所述块或引线的内表面基本上平行于第一引线的内表面和/或第三引线的第一内表面和第二内表面延伸。
在一些实施例中，第一晶体管装置还包括第二主表面上的第一栅极焊盘，并且第二晶体管装置还包括第二主表面上的第二栅极焊盘。在这个实施例中，第一栅极焊盘被布置为沿侧向与第一晶体管装置的漏极焊盘相邻，并且第二栅极焊盘被布置为沿侧向与第二晶体管装置的漏极焊盘相邻。如在本文中所使用，栅极焊盘指代布置在晶体管装置的第一主表面和/或第二主表面上的金属化结构的部分，并且也可被称为端子。
第一栅极焊盘被布置在第一晶体管装置的与形成在第一主表面上或形成在第一主表面中的晶体管结构的栅电极相对的一侧。第二栅极焊盘被布置在第二晶体管装置的与形成在第一主表面上或形成在第一主表面中的晶体管结构的栅电极相对的一侧。
在一些实施例中，控制装置被安装在第一引线上，并且沿侧向与第一晶体管装置相邻并且与第一晶体管装置分隔开。例如，如果第一引线处于地电势，则可使用这种布置。
在一些实施例中，通过另外的连接器(诸如，接合线)，控制装置按照电气方式连接到第一栅极焊盘、第二栅极焊盘和控制焊盘。
在半导体封装包括两个控制装置的实施例中，所述两个控制装置可被沿侧向彼此相邻地安装在第一引线上。
在一些实施例中，第一晶体管装置还包括第一主表面上的第一栅极焊盘，并且第二晶体管装置还包括第二主表面上的第二栅极焊盘。在这个实施例中，第一栅极焊盘被布置为沿侧向与第一晶体管装置的源极焊盘相邻，并且第二栅极焊盘被布置为沿侧向与第二晶体管装置的漏极焊盘相邻。
在一些实施例中，通过连接器(诸如，接合线)，控制装置按照电气方式连接到第一栅极焊盘并且连接到第二栅极焊盘。在一些实施例中，第一晶体管装置和/或第二晶体管装置还包括一个或多个辅助功能，例如源极感测。在这些实施例中，晶体管装置还包括一个或多个辅助焊盘。辅助焊盘(一个或多个)可被布置为沿侧向与栅极焊盘相邻。通过连接器(诸如，接合线)，辅助焊盘(一个或多个)可按照电气方式连接到控制装置。
在一些实施例中，第一引线由引线框架提供，所述引线框架包括：第一部分，包括电绝缘材料，导电轨迹和控制焊盘中的一个或多个被形成在所述电绝缘材料上；和第二导电部分，由金属或合金形成。第二部分可具有与电绝缘材料的厚度对应的厚度，并且因此在引线框架的两个相对侧之间提供导电连接。第二金属部分提供引线之一，例如第三引线。引线框架还可被描述为可布线的(routable)引线框架或重分布基底。控制装置被安装在包括电绝缘材料的第一部分上。这可被用于这样的实施例：在该实施例中，第一晶体管装置还包括第一主表面上的第一栅极焊盘并且第二晶体管装置包括第二主表面上的第二栅极焊盘。第一晶体管装置和第二晶体管装置被安装在导电部分的相对侧，并且按照电气方式连接到导电部分的相对侧。
在一些实施例中，通过另外的连接器(诸如，接合线)，第一栅极焊盘和第二栅极焊盘按照电气方式连接到引线框架的导电轨迹，并且通过另外的连接器(诸如，接合线)，控制装置被连接到控制焊盘和/或导电轨迹。
在其中半导体封装包括两个控制装置并且第一引线由引线框架提供的实施例中，所述两个控制装置可被沿侧向彼此相邻地安装在包括电绝缘材料的引线框架的第一部分上。
在一些实施例中，半导体封装还包括模制成型化合物。在一些实施例中，控制装置、接合线、第一晶体管装置和第二晶体管装置、第一引线和第二引线的内表面以及第三引线的第一内表面和第二内表面被模制成型化合物覆盖。第一引线的外表面可保持至少部分地被模制成型化合物露出，并且第二引线的外表面完全地被模制成型化合物覆盖。在一些实施例中，第一引线和第二引线的外表面都保持至少部分地被模制成型化合物露出。低压接触焊盘、高压接触焊盘和输出接触焊盘被模制成型化合物露出。
在一些实施例中，半导体封装包括两个半桥电路；按照电气方式耦合以形成全桥或H电路的第一半桥电路和第二半桥电路。
在一些实施例中，第一半桥电路和第二半桥电路中的每个半桥电路包括根据在本文中描述的任何一个实施例的第一晶体管装置和第二晶体管装置。例如，所述两个半桥电路中的每个半桥电路的第一晶体管装置被布置为沿侧向彼此相邻，并且被安装在提供低压引线的同一引线或基底上，并且按照电气方式耦合到所述同一引线或基底。类似地，所述两个半桥电路中的每个半桥电路的第二晶体管装置被布置为沿侧向彼此相邻，并且被安装在提供高压引线的同一引线或基底上，并且按照电气方式耦合到所述同一引线或基底。第一半桥电路和第二半桥电路中的每个半桥电路具有单独的输出引线，从而第一半桥电路的第一晶体管装置和第二晶体管装置被布置在第一输出引线(例如，上述第三引线)的相对侧，并且第二半桥电路的第一晶体管装置和第二晶体管装置被布置在第二输出引线的相对侧。第二输出引线可具有与根据在本文中描述的任何一个实施例的第三引线相同的形式。
本发明还提供加工包括功率级的半导体封装的方法。在一种方法中，所述方法包括：提供第一晶体管装置，所述第一晶体管装置包括第一主表面上的第一电源焊盘以及与第一主表面相对的第二主表面上的第二电源焊盘和第一栅极焊盘；并且提供第二晶体管装置，所述第二晶体管装置包括第一主表面上的第一电源焊盘以及与第一主表面相对的第二主表面上的第二电源焊盘和第二栅极焊盘。控制装置和第一晶体管装置的第一电源焊盘被附着到第一引线的内表面。第三引线的第一内表面被附着到第一晶体管装置的第二电源焊盘。第二晶体管装置的第一电源焊盘被附着到第三引线的第二内表面，第二内表面与第一内表面相对，并且第二引线被附着到第二晶体管装置的第二电源焊盘。第一栅极焊盘和第二栅极焊盘按照电气方式连接到控制装置，并且控制装置按照电气方式连接到整体地形成在第一引线中的至少一个控制接触焊盘。施加模制成型化合物，以使得它覆盖第一引线、第二引线和第三引线的内表面、第一和晶体管装置以及接合线。第一引线被图案化或结构化以分离控制焊盘。所述至少一个控制接触焊盘以及布置为基本上垂直于相应内表面的第一引线、第二引线和第三引线的侧面被布置在基本上垂直于第一晶体管装置的第一主表面的共同平面中。
在这个实施例中，半导体封装被沿单个堆叠方向建立在叠层中。在一些实施例中，半导体封装被沿单个堆叠方向建立在叠层中，其中第一引线用作底座或基底。所述方法可被按照以上给出的次序执行。
在一些实施例中，通过另一连接器(诸如，接合线)，第一栅极焊盘和第二栅极焊盘按照电气方式连接到控制装置，并且通过另外的连接器(诸如，接合线)，控制装置按照电气方式连接到整体地形成在第一引线中的至少一个控制接触焊盘。如果第一晶体管装置和第二晶体管装置之一或二者包括例如用于源极感测的辅助焊盘，则通过另外的连接器(诸如，接合线)，辅助焊盘按照电气方式连接到控制装置或控制接触焊盘之一。
使用焊接连接，第一晶体管装置的第一电源焊盘可被附着到第一引线的内表面，第三引线的第一内表面可被附着到第一晶体管装置的第二电源焊盘，第二晶体管装置的第一电源焊盘可被附着到第三引线的第二内表面，并且第二引线可被附着到第二晶体管装置的第二电源焊盘。可使用回流焊过程。替代地，焊接连接中的一个或多个可被粘胶(例如，导电环氧树脂)或烧结过程或扩散焊接替换。
在加工包括功率级的半导体封装的替代方法中，所述方法包括：提供第一晶体管装置，所述第一晶体管装置包括第一主表面上的第一电源焊盘和第一栅极焊盘以及与第一主表面相对的第二主表面上的第二电源焊盘；并且提供第二晶体管装置，所述第二晶体管装置包括第一主表面上的第一电源焊盘以及与第一主表面相对的第二主表面上的第二电源焊盘和第二栅极焊盘。第一晶体管装置的第二电源焊盘被附着到第三引线，所述第三引线被形成在引线框架的第一内表面中，所述引线框架包括电绝缘材料，导电轨迹和至少一个控制焊盘被形成在所述电绝缘材料上。第一引线的内表面被附着到第一晶体管装置的第一电源焊盘。第一栅极焊盘按照电气方式连接到引线框架的第一内表面上的第一导电轨迹。第二晶体管装置的第一电源焊盘被附着到布置在引线框架的第二内表面中的第三引线，第二内表面与第一内表面相对，并且第二引线被附着到第二晶体管装置的第二电源焊盘。第二栅极焊盘按照电气方式连接到引线框架的第二内表面上的第二导电轨迹，并且控制装置按照电气方式连接到至少一个第三导电轨迹，所述至少一个第三导电轨迹按照电气方式连接到控制焊盘。施加模制成型化合物，所述模制成型化合物覆盖第一引线、第二引线和第三引线的内表面、第一和晶体管装置以及接合线。所述至少一个控制接触焊盘以及布置为基本上垂直于相应内表面的第一引线、第二引线和第三引线的侧面被布置在基本上垂直于第一晶体管装置的第一主表面的共同平面中。
在这个实施例中，第三引线被提供作为可布线的引线框架，并且可布线的引线框架被倒置以使第一晶体管装置和第二晶体管装置能够被安装在引线框架的导电部分的相对的第一内表面和第二内表面上。所述方法可被按照以上给出的次序执行。
在一些实施例中，通过另一连接器(诸如，接合线)，第一栅极焊盘和第二栅极焊盘按照电气方式连接到控制装置，并且通过另外的连接器(诸如，接合线)，控制装置按照电气方式连接到整体地形成在第一引线中的至少一个控制接触焊盘。如果第一晶体管装置和第二晶体管装置之一或二者包括例如用于源极感测的辅助焊盘，则通过另外的连接器(诸如，接合线)，辅助焊盘按照电气方式连接到控制装置或控制接触焊盘之一。
通过焊接连接，第一晶体管装置的第二电源焊盘可被附着到第三引线，第一引线的内表面被附着到第一晶体管装置的第一电源焊盘，第二晶体管装置的第一电源焊盘被附着到第三引线，并且第二引线被附着到第二晶体管装置的第二电源焊盘。可使用回流焊过程。替代地，焊接连接中的一个或多个可被粘胶(例如，导电环氧树脂)或烧结过程或扩散焊接替换。
通过另外的连接器(诸如，接合线)，第一栅极焊盘和第二栅极焊盘以及控制焊盘可按照电气方式连接到相应导电轨迹。
可在基本上相同的时间对于多个封装执行两种方法以形成面板。面板然后被切片或单切以形成个体封装。面板可被单切，以使得外接触区域被形成在切割表面中。
例如，多个第一引线可由包括多个部件位置的第一金属片提供，每个部件位置提供一个半导体封装的第一引线。类似地，多个第二引线可由包括多个部件位置的第二金属片提供，每个部件位置提供一个半导体封装的第二引线，并且多个第三引线可由包括多个部件位置的第三金属片提供，每个部件位置提供一个半导体封装的第三引线。多个第一晶体管装置被附着到第一金属片，每个第一晶体管装置在每个部件位置中，第三金属片被附着到所述多个第一晶体管装置，多个第二晶体管装置被附着到第三金属片，每个第二晶体管装置在每个部件位置中，并且第二金属片被附着到第二晶体管装置。模制成型化合物然后被施加以形成面板，并且面板通过在部件位置之间切割而被切片，因此暴露第一引线、第二引线和第三引线中的个体引线的侧面，所述侧面在封装的下表面中形成输出焊盘，使得能够将封装垂直安装在电路板上。
在模制成型过程之后，例如通过蚀刻第一金属片以将伸出部与第一金属片分离，控制焊盘可由第一金属片的伸出部形成。替代地，控制焊盘可被形成在具有多个部件位置的另一引线框架带材中，在所述部件位置中，控制引线由引线框架带材中的系杆保持。引线框架带材然后被布置在第一金属片或第三金属片中，并且系杆在单切过程中被去除。
本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。
附图说明
附图的元件未必相对于彼此按照比例绘制。相同标号指定对应的类似部分。各种图示的实施例的特征能够被组合，除非它们彼此排斥。在附图中描绘示例性实施例并且在下面的描述中详述示例性实施例。
图1包括图1A至1H，图示根据实施例的半导体封装的视图。
图2图示根据实施例的用于加工半导体封装的方法。
图3包括图3A至3F，图示根据实施例的半导体装置的视图。
图4图示根据实施例的用于加工半导体封装的方法。
具体实施方式
在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出了可实施本发明的特定实施例。在这个方面，参照正在描述的附图(一个或多个)的方位使用方向术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等。因为实施例的部件能够被安置在许多不同方位中，所以方向术语被用于说明的目的，而绝不是限制性的。应该理解，在不脱离本发明的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。其下面的详细描述不应该在限制性意义上理解，并且由所附权利要求定义本发明的范围。
将在以下解释许多示例性实施例。在这种情况下，相同的结构特征由附图中的相同或类似的标号识别。在本描述的上下文中，“侧向”或“侧向方向”应该被理解为意指大体上平行于半导体材料或半导体载体的侧向范围而延伸的方向或范围。侧向方向因此大体上平行于这些表面或侧面而延伸。与其相比，术语“垂直”或“垂直方向”被理解为意指大体上垂直于这些表面或侧面并且因此垂直于侧向方向而延伸的方向。垂直方向因此沿半导体材料或半导体载体的厚度方向延伸。
如本说明书中所采用，当元件(诸如，层、区域或基底)被称为“位于另一元件上”或“延伸到另一元件上”时，它能够直接位于所述另一元件上或直接延伸到所述另一元件上，或者也可存在中间元件。相比之下，当元件被称为“直接位于另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。
如本说明书中所采用，当元件被称为“连接”或“耦合”到另一元件时，它能够直接连接或耦合到所述另一元件，或者可存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
功率级包括半桥电路和控制芯片(例如，栅极驱动器芯片)，并且可在顾客板上被用于高效功率管理。功率级的一个应用领域是用于处理器单元，比如CPU或GPU。处理单元中的更高集成和更多核的趋势导致功率级的数量和/或尺寸的增加，这又导致需要更多的板空间以用于功率管理。CPU/GPU和功率级之间的距离也应该期望地被最小化以便保持高效并且避免寄生效应以及不想要的功率损耗。这些问题导致板上的设计和布线挑战。
处理单元的更高功能集成和更高功耗的趋势正在导致需要更好地使用板空间。通过提供功率级的更小的覆盖区，能够实现这一点。这能够实现朝着处理器的功率级的更靠近的放置。本发明提出功率级的布置，所述布置允许将包括功率级的半导体封装垂直放置在用户的板上。
根据本发明，提供了具有减小面积封装覆盖区的封装，同时避免由功率级的高侧、低侧和驱动器装置的芯片面积引起的限制。芯片被按照合适的方式堆叠，以允许用户板组件上的封装的垂直布置。按照这种方式，板上的封装覆盖区被最小化。该封装能够被称为垂直功率封装(VPP)。
利用经典水平芯片组装过程步骤，该封装可被组装，但全部接触元件(例如，引线框架、夹子、基底…)伸出到一个或多个封装边缘。通过在引线框架至少一个封装边缘(即，在封装的侧壁中)可达所有夹子和基底或引线框架，实现封装的垂直组装，所述侧壁具有比引线框架、夹子和基底的较大的主表面的面积小的面积。通过在板组装期间将在封装的侧壁中暴露的所有夹子、引线框架和一个多个基底物理组装到顾客板，执行封装的垂直组装。
封装的这种垂直布置能够实现占用的板空间的减小，这允许顾客在板上将更高数量的功率级放置为靠近CPU或GPU单元。由于封装中的VIN和GND(地)电势之间的低距离，提供减小的寄生电感。由于低侧开关的漏极和高侧开关的源极之间的低电阻，提供低接通电阻Ron，这导致优化的电流流动和改进的电流管理。因为封装的最大表面能够被用于冷却而非连接装置，所以热管理被改进。另外，优选地利用TIM材料，冷却翅片/板能够被附着在装置的侧壁(例如，类似于经典TO封装冷却)。另外的电容器(例如，启动电容器)能够被放置在封装的上侧，这允许甚至更高的集成度和最小化的电感。
封装可包括三个金属片(例如，铜片)的叠层或者具有两个金属(例如，铜)片的叠层中的可布线的引线框架。通过单切，可形成装置的连接焊盘。利用这种单切，实现顾客板、另外的装置或冷却特征的封装内的所有夹子和基底的可达性。
图1包括图1A至1H，图示半导体封装10的各种视图。
图1A图示半导体封装10的透视图，半导体封装10具有基本上矩形长方体形状，该形状具有宽度w、横宽b和高度，由此宽度小于横宽和高度。半导体封装10具有下表面11，下表面11提供封装10的安装表面并且具有通过宽度乘以横宽来定义的面积。下表面的面积小于封装10的相对侧面19、20的面积。图1B图示当安装在更高级电路板1000上时的半导体封装10的视图。半导体封装10的下表面11被安装在电路板1000的主表面1001上，并且能够被视为具有垂直布置。
如在图1A中能够看出，下表面11包括半导体封装10的外接触焊盘，所述外接触焊盘被用于将封装10安装在更高级电路板上。外接触焊盘是基本上共面的，并且从形成封装壳体的模制成型化合物16暴露，并且包括低压接触焊盘12、高压接触焊盘13、输出接触焊盘14和多个控制接触焊盘15。在一些实施例中，外接触焊盘进一步基本上与模制成型化合物16的下表面共面。在其它实施例中，外接触焊盘从模制成型化合物16的下表面伸出。
低压接触焊盘12、高压接触焊盘13和上接触焊盘14每个具有细长条状结构，并且是矩形的。低压接触焊盘12、高压接触焊盘13和上接触焊盘14被布置成它们的最长尺寸基本上彼此平行并且以使得输出接触焊盘14沿侧向被布置在低压接触焊盘12和高压接触焊盘13之间，并且通过模制成型化合物16的部分而与低压接触焊盘12和高压接触焊盘13分隔开。低压接触焊盘12、高压接触焊盘13和输出接触焊盘14仅在下表面11的一部分上延伸。控制接触焊盘15通常在尺寸方面更小，并且可以是基本上正方形。所述多个控制接触焊盘被按照行布置，所述行具有与低压接触焊盘14的最长方向对准的长度。
如在图1A中示出的半导体封装10的透视图中能够看出，低压接触焊盘12由第一引线18的侧面形成。第一引线18具有相对的主表面，并且提供低压接触焊盘12的侧面在主表面之间基本上垂直地延伸。一个主表面形成第一引线18的外表面19，并且从模制成型化合物16暴露，并且位于半导体封装10的第一封装侧19。
在图1B中示出的安装位置中，半导体封装10的下表面11被安装在电路板1000的主表面1001上。第一引线18的下侧面基本上平行于电路板1000的上表面1001延伸，并且第一引线18基本上垂直于电路板1000的主表面1001延伸。半导体封装10并且能够被视为具有垂直安装布置。
下表面11具有比第一封装侧面19和与第一封装侧面19相对的第二封装侧面20的横截面面积小的横截面面积。因此，与封装10的第一封装侧面19被安装在电路板1000的上表面1001上的布置相比，在下表面11被安装在电路板的上表面1001上的这种垂直布置中，半导体封装10在电路板1000上占用更小的面积。
图1C图示包括模制成型化合物16的半导体封装10的侧视图，并且图1D图示未示出模制成型化合物16的半导体封装10的侧视图。因此，在图1D的侧视图中能够看到安装在半导体封装10内的半导体装置。图1E图示半导体封装的一部分的放大剖视图。
半导体封装10包括：半桥电路，包括第一晶体管装置25和第二晶体管装置26，第一晶体管装置25和第二晶体管装置26在半桥电路的输出节点按照电气方式串联耦合；和控制装置27。
在图1D中，能够看出，高压接触焊盘13由第二引线22的侧面形成，并且输出接触焊盘14由第三引线23的侧面形成。第一引线18、第二引线22和第三引线23具有堆叠布置，其中第三引线23被布置在第一引线18和第二引线22之间。第一引线18具有内表面24，内表面24与外表面19相对并且在最终封装10中位于模制成型化合物16内。第一晶体管装置25被布置在第一引线18的内表面24上，第三引线23被布置在第一晶体管装置25上，第二晶体管装置25被布置在第三引线23上，并且第二引线22被布置在第二晶体管装置26上。第二引线22具有内表面34，内表面34基本上垂直于半导体封装的下表面11延伸。第二引线22具有侧面，该侧面基本上垂直于内表面34延伸并且被布置在封装10的下表面11中并且形成高压接触焊盘13。
第三引线23具有第一内表面30和与第一内表面30相对的第二内表面33。第一内表面30和第二内表面33基本上垂直于半导体封装的下表面11延伸。第三引线23具有侧面，该侧面基本上垂直于第一内表面30和第二内表面33延伸并且被布置在封装10的下表面11中并且形成输出接触焊盘14。
第一晶体管装置25和第二晶体管装置26都附着到第三引线23，第三引线23在它们和半桥电路的输出节点之间提供电气连接。借助于由位于半导体封装10的下表面11中的第三引线23的侧面形成的输出焊盘14，到达输出节点。控制装置27按照电气方式连接到第一晶体管装置25和第二晶体管装置26。控制装置或芯片27可包括用于驱动第一晶体管装置25和第二晶体管装置26的栅极的栅极驱动器电路，并且按照电气方式连接到第一晶体管装置25和第二晶体管装置26的栅极。
参照图1E的放大视图，第一晶体管装置25包括半导体基底(例如，硅基底)以及第一主表面28和与第一主表面28相对的第二主表面29。第一主表面28以及第二主表面29基本上垂直于半导体封装的下表面11延伸。第一晶体管装置25的第一主表面28被安装在第一引线18的内表面24上。第一晶体管装置25的相对的第二主表面29被安装在第三引线23的第一内表面30上。
第二晶体管装置26也包括半导体基底(例如，硅基底)以及第一主表面31和与第一主表面31相对的第二主表面32，并且第二晶体管装置26的第一主表面31被安装在第三引线23的与第一内表面30相对的第二内表面33上。第二引线22的内表面34被安装在第二晶体管装置26的第二表面32上。
第一引线18和第二引线22被布置在半导体封装10的相对侧，并且它们每个具有与内表面相对的外表面，所述外表面形成相对的封装侧面19、20。由于低压接触焊盘12、高压焊盘13和输出接触焊盘14由相应引线18、22、23的下侧面形成，所以它们每个具有小于或等于相应引线的厚度的宽度。
第一晶体管装置26包括布置在第一主表面29上的第一电源焊盘35和第二主表面29上的第二电源焊盘36。第一电源焊盘3按照电气方式连接到第一引线18，并且第二电源焊盘26按照电气方式连接到第三引线23。在这个实施例中，第一电源焊盘35是源极焊盘，并且第二电源焊盘36是晶体管装置25的漏极焊盘。晶体管装置25还包括沿侧向与漏极焊盘39相邻地布置在第二表面29上的第一栅极焊盘37。通过位于晶体管装置25内并且附图中未示出的导电过孔，第一栅极焊盘37按照电气方式连接到形成在晶体管装置25的半导体主体中的晶体管结构的栅电极，所述栅电极被安置为与相对的第一主表面28相邻。
第二晶体管装置26也具有它的第一主表面31上的第一电源焊盘38和它的第二主表面33上的第二电源焊盘39。第一电源焊盘38是源极焊盘，并且布置在第二主表面32上的第二电源焊盘39是漏极焊盘。源极焊盘按照电气方式连接到第三引线22，并且漏极焊盘39按照电气方式连接到第二引线22。第二晶体管装置26还包括第二栅极焊盘40，第二栅极焊盘40被与漏极焊盘39相邻地布置在第二侧32并且通过位于晶体管装置26内的导电过孔按照电气方式连接到形成在相对的第一表面31的栅电极。
第一引线18、第一晶体管装置25、第三引线23、第二晶体管装置26和第二引线22能够被视为布置在叠层中，所述叠层具有在图1E中由箭头指示的堆叠方向，所述堆叠方向基本上平行于封装100的下表面11。
在一些实施例中，第一晶体管装置25和第二晶体管装置26每个具有基本上垂直于装置的主表面延伸的漂移路径。这种晶体管装置经常被称为垂直晶体管装置。在一些实施例中，晶体管装置是MOSFET(金属氧化物半导体场效应晶体管)装置、绝缘栅双极晶体管(IGBT)装置或双极型结型晶体管(BJT)。
晶体管装置的焊盘或端子在本文中被称为源极、漏极和栅极。如在本文中所使用，这些术语也包括其它类型的晶体管装置(诸如，绝缘栅双极晶体管(IGBT))的在功能上等同的端子。例如，如在本文中所使用，术语“源极”不仅包括MOSFET装置和超结装置的源极，还包括绝缘栅双极晶体管(IGBT)装置的发射极和双极型结型晶体管(BJT)装置的发射极，术语“漏极”不仅包括MOSFET装置或超结装置的漏极，还包括绝缘栅双极晶体管(IGBT)装置的集电极和BJT装置的集电极，并且术语“栅极”不仅包括MOSFET装置或超结装置的栅极，还包括绝缘栅双极晶体管(IGBT)装置的栅极和BJT装置的基极。
图1F图示半导体封装10的顶部透视图，其中能够看到第一晶体管装置25和第二晶体管装置26、控制芯片27以及三个引线18、22和23。在该顶部透视图中，能够看出，布置在叠层的中间并且提供输出焊盘14的第三引线23具有比第一引线18的侧向范围小的侧向范围。控制装置27以及第一晶体管装置25的第一栅极焊盘37和辅助焊盘56保持被第三引线23露出。第二晶体管装置26具有比第一晶体管装置25的侧向范围小的侧向范围，以使得第一晶体管装置25的第一栅极焊盘37和辅助焊盘或焊盘56保持被第二晶体管装置26露出。第二引线22具有比第二晶体管装置26的侧向范围小的侧向范围，从而布置在晶体管装置26的第二表面32上的第二栅极焊盘40和辅助焊盘56保持从第二引线22暴露。引线18、22、23延伸到形成下表面11的半导体封装10的侧面，从而形成外接触焊盘12、13、14的引线18、22、23的侧面位于半导体封装10的下表面11中。在一些实施例中，除了提供封装10的外接触焊盘的下侧面之外，例如在顶表面17中，引线18、22、23的另外的侧面中的一个或多个可从模制成型化合物16暴露，如图1H中所示。
所述多个控制引线15可由与引线18、22、23相同的材料(例如金属或合金，例如铜)形成。控制引线可由例如金属块形成。通过结构化金属板或片以从该板或片形成所述多个引线15和第一引线18，可形成控制引线15和第一引线。
通过一个或多个另外的连接器(诸如，接合线)，第一栅极焊盘37和第二栅极焊盘40可按照电气方式连接到控制芯片27。通过一个或多个另外的连接器(诸如，接合线)，控制芯片27还连接到控制焊盘15中的至少一个。
图1G图示根据另一实施例的半导体封装10'的透视顶视图。在这个实施例中，第三引线18在第三引线23的内表面30、33中的一个或两个中包括至少一个凹部42。凹部42被确定尺寸并且被整形以容纳装置之一，例如第一晶体管装置25或第二晶体管装置26。
在图1G的顶部透视图中，能够看到形成在第二内表面33中的凹部42，第二半导体装置26被安装在凹部42中。特别地，形成第二晶体管装置26的源极焊盘的第一表面上的第一电源焊盘38被布置在凹部42的底座上。这个实施例可有助于降低封装的宽度，并且允许分别由第一引线18、第二引线22和第三引线23的下表面提供的接触焊盘12、13、14被布置得更加靠近在一起。在其它实施例中，第一引线18和第二引线22也可包括凹部，第一晶体管装置25和第二晶体管装置26分别被布置在该凹部中。
图1H图示半导体封装10”的透视图，其中第一引线18、第二引线22和第三引线23每个从下表面11延伸到半导体封装10”的相对的顶表面17，并且每个具有在顶表面17中从模制成型化合物16暴露的侧面12、13、14’。这些上侧面形成第二低压焊盘12’、第二高压焊盘13’和第二输出焊盘14’。这种布置还可辅助增加冷却。
另外，电容器43(例如，启动电容器)能够被安装在这些上侧面上。在图1H中，示出自举电容器43，自举电容器43被安装在第二输出焊盘14’和高压焊盘13’上并且按照电气方式连接到第二输出焊盘14’和高压焊盘13’。这种布置是有用的，因为电容器能够被添加到封装而不占用板1000上的空间并且因此节省板1000上的空间。
为了加工半导体封装10、10’、10”，通过标准软焊过程(例如，回流焊过程)，第一晶体管装置25和第二晶体管装置26和控制芯片27能够附着到引线。
半导体封装10、10’、10”的布置在半桥的第一晶体管装置25和第二晶体管装置26之间具有低电阻，因为两个晶体管装置25、26都被安装在第三引线23的相对侧。另外，位于下表面11中的控制接触焊盘15也从封装10、10’、10”的侧面19可见，这能够在用户端实现更容易的对准。
图2图示用于加工半导体封装的方法。所述方法可被用于加工根据参照图1图示的实施例之一的半导体封装10，并且将参照这种封装被描述。所述方法被图示用于单个半导体封装10。然而，通常，按照具有多个部件位置的面板的形式同时制造多个半导体封装，每个部件位置提供封装。面板然后被单切(例如，利用机械锯或利用激光器被切片)，以从面板分离个体封装。
提供由金属(例如，铜)形成的结构化片50，该片50将要为第一引线18提供它的低压接触焊盘12和封装10的控制接触焊盘15。片50在片50的边缘包括多个伸出部51，所述多个伸出部51将要形成个体引线，每个引线提供控制接触焊盘15。伸出部51具有从片50的内表面24伸出的水平表面，并且具有由片50的侧面52形成的垂直侧面，所述垂直侧面将会不仅形成控制接触焊盘15，还形成第一引线18的下表面和低压接触焊盘12。在一些实施例中，片50的内表面24还包括凸起的基座53，控制芯片27将要被安装在基座53上。基座53可具有高度，以使得控制芯片27的上表面位于适合于为布置在叠层中的第一晶体管装置25和第二晶体管装置26以及为将要形成提供输出控制焊盘15的引线的伸出部51提供导线接合的平面中。
例如，使用焊接连接，控制芯片27被安装在基座53上。在沿侧向与控制芯片27相邻并且沿侧向与伸出部51相邻的位置，第一晶体管装置25的第一主表面28上的源极焊盘35被附着到片50的内表面24。第二主表面29上的漏极焊盘36和第一栅极焊盘37朝上并且离开金属片50。因此，源极焊盘按照电气方式连接到金属片50。第一栅极焊盘37被布置在第二主表面29的拐角中，并且被布置以使得它沿侧向与控制装置27相邻以便更好地促进第一栅极焊盘37到控制装置27的导线接合。
第三引线23的第一主表面30然后被施加于第一晶体管25的第二表面29，并且被安装在漏极焊盘37上并且按照电气方式连接到漏极焊盘37。第三引线23具有带有切口的L形状，并且第一栅极焊盘37被布置在切口中，以使得它保持从第三引线23暴露并且被第三引线23露出。如果第三引线23被提供作为个体引线而非作为面板的一部分，则它被确定尺寸并且被整形，以使得它具有基本上平行于将要形成低压接触焊盘12的金属片50的下侧面52的侧面。
第二晶体管装置26然后被安装在第三引线23的朝上的第二内表面33上，以使得第一表面31上的源极焊盘38按照电气方式连接到第三引线23，并且以使得漏极焊盘39和第二栅极焊盘40朝上。栅极焊盘40被布置在第二表面32的拐角中，并且被布置以使得它沿侧向与控制芯片27相邻以更好地促进导线接合。第二晶体管装置26的第一主表面31和第二主表面32的面积小于第一晶体管装置25的侧向尺寸，从而第一栅极焊盘37以及第三引线23的一部分保持被第二晶体管装置26露出。第二引线22然后被安装在第二晶体管装置26上，并且按照电气方式连接到漏极焊盘39，并且使第二栅极焊盘40以及还使第一晶体管装置的第一栅极焊盘37和任何辅助焊盘56露出。第二引线22具有比第三引线23小的侧向范围。在第二引线22被提供作为个体引线而非作为面板的部件位置的实施例中，它具有基本上与将要形成最终半导体封装10的焊盘的第三引线23的侧面和金属片50的侧面52共面的侧面。
导线接合过程然后被执行以按照电气方式将控制芯片27连接到第一栅极焊盘37、第二栅极焊盘40和伸出部51。在其它实施例中，导线接合55可被导电带或接触夹子替换。在一些实施例中，晶体管装置25、26之一或二者的第二主表面还包括一个或多个辅助焊盘(诸如，源极感测焊盘)，所述辅助焊盘可保持分别被第三引线23和第二引线22露出，并且能够通过另外的导线接合按照电气方式连接到控制芯片27。
模制成型过程被执行，所述模制成型过程覆盖第一晶体管装置和第二晶体管装置26、27、控制芯片27、接合线55、金属片50的内表面24、第二引线22的内表面34以及第三引线23的第一内表面30和第二内表面33。在一些实施例中，第二引线22的外表面被模制成型化合物16覆盖，如图2中所示。在一些实施例中，第二引线22的外表面至少部分地从模制成型化合物16暴露。金属片50的外表面19保持被模制成型化合物16露出。金属片50然后被结构化以将伸出部51与片50分离并且形成多个分开的引线，每个引线具有提供控制焊盘15的侧面。控制焊盘15被按照行布置，所述行具有低压接触焊盘12，因为二者都由片50的侧面52形成。在用于形成第一引线18和控制引线15的金属片50的结构化之后，第一引线18可具有L形状，其中所述多个控制接触焊盘15被布置在第一引线18的切口中并且在第一封装侧面通过模制成型化合物16的中间区域与第一引线18分隔开。
通过蚀刻(例如，通过半蚀刻过程)以形成用于提供控制接触焊盘15的引线的伸出部51和基座53，能够从平面片加工金属片50。通过焊接、粘合或其它类似的管芯/夹子附着方法，控制装置27和形成低侧开关的第一晶体管装置25的源极焊盘35可被安装在第一引线18上。然后，第一引线附着过程被执行以将第三引线23直接附着在第一晶体管装置25的漏极焊盘36上，形成高侧开关的第二晶体管装置26能够被安装，其中它的源极焊盘38根据其尺寸位于第三引线23上或者位于形成在第三引线23的表面中的腔或凹部或凹痕42中。在整个叠层的回流被执行之前，通过焊接、粘合或其它管芯/夹子附着方法，第二引线22被附着在第二晶体管装置26的漏极焊盘39上。现在，在封装被模制成型之前，第一晶体管装置25和第二晶体管装置26的栅极焊盘37、40和感测焊盘56等(如果存在的话)与控制芯片27之间的导线接合以及控制芯片27和伸出部51之间的连接被执行。在下一步骤中，在金属片50的背面执行第二结构化半蚀刻过程以将预先蚀刻的控制引线11和第一引线18与该片50分离。表面的其余部分将会是地电势，保持不变，以便产生封装的冷却表面。
在面板的多个部件位置中的每个部件位置中建立叠层的实施例的稍后过程中，例如通过穿过模制成型化合物16和金属引线18、22、23的机械切片，单切被执行。这种过程具有另外的目的以便不仅将封装与面板分离，而且还露出由引线18、22、23的侧面形成的控制接触焊盘15、低压焊盘12、高压焊盘13和输出焊盘14。然后，通过化学镀、电镀或滚筒概念中的类似的方案，可施加单个装置的惰性/可湿性焊盘抛光(pad finish)。
可选地，单切能够在两个阶段中执行，其中首先一个切片沟道，这导致仍然由外框架连接的单切的条。在这个实施例中，在第二沟道被切片以完成单切并且分离封装之前，例如利用浸渍方案，惰性/可湿性焊盘抛光可被施加。
所获得的垂直功率封装现在能够被旋转，垂直地放置，并且借助于包括接触焊盘12、13、14、15的侧面11连接到PCB。通过在封装10、10’的封装下表面11可达的焊盘(在附图中标记为GND、Switch(开关)、Vin、I/O)，实现板连接。
图3包括图3A至3F，图示根据实施例的半导体封装100的各种视图。图3A图示半导体封装100的下表面11的透视图，图3B图示按照垂直方位安装在电路板31上的半导体封装100，图3C图示未示出模制成型化合物的半导体封装的侧视图，图3D图示放大剖视图，图3E图示未示出模制成型化合物的半导体封装的透视图，并且图3F图示包括模制成型材料的封装的透视图。
如在图3C中能够看出并且类似于参照图1和2描述的半导体封装10，半导体封装100包括下表面11，下表面11包括低压接触焊盘12、高压接触焊盘13、输出或开关接触焊盘14和多个控制接触焊盘15。借助于下表面11，半导体封装100被垂直地安装，即垂直于电路板1000的第一主表面1001安装。
参照图3C和3E，半导体封装100还包括：半桥电路，包括第一晶体管装置25和第二晶体管装置26，第一晶体管装置25和第二晶体管装置26在输出节点按照电气方式串联耦合；和控制芯片27，按照电气方式耦合到第一晶体管装置25和第二晶体管装置26。
参照图3A和3B，类似于图1中图示的实施例，低压接触焊盘12、高压接触焊盘13和上接触焊盘14每个具有细长条状形状，并且在封装100的下表面11中被布置为基本上彼此平行。输出接触焊盘14在封装100的下表面11中被沿侧向布置在低压输出焊盘12和高压输出焊盘13之间。在这个实施例中，控制接触焊盘15被布置在两行中，第一行具有与高压输出焊盘13的最长尺寸对准的长度以形成行，并且第二行具有与输出接触焊盘14的最长尺寸对准的长度。低压接触焊盘12在下表面11的整个长度上延伸，而高压接触焊盘13和输出接触焊盘14仅在其一部分上延伸以便为所述两行的控制接触焊盘15留下空间。
类似于图1中图示的封装10，低压接触焊盘12由第一引线18的下侧面形成，第一引线18具有内表面24，内表面24基本上垂直于封装100的下表面11延伸。类似地，高压引线高压焊盘13由第二引线22的下表面形成，第二引线22具有内表面34，内表面34基本上垂直于半导体封装10的下表面11延伸。输出接触焊盘14由第三引线23的下侧面提供，第三引线23具有第一内表面30和与第一表面30相对的第二内表面31。第三引线33被布置在第一引线18和第二引线22之间，并且引线18、22、23能够被视为被布置在叠层中，所述叠层具有基本上平行于封装100的下表面11的堆叠方向。
第一引线18、第二引线22和第三引线23还延伸到半导体封装100的顶表面17，并且在顶表面17提供另外的低压接触焊盘12’、高压接触焊盘13’和输出接触焊盘14’。电容器能够被安装在顶表面上，并且按照电气方式连接到这些接触器中的一个或多个接触器，例如，在自举电容器的情况下，连接在高压接触焊盘13’和输出焊盘14’之间。
参照图3D的放大剖视图，第一晶体管装置25具有：第一主表面28，包括第一电源接触焊盘，在这个实施例中，第一电源接触焊盘是源极焊盘35；和第二主表面29，具有第二电源接触焊盘36，第二电源接触焊盘36是漏极焊盘。晶体管装置25与参照图1和2描述的晶体管装置25的不同之处在于，第一栅极焊盘37被布置在晶体管装置25的第一主表面28上并且沿侧向与源极焊盘35相邻。第二晶体管装置26具有与图1中图示的第二晶体管装置26相同的布置，并且包括位于它的第一主表面31上的源极焊盘38以及位于它的第二主表面31上的漏极焊盘39和第二栅极焊盘40。
如在图3E的透视图中能够看出，第三引线23由布线的引线框架101的一部分形成，引线框架101包括：第一部分，包括电绝缘材料102作为基质；和第二导电部分104，被沿侧向相邻地布置并且已被联结到第一电绝缘部分102。电绝缘部分102包括导电重分布结构106，导电重分布结构106包括形成在相对主表面上的多个导电轨迹103和接合焊盘105，所述相对主表面形成最终封装100中的第三引线的第一内表面31和第二内表面33。通过延伸穿过相对主表面之间的绝缘材料102的厚度的导电重分布结构106的导电过孔，可布线的引线框架101的两个相对表面31、33上的导电轨迹103按照电气方式连接。
导电部分104由金属材料(诸如，铜、铜合金或类似材料)形成，并且所述金属材料具有与布线的引线框架101的绝缘材料102的厚度对应的厚度。因此，引线框架101的这个导电部分104与绝缘材料102一体并且附着到绝缘材料102，并且具有形成输出接触焊盘14的下侧面。
参照图3D和3E，控制装置27和第二晶体管装置26被安装在引线框架101的第二表面33上。控制装置27被安装在电绝缘基质102上。控制装置可被安装在由第二表面33上的轨迹103之一提供的管芯焊盘上。第二晶体管装置26被沿侧向与控制装置相邻地安装在导电部分104上，并且被安装在第三引线23的与控制装置27相同的一侧。
提供源极焊盘的第二晶体管装置26的第一电源焊盘28被安装在第三引线23的第二内表面33上。控制装置27因此被沿侧向与第二晶体管装置26相邻地布置在封装100内，第二晶体管装置26提供半桥电路的高侧开关。这与参照图1和2描述的半导体封装10形成相比，在半导体封装10中，控制装置27被布置为沿侧向与提供电路的低侧开关的第一晶体管装置25相邻并且被布置在第三引线23的与提供半桥电路的高侧开关的第二晶体管装置26相对的内表面上。
第二引线22被安装在第二晶体管装置26的第二表面32上，并且被安装在提供漏极焊盘的第二电源焊盘39上。第二引线22具有形状，以使得布置在第二晶体管装置26的第二侧32的栅极焊盘40保持被第二引线22露出。例如，第二引线22可具有基本上矩形的形式，其中一个拐角被去除以形成多边形，并且第二栅极焊盘40被布置在切口中。
控制接触焊盘15由个体引线107的下表面提供，引线107在电绝缘部分102上被安装在引线框架101的第二表面33上并且特别地被安装在可布线的引线框架101的导电轨迹103上。引线107的下侧面可基本上与形成封装100的高压接触焊盘13的第二引线22的下侧面共面。第二行的控制接触焊盘15可由形成在引线框架101的侧面的导电区域106形成，所述导电区域106被嵌入在引线框架101的电绝缘基质102内并且按照电气方式连接到导电轨迹103。第一晶体管装置25被安装在引线框架101的相对的第一内表面31上，并且被安装在提供第三引线23的导电部分104上。
第一晶体管装置25被安装在提供第三引线23的引线框架101的导电部分104的第一内表面30上，以使得第二表面29上的提供漏极焊盘的第二电源焊盘36被安装在第三引线23上。提供源极焊盘并且被布置在第一晶体管装置25的相对的第一表面28上的第一电源焊盘35被安装在第一引线18的内表面上。在这个实施例中，第一栅极焊盘37被沿侧向与源极焊盘35相邻地布置在第一晶体管装置25的第一主表面28上。第一引线18具有L形状，并且被布置，从而第一栅极焊盘37保持被第一引线18露出。第一栅极焊盘37按照电气方式连接到布置在引线框架101的电绝缘基质102的第一侧31的导电轨迹103和/或接合焊盘。经由导电重分布结构，这些导电轨迹103和接合焊盘105按照电气方式连接到布置在引线框架101的相对的第二内表面33上的控制装置27，所述导电重分布结构包括延伸穿过绝缘基质102的厚度的导电过孔和布置在引线框架101的相对的第二表面33上的导电轨迹103。
在一些实施例中，第二引线22可在它的最外表面41中包括凹部44，所述凹部44在模制成型的半导体封装中被模制成型材料16填充，如在图3F的透视图中能够看出。外表面41的其余部分从模制成型化合物16暴露。
可布线的引线框架101在原始Cu片的正面和背面包括用于第一晶体管装置25和第二晶体管装置26的大面积金属(例如，铜)接触表面。通过电绝缘材料(诸如，模制成型化合物)以及第一晶体管装置25和控制装置27之间的栅极和辅助连接所需的个体通孔镀层，引线框架101的其余部分被填充。通过将金属箔施加于相对主表面或者例如经溅射和电镀或经化学镀将金属层沉积在相对主表面上，可形成导电轨迹103和接合焊盘105。如果按照这种方式施加，则封闭的金属层然后被图案化。
在另一实施例中，可布线的引线框架被由加强板(例如，纤维加强环氧树脂板)形成的重分布板替换，所述重分布板包括在相对表面之间延伸的金属块以提供导电部分102和第三引线23。重分布板提供电绝缘部分102并且包括导电重分布结构，所述导电重分布结构包括导电轨迹、接合焊盘和板中的导电过孔，所述导电过孔按照电气方式将位于两个相对侧的轨迹和接合焊盘彼此连接。
在另一实施例中，可布线的引线框架被模制成型互连基底(MIS)替换。在这种情况下，基底的隔离材料是形成基质的具有平面形状的模制成型化合物，并且金属块被包括在电绝缘基质中，类似于可布线的引线框架。模制成型互连基底还包括被施加于模制成型化合物的两侧的导电重分布结构。通过溅射和没有溅射的电镀或化学镀，可施加导电重分布结构。
所述两行的控制焊盘15可被按照行和列的正方形网格阵列布置，或者按照棋盘布置中的偏移行布置。在半导体封装100的下表面11中按照两行布置控制焊盘15并且按照棋盘布置将控制焊盘15对准能够在板上为顾客实现改进的连接性并且能够进行容易的间距实现。在封装100的顶表面17上存在用于另外的电容器的空间。分别由第二引线22和第一引线18的侧面提供的Vin以及Gnd电势焊盘在封装100的两侧19、20都具有大的金属侧缘，并且能够被用于良好的热管理，类似于双侧冷却技术。
根据在本文中描述的任何一个实施例的垂直功率封装改进了用户的板上的设计灵活性。利用描述的垂直封装，与传统水平装置相比，用户可将更多的功率转换器放置得更加靠近CPU/GPU。这也辅助减小整个系统的寄生功率损耗。
图4图示用于加工半导体封装100的方法。所述方法被图示用于单个半导体封装。然而，可按照具有多个部件位置的面板的形式同时形成多个半导体封装，每个部件位置提供封装。面板然后被单切以提供个体封装。
提供引线框架101，引线框架101包括：部分102，具有电绝缘基质；和导电部分104，沿侧向彼此相邻。电绝缘部分102具有导电重分布结构106，导电重分布结构106在两个相对表面31、33中的每个表面上包括延伸到接合焊盘105中的多个导电轨迹103。重分布结构106还包括导电过孔108，导电过孔108延伸穿过电绝缘基质102的厚度以按照电气方式将在两个相对侧31、33的导电轨迹103和接合焊盘105连接彼此。引线框架101还包括按照行布置在将要位于封装的下表面31中的侧面的多个导电区域。这些导电区域提供一行控制接触焊盘15。所述导电区域可由导电金属引线的侧面形成。可布线的引线框架101的导电部分104由金属材料(例如，铜)形成，并且从第一侧31延伸到相对的第二内侧33，并且被用作半桥电路的导电节点。
第一晶体管装置25附着到第一内表面31，从而提供漏极焊盘的第二表面29上的第二电源焊盘36被安装在导电部分104上并且被安装在第一内表面31上。布置在第一晶体管装置25的第一主表面28上的提供源极焊盘的第一电源焊盘35和第一栅极焊盘37朝上。将要提供低压接触焊盘的第一引线18具有L形状，并且被安装在源极焊盘35上并且按照电气方式连接到源极焊盘35。提供L形状的第一引线18的切口被布置，以使得第一栅极焊盘37被布置在切口中并且被第一引线18露出。栅极焊盘37可被布置在电绝缘基质102上方，并且通过接合线55按照电气方式连接到布置在引线框架101的第一内表面31上的接合焊盘105。
引线框架101然后被倒置，并且控制装置27然后被安装在引线框架101的相对的第二内表面33上，以使得它被安装在电绝缘部分102上。第二晶体管装置26被安装在第二表面33的导电部分104，以使得提供源极焊盘的布置在它的第一侧31的第一电源焊盘38被安装在提供第三引线23的引线框架101的导电部分104并且按照电气方式连接到导电部分104。布置在第二主表面32上的提供漏极焊盘的第二电源焊盘39和第二栅极焊盘40朝上。在堆叠布置中，第二晶体管装置26可被布置在第一晶体管装置25上方。第二引线22被布置在漏极焊盘39上，以使得第二栅极焊盘40保持被第二引线22露出。
多个引线107还被布置在电绝缘基质102的第二表面33上的导电轨迹103或接合焊盘105上。所述多个引线107被布置为沿侧向与控制装置27相邻，以使得它们基本上与第二引线22共面，并且以使得它们具有基本上垂直于第二晶体管装置26的第二主表面32并且基本上垂直于引线框架101的第二内表面33延伸的侧面。例如，通过接合线55，第二晶体管装置的第二栅极焊盘40和引线107然后按照电气方式连接到控制装置27。通过例如接合线55，控制装置27还按照电气方式连接到一些导电轨迹103。经由布置在电绝缘基质102内的导电过孔108和导电重分布结构106，导电轨迹103中的至少一个按照电气方式连接到布置在引线框架101的相对的第一表面31上的第一晶体管装置25的第一栅极焊盘37。
所述布置然后被模制成型。如果形成了包括多个部件位置的面板，每个部件位置已被如上所述处理，则从面板对个体封装100进行单切或切片。如果通过切片来形成这些部件，则研磨过程可被执行以便例如从第一引线22的外表面去除模制成型化合物16和/或使半导体封装100的下表面11中的接触焊盘12、13、14、15光滑。
利用胶接、烧结或类似的过程，形成低侧开关的第一晶体管装置25的漏极焊盘36被附着到可布线的引线框架基底101的金属部分104，后面跟随有将第一引线18附着到第一晶体管装置25的源极焊盘35。在这个第一叠层已被固化之后，接合焊盘105与第一晶体管装置25的第一栅极焊盘37和任何辅助焊盘56(一个或多个)之间的导线接合能够被执行。可选地，接合线55能够由小的球形顶部或类似的覆盖材料保护。所述布置然后被倒置或翻转。第一引线18还能够被称为GND-Clip(地-夹子)，覆盖装置背面的大面积，到达装置的全部侧壁，并且能够因此在所述布置已被翻转之后被用作载体。提供高侧开关的第二晶体管装置26和控制装置27然后被安装在MIS/可布线的引线框架101的相对侧33。此外，能够稍后从封装的全部侧壁连接第一引线18。通过胶接或烧结过程，第二晶体管装置26和控制装置27的安装可被执行。然后，第二引线22被附着在第二晶体管装置26的漏极焊盘39上，并且固化。像第一引线18一样，第二引线22或Vin-clip(Vin-夹子)也到达MIS/可布线的引线框架101的外边缘，这允许在封装完成之后对另外的装置、冷却功能或顾客板的可达性。
现在，必须在MIS/可布线的引线框架101的顶侧执行导线接合，以将第二晶体管装置26的栅极焊盘40和任何辅助焊盘56连接到控制装置27并且将控制装置27连接到控制引线107。然后，整个封装被模制成型。像以前的方法中一样，例如通过机械切片，封装现在被从面板部分地或完全地单切，其中另外的目的是不仅分离装置，还露出由提供引线18、22、23的夹子和基底的侧面形成的连接焊盘。根据这一点，惰性/可湿性焊盘抛光被应用作为滚筒或浸渍过程(化学镀、电镀或类似的方案)。所获得的垂直功率封装现在能够被旋转，相对于PCB的主表面垂直地放置并且沿着一侧连接到PCB。在现在形成封装100的下表面11的封装侧壁，通过由在附图中表明为GND、Switch、Vin、I/O的接触焊盘提供的可达层，实现了板连接。
连接到低侧晶体管25的源极焊盘35的第一引线18被用作GND电势并且提供低压焊盘，而可布线的引线框架101本身处于开关电势和输出焊盘14。第二晶体管装置的漏极焊盘39上的更小的第三引线23处于Vin电势，并且提供半导体封装100的高压接触焊盘13。一些控制焊盘15被实现在可布线的引线框架101的边缘中，而其它控制焊盘15和第三引线18由通过对片进行结构化(例如，通过蚀刻)而形成的引线107实现。在单切期间，引线107可与最终封装100中处于Vin电势的第三引线23的部分分离。
通过使用公知的水平过程技术，提供了具有相对于布置外接触焊盘的下封装表面11(也相对于在其上安装封装100的电路板1000的表面1001)的功率芯片25、26和控制装置27的垂直布置的半导体封装。在一个或多个封装边缘，可达所有引线，无论是由夹子提供的引线还是由具有引线框架或MIS/可布线的引线框架的形式的基底提供的引线。夹子和基底的侧面从模制成型化合物暴露，并且被直接用于板级组装、无源器件(例如，导体、电感器或电容器)的应用或另外的冷却特征。
空间相对术语(诸如，“在…下”、“在...下方”、“下”、“在...上”、“上”等)为了容易描述而被使用以解释一个元件相对于第二元件的定位。这些术语旨在包括除了与附图中描绘的那些方位不同的方位之外的所述装置的不同方位。另外，诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、部分等，并且也不旨在是限制性的。相同的术语在描述中始终指代相同的元件。
如在本文中所使用，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，所述开放式术语指示陈述的元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外清楚地指示。应该理解，除非另外具体地指出，否则在本文中描述的各种实施例的特征可彼此组合。
虽然已在本文中图示和描述了特定实施例，但本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代和/或等同实现可替换示出和描述的特定实施例。本申请旨在覆盖在本文中讨论的特定实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (15)

1.一种半导体封装(10，10’，10”，1000)，包括：
下表面(11)，包括：
低压接触焊盘(12)；
高压接触焊盘(13)；
输出接触焊盘(14)；和
至少一个控制接触焊盘(15)；
至少一个半桥电路，包括具有第一主表面(28)的第一晶体管装置(25)和具有第一主表面(31)的第二晶体管装置(26)，所述第一晶体管装置和第二晶体管装置(25，25)按照电气方式在输出节点串联耦合，
至少一个控制装置(27)，按照电气方式耦合到所述第一晶体管装置(25)和所述第二晶体管装置(26)，
其中所述第一晶体管装置(25)的所述第一主表面(28)和所述第二晶体管装置(26)的所述第一主表面(31)被布置为基本上垂直于所述半导体封装(10，10’，10”，1000)的所述下表面(11)。
2.如权利要求1所述的半导体封装(10，10’，10”，1000)，还包括：
第一引线(18)，具有内表面(24)，所述内表面(24)基本上垂直于所述下表面(11)和形成所述低压接触焊盘(12)的下侧面延伸；
第二引线(22)，具有内表面(34)，所述内表面(34)基本上垂直于所述下表面(11)和提供所述高压接触焊盘(13)的下侧面延伸；和
第三引线(23)，具有第一内表面(30)和与所述第一内表面(30)相对的第二内表面(33)，其中所述第一晶体管装置(25)被安装在所述第一内表面(30)上，并且所述第二晶体管装置(23)被安装在所述第二内表面(33)上，并且所述第三引线(23)提供所述输出节点，
其中所述第一引线(18)被布置在第一封装侧面(19)，所述第二引线(22)被布置在与所述第一封装侧面(19)相对的第二封装侧面(20)，并且所述第三引线(23)具有下侧面，所述下侧面在所述低压接触焊盘(12)和所述高压接触焊盘(13)之间被布置在所述下表面(11)中。
3.如权利要求1或权利要求2所述的半导体封装(10，10’，10”，1000)，其中所述至少一个控制接触焊盘(15)被与所述低压接触焊盘(12)布置在共同平面中，或者其中所述至少一个控制接触焊盘(15)被与所述高压接触焊盘(13)和/或与所述输出接触焊盘(14)布置在共同平面中。
4.如权利要求1至3中任何一项所述的半导体封装(10，10’，10”，1000)，其中所述低压接触焊盘(12)、所述高压接触焊盘(13)和所述输出接触焊盘(14)每个具有分别小于或等于所述第一引线(18)、所述第二引线(22)和所述第三引线(23)的厚度的宽度以及小于所述封装(10，10’，10”，1000)的所述下表面(11)的长度的长度。
5.如权利要求1至4中任何一项所述的半导体封装(10，10’，10”，1000)，其中
所述第一晶体管装置(25)包括所述第一主表面(28)上的第一电源焊盘(35)和与所述第一主表面(28)相对的第二主表面(29)上的第二电源焊盘(36)，并且
所述第二晶体管装置(26)包括所述第一主表面(31)上的第一电源焊盘(38)和与所述第一主表面(31)相对的第二主表面(32)上的第二电源焊盘(39)，
其中所述第一晶体管装置(25)的所述第二电源焊盘(36)被安装在所述第三引线(23)的所述第一内表面(30)上，并且所述第二晶体管装置(26)的所述第一电源焊盘(38)被布置在所述第三引线(23)的所述第二内表面(33)上，
其中所述第一引线(18)包括附着到所述第一晶体管装置(25)的所述第一电源焊盘(35)的内表面(24)，并且所述第二引线(22)包括附着到所述第二晶体管装置(26)的所述第二电源焊盘(39)的内表面(34)。
6.如权利要求1至5中任何一项所述的半导体封装(10，10’，10”，1000)，其中所述第三引线(23)包括凹部(42)，所述第二晶体管装置(26)被布置在所述凹部(42)中。
7.如权利要求5或权利要求6所述的半导体封装(10，10’，10”)，其中所述第一晶体管装置(25)还包括所述第二主表面(29)上的第一栅极焊盘(37)，并且所述第二晶体管装置(26)还包括所述第二主表面(32)上的第二栅极焊盘(40)。
8.如权利要求7所述的半导体封装(10，10’，10”)，其中所述控制装置(27)被安装在所述第一引线(18)上。
9.如权利要求7或权利要求8所述的半导体封装(10，10’，10”)，其中所述控制装置(27)通过接合线(55)按照电气方式连接到所述第一栅极焊盘(37)、所述第二栅极焊盘(40)和所述控制焊盘。
10.如权利要求5或权利要求6所述的半导体封装(100)，其中所述第一晶体管装置(25)还包括所述第一主表面(28)上的第一栅极焊盘(37)，并且所述第二晶体管装置(26)还包括所述第二主表面(32)上的第二栅极焊盘(40)。
11.如权利要求10所述的半导体封装(100)，其中所述第三引线(23)由引线框架(101)提供，所述引线框架(101)包括电绝缘材料(102)，导电轨迹(103)和所述控制焊盘(15)被形成在所述电绝缘材料(102)上，并且所述控制装置(27)被安装在所述引线框架(101)上。
12.如权利要求10或权利要求111所述的半导体封装(100)，其中所述第一栅极焊盘(37)和所述第二栅极焊盘(40)通过接合线(55)连接到所述引线框架(101)的所述导电轨迹(103)，并且所述控制装置(27)通过接合线(55)被连接到所述控制焊盘(15)和/或导电轨迹(103)。
13.如权利要求1至12中任何一项所述的半导体封装(10，10’，10”，1000)，包括：第一半桥电路和第二半桥电路，按照电气方式耦合以形成全桥电路。
14.一种加工半导体封装(10，10’，10”)的方法，所述方法包括：
提供第一晶体管装置(25)，所述第一晶体管装置(25)包括第一主表面(28)上的第一电源焊盘(35)以及与所述第一主表面(28)相对的第二主表面(29)上的第二电源焊盘(36)和第一栅极焊盘(37)；
提供第二晶体管装置(26)，所述第二晶体管装置(26)包括第一主表面(31)上的第一电源焊盘(38)以及与所述第一主表面(31)相对的第二主表面(32)上的第二电源焊盘(39)和第二栅极焊盘(40)；
将至少一个控制装置(27)和所述第一晶体管装置(25)的所述第一电源焊盘(35)附着到第一引线(18)的内表面(24)；
将第三引线(23)的第一内表面(30)附着到所述第一晶体管装置(25)的所述第二电源焊盘(36)；
将所述第二晶体管装置(26)的所述第一电源焊盘(38)附着到所述第三引线(23)的第二内表面(33)，所述第二内表面(33)与所述第一内表面(31)相对；
将第二引线(22)附着到所述第二晶体管装置(26)的所述第二电源焊盘(39)，
按照电气方式将所述第一栅极焊盘(37)和所述第二栅极焊盘(40)连接到所述控制装置(27)；
按照电气方式将所述控制装置(27)连接到整体地形成在所述第一引线(18)中的至少一个控制接触焊盘(15)，
施加覆盖所述第一引线、第二引线和第三引线(18，22，23)的内表面、所述第一和晶体管装置(25，26)的模制成型化合物(16)；
对所述第一引线(18)进行图案化以分离所述控制接触焊盘(15)；
其中所述至少一个控制接触焊盘(15)以及布置为基本上垂直于相应内表面的所述第一引线、第二引线和第三引线(18，22，23)的侧面(12，13，14)被布置在基本上垂直于所述第一晶体管装置(25)的所述第一主表面(28)的共同平面(11)中。
15.一种加工半导体封装(100)的方法，所述方法包括：
提供第一晶体管装置(25)，所述第一晶体管装置(25)包括第一主表面(28)上的第一电源焊盘(35)和第一栅极焊盘(37)以及与所述第一主表面(28)相对的第二主表面(29)上的第二电源焊盘(36)；
提供第二晶体管装置(26)，所述第二晶体管装置(26)包括第一主表面(31)上的第一电源焊盘(38)以及与所述第一主表面(31)相对的第二主表面(32)上的第二电源焊盘(39)和第二栅极焊盘(40)；
将所述第一晶体管装置(25)的所述第二电源焊盘(36)附着到引线框架(101)的导电部分(104)的第一内表面(30)，所述导电部分提供第三引线(23)，其中所述引线框架(101)还包括电绝缘部分(102)，导电轨迹(103)和至少一个控制焊盘(15)被形成在所述电绝缘部分(102)上；
将第一引线(18)的内表面(24)附着到所述第一晶体管装置(25)的所述第一电源焊盘(35)；
按照电气方式将所述第一栅极焊盘(37)连接到所述引线框架(101)的所述第一内表面(30)上的第一导电轨迹(103)；
将所述第二晶体管装置(26)的所述第一电源焊盘(38)附着到提供所述第三引线(23)的所述引线框架(101)的所述导电部分(104)的第二内表面(33)，所述第二内表面(33)与所述第一内表面(31)相对；
将控制装置(27)安装在所述引线框架(101)的所述电绝缘部分(102)的所述第二内表面(33)上；
将第二引线(22)附着到所述第二晶体管装置(26)的所述第二电源焊盘(39)；
按照电气方式将所述第二栅极焊盘(40)连接到所述引线框架(101)的所述电绝缘部分(102)的所述第二内表面(33)上的第二导电轨迹(103)；按照电气方式将所述控制装置(27)连接到至少一个第三导电轨迹(103)，所述至少一个第三导电轨迹(103)按照电气方式连接到控制焊盘(15)，
施加覆盖所述第一引线、第二引线和第三引线(18，22，23)的内表面、所述第一和晶体管装置(25，26)的模制成型化合物(16)；
其中所述至少一个控制接触焊盘(15)以及布置为基本上垂直于相应内表面的所述第一引线、第二引线和第三引线(18，22，23)的侧面(12，13，14)被布置在基本上垂直于所述第一晶体管装置(25)的所述第一主表面(28)的共同平面(11)中。
CN202310900873.7A 2022-07-22 2023-07-21 半导体封装和方法 Pending CN117438401A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22186559.5A EP4310906A1 (en) 2022-07-22 2022-07-22 Semiconductor package and method
EP22186559.5 2022-07-22

Publications (1)

Publication Number Publication Date
CN117438401A true CN117438401A (zh) 2024-01-23

Family

ID=82701852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310900873.7A Pending CN117438401A (zh) 2022-07-22 2023-07-21 半导体封装和方法

Country Status (4)

Country Link
US (1) US20240030200A1 (zh)
EP (1) EP4310906A1 (zh)
KR (1) KR20240013692A (zh)
CN (1) CN117438401A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303463B4 (de) 2003-01-29 2006-06-14 Infineon Technologies Ag Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
US7397120B2 (en) * 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
EP3971957A1 (en) * 2020-09-16 2022-03-23 Infineon Technologies Austria AG Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module

Also Published As

Publication number Publication date
KR20240013692A (ko) 2024-01-30
EP4310906A1 (en) 2024-01-24
US20240030200A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US9147649B2 (en) Multi-chip module
US8508052B2 (en) Stacked power converter structure and method
US7443014B2 (en) Electronic module and method of assembling the same
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
US20080224300A1 (en) Semiconductor Module With Semiconductor Chips And Method For Producing It
US9236321B2 (en) Semiconductor device and manufacturing method thereof
US10600727B2 (en) Molded intelligent power module for motors
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
TWI596728B (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
US11978692B2 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor package and a semiconductor module
KR20220046487A (ko) 반도체 모듈
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
CN117438401A (zh) 半导体封装和方法
CN112530919A (zh) 公共源极平面网格阵列封装
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20240030111A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
US20230282554A1 (en) Intelligent power module containing exposed surfaces of transistor die supporting elements
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication