CN117437883A - 像素电路和包括该像素电路的显示装置 - Google Patents

Abstract

公开了一种像素电路和一种包括该像素电路的显示装置。该像素电路包括：驱动晶体管、响应于第一栅信号而操作的第二晶体管、响应于第二栅信号而操作的第三晶体管、响应于初始化控制信号而操作的第四晶体管、响应于发射控制信号而操作的第五晶体管、响应于发射控制信号而操作的第六晶体管、响应于偏置控制信号而操作的第七晶体管、存储电容器、第一电容器或第二电容器以及发光元件。第一电容器或第二电容器包括接收第一栅信号或发射控制信号的第一端子和连接到发光元件的第一端子的第二端子，并且发光元件的第一端子的电压基于第一栅信号或发射控制信号而升压。

Description

像素电路和包括该像素电路的显示装置

技术领域

本发明构思的一些实施例的方面涉及一种像素电路和一种包括该像素电路的显示装置。

背景技术

通常，有机发光显示装置包括：显示面板，包括多个像素电路；第一扫描驱动器，提供偏置控制信号和第一栅信号；第二扫描驱动器，提供第二栅信号和初始化控制信号；数据驱动器，提供数据信号；发射控制驱动器，提供发射控制信号；以及时序控制器，控制第一扫描驱动器、第二扫描驱动器、数据驱动器、发射控制驱动器等。

像素电路中的每个连接到传输偏置控制信号和第一栅信号的第一扫描线、传输第二栅信号和初始化控制信号的第二扫描线、传输数据信号的数据线和传输发射控制信号的发射控制线。

显示装置可以包括传输用于初始化驱动晶体管的栅端子的第一初始化电压的第一初始化线和传输用于初始化发光二极管的第一端子(例如，阳极)的第二初始化电压的第二初始化线。为了同时初始化存储电容器并且保留黑色裕度，第一初始化线和第二初始化线被分离。然而，因为像素的数量可能在增大其中初始化线被布置的区域时减少并且因为需要附加的线以改善初始化线的电压降，所以一些显示装置可能具有在增大分辨率方面的限制。

在本背景部分中公开的以上信息仅用于增强对背景的理解并且因此本背景部分中讨论的信息不一定构成现有技术。

发明内容

本发明构思的一些实施例的方面涉及一种像素电路和一种包括该像素电路的显示装置。例如，本发明构思的一些实施例的方面涉及一种包括在其中显示面板的驱动频率可以被改变(即，面板驱动帧的驱动时间可以被改变)的显示装置(例如，有机发光显示装置)中的像素电路和一种包括该像素电路的显示装置。

本发明构思的一些实施例的方面包括一种像素电路，该像素电路具有能够使用初始化电压来生成用于初始化发光二极管的第一端子(例如，阳极)的升压后的初始化电压同时仅包括传输用于初始化驱动晶体管的栅端子的初始化电压的一条初始化线的结构。

本发明构思的一些实施例的方面包括一种包括该像素电路的显示装置。

根据一些实施例，像素电路包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和被配置为接收第一栅信号的栅端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和被配置为接收第二栅信号的栅端子；第四晶体管，包括连接到第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到第一节点的第二端子和被配置为接收发射控制信号的栅端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和被配置为接收发射控制信号的栅端子；第七晶体管，包括连接到第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；存储电容器，包括被配置为接收第一电力电压的第一端子和连接到第二节点的第二端子；第一电容器，包括被配置为接收第一栅信号的第一端子和连接到第四节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和被配置为接收低于第一电力电压的第二电力电压的第二端子。

根据一些实施例，第一栅信号可以通过第一电容器对第四节点的电压进行升压。

根据一些实施例，由于第一栅信号而引起的升压电压可以通过第一电容器和发光元件的寄生电容器的串联连接来确定，并且第四节点的电压可以是初始化电压和升压电压的总和。

根据一些实施例，当面板驱动帧的驱动时间是参考驱动时间时，可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不是参考驱动时间时，可以执行一个显示扫描操作和至少一个自扫描操作。

根据一些实施例，当显示扫描操作被执行时，第一栅信号、第二栅信号、初始化控制信号、偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段。

根据一些实施例，在发射控制信号的截止电压时段内，初始化控制信号的至少一个导通电压时段、第一栅信号的至少一个导通电压时段、第二栅信号的至少一个导通电压时段和偏置控制信号的至少一个导通电压时段可以被定位。

根据一些实施例，当自扫描操作被执行时，偏置控制信号、第一栅信号和发射控制信号中的每个可以包括至少一个导通电压时段，并且第二栅信号和初始化控制信号中的每个可以不包括导通电压时段。

根据一些实施例，在发射控制信号的截止电压时段内，第一栅信号的至少一个导通电压时段和偏置控制信号的至少一个导通电压时段可以被定位。

根据一些实施例，像素电路可以进一步包括：升压电容器，包括连接到第二节点的第一端子和被配置为接收第一栅信号的第二端子。

根据一些实施例，像素电路包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和被配置为接收第一栅信号的栅端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和被配置为接收第二栅信号的栅端子；第四晶体管，包括连接到第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到第一节点的第二端子和被配置为接收发射控制信号的栅端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和被配置为接收发射控制信号的栅端子；第七晶体管，包括连接到第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；存储电容器，包括被配置为接收第一电力电压的第一端子和连接到第二节点的第二端子；第二电容器，包括被配置为接收发射控制信号的第一端子和连接到第四节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和被配置为接收低于第一电力电压的第二电力电压的第二端子。

根据一些实施例，发射控制信号可以通过第二电容器对第四节点的电压进行升压。

根据一些实施例，由于发射控制信号而引起的升压电压可以通过第二电容器和发光元件的寄生电容器的串联连接来确定，并且第四节点的电压可以是初始化电压和升压电压的总和。

根据一些实施例，当面板驱动帧的驱动时间是参考驱动时间时，可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不是参考驱动时间时，可以执行一个显示扫描操作和至少一个自扫描操作。

根据一些实施例，当显示扫描操作被执行时，第一栅信号、第二栅信号、初始化控制信号、偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段。

根据一些实施例，在发射控制信号的截止电压时段内，初始化控制信号的至少一个导通电压时段、第一栅信号的至少一个导通电压时段、第二栅信号的至少一个导通电压时段和偏置控制信号的至少一个导通电压时段可以被定位。

根据一些实施例，当自扫描操作被执行时，偏置控制信号、第一栅信号和发射控制信号中的每个可以包括至少一个导通电压时段，并且第二栅信号和初始化控制信号中的每个可以不包括导通电压时段。

根据一些实施例，像素电路可以进一步包括：升压电容器，包括连接到第二节点的第一端子和被配置为接收第一栅信号的第二端子。

根据一些实施例，显示装置包括：显示面板，包括像素电路；扫描驱动器，被配置为将偏置控制信号、初始化控制信号、第一栅信号和第二栅信号施加到像素电路中的每个；数据驱动器，被配置为将数据电压施加到像素电路；以及时序控制器，被配置为控制扫描驱动器和数据驱动器，并且像素电路中的每个包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和被配置为接收第一栅信号的栅端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和被配置为接收第二栅信号的栅端子；第四晶体管，包括连接到第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到第一节点的第二端子和被配置为接收发射控制信号的栅端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和被配置为接收发射控制信号的栅端子；第七晶体管，包括连接到第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；存储电容器，包括被配置为接收第一电力电压的第一端子和连接到第二节点的第二端子；第一电容器，包括被配置为接收第一栅信号的第一端子和连接到第四节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和被配置为接收低于第一电力电压的第二电力电压的第二端子。

根据一些实施例，第一栅信号可以通过第一电容器对第四节点的电压进行升压。

根据一些实施例，由于第一栅信号而引起的升压电压可以通过第一电容器和发光元件的寄生电容器的串联连接来确定，并且其中，第四节点的电压可以是初始化电压和升压电压的总和。

因此，根据一些实施例的像素电路包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和被配置为接收第一栅信号的栅端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和被配置为接收第二栅信号的栅端子；第四晶体管，包括连接到第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到第一节点的第二端子和被配置为接收发射控制信号的栅端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和被配置为接收发射控制信号的栅端子；第七晶体管，包括连接到第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；存储电容器，包括被配置为接收第一电力电压的第一端子和连接到第二节点的第二端子；第一电容器，包括被配置为接收第一栅信号的第一端子和连接到第四节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和被配置为接收低于第一电力电压的第二电力电压的第二端子。因此，具有该结构的像素电路可以使用初始化电压来生成用于初始化发光元件的第一端子(例如，阳极)的升压后的初始化电压，同时仅包括传输用于初始化驱动晶体管的栅端子的初始化电压的一条初始化线。

另外，与传统的显示装置(例如，包括传输用于初始化驱动晶体管的栅端子的第一初始化电压的第一初始化线和传输用于重置发光元件的第一端子的第二初始化电压的第二初始化线的传统的显示装置)相比，根据一些实施例的显示装置可以通过减少包括在显示面板中的初始化线的数量来实现高分辨率。尽管显示装置仅包括一条初始化线，但是显示装置可以用通过一条初始化线传输的初始化电压来初始化驱动晶体管的栅端子，并且可以将发光元件的第一端子重置为通过将由于第一栅信号而引起的升压电压或由于发射控制信号而引起的升压电压添加到初始化电压而生成的升压后的初始化电压。

然而，根据本发明构思的实施例的特性不限于以上描述的特性，并且可以被各种扩展，而不脱离根据本发明构思的实施例的精神和范围。

附图说明

通过下面的结合附图的详细描述将更清楚地理解说明性的、非限制性的实施例。

图1是图示出根据一些实施例的显示装置的框图。

图2是用于描述图1的显示装置操作的概念图。

图3是图示其中图1的显示装置以第一驱动频率来操作的示例的时序图。

图4是图示其中图1的显示装置以第二驱动频率来操作的示例的时序图。

图5是图示包括在图1的显示装置中的像素电路的示例的电路图。

图6是图示其中图5的像素电路执行显示扫描操作的示例的时序图。

图7是图示其中图5的像素电路执行自扫描操作的示例的时序图。

图8是图示第四节点的电压通过施加到包括在图5的像素电路中的第一电容器的第一栅信号而升压的图。

图9是图示包括在图1的显示装置中的像素电路的另一示例的电路图。

图10是图示其中图9的像素电路执行显示扫描操作的示例的时序图。

图11是图示其中图9的像素电路执行自扫描操作的示例的时序图。

图12是图示第四节点的电压通过施加到包括在图9的像素电路中的第一电容器的第一栅信号而升压的图。

图13是图示根据一些实施例的电子装置的框图。

图14是图示其中图13的电子装置实现为智能电话的示例的图。

具体实施方式

在下文中，将参照附图详细解释本发明构思的实施例。

图1是图示出根据一些实施例的显示装置的框图，图2是用于描述图1的显示装置操作的概念图，图3是图示其中图1的显示装置以第一驱动频率来操作的示例的时序图，并且图4是图示其中图1的显示装置以第二驱动频率来操作的示例的时序图。

参照图1至图4，显示装置100可以包括显示面板110、第一扫描驱动器120、第二扫描驱动器125、数据驱动器130、发射控制驱动器140和时序控制器150。这里，显示装置100可以根据驱动条件以各种驱动频率来显示图像。例如，显示装置100可以以1Hz与120Hz之间的驱动频率来显示图像(即，面板驱动帧的帧速率可以在1Hz与120Hz之间)。然而，这仅仅是示例并且驱动频率的范围不限于以上范围。这里，显示装置100可以是有机发光显示装置或量子点发光显示装置。然而，显示装置100不限于此。

显示面板110可以包括像素电路111。例如，像素电路111可以包括红色显示像素电路、绿色显示像素电路和蓝色显示像素电路。这里，参照下面的图5，像素电路111中的每个可以包括：第一扫描线S1j，传输偏置控制信号GB和第一栅信号GW(其中，j是1与n之间的整数，并且n是大于0的整数)；第二扫描线S2j，传输第二栅信号GC和初始化控制信号GI；数据线Dk，传输数据信号(其中，k是1与m之间的整数，并且m是大于0的整数)；以及发射控制线Ej，传输发射控制信号EM。为了便于描述，虽然第二扫描线S21至S2n中的每条在图1中图示为一条线，但是应当理解的是，第二扫描线S21至S2n中的每条可以包括传输第二栅信号GC的线和传输初始化控制信号GI的线，或者经由第二扫描线S21至S2n中的每条施加到一个像素行的信号(例如，第二栅信号GC)可以用作用于其它像素行的信号(例如，初始化控制信号GI)。

当面板驱动帧的驱动时间是最小驱动时间(即，参考驱动时间)时，像素电路111中的每个可以执行一个显示扫描操作(即，接收数据信号以使用发光元件来发射光的操作)。另外，当面板驱动帧的驱动时间不是最小驱动时间时，像素电路111中的每个可以执行一个显示扫描操作和至少一个自扫描操作(即，改变驱动晶体管的特性的操作)。

根据一些实施例，参照下面的图5，像素电路111中的每个可以包括：第一晶体管T1，包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子；第二晶体管T2，包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子；第三晶体管T3，包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子；第四晶体管T4，包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子；第五晶体管T5，包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子；第六晶体管T6，包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子；第七晶体管T7，包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子；存储电容器CST，包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子；第一电容器C1，包括接收第一栅信号GW的第一端子和连接到第四节点N4的第二端子；以及发光元件ED，包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子。然而，稍后将参照图5至图8描述实施例的进一步细节。

根据一些实施例，参照下面的图9，像素电路111中的每个可以包括：第一晶体管T1，包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子；第二晶体管T2，包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子；第三晶体管T3，包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子；第四晶体管T4，包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子；第五晶体管T5，包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子；第六晶体管T6，包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子；第七晶体管T7，包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子；存储电容器CST，包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子；第二电容器C2，包括接收发射控制信号EM的第一端子和连接到第四节点N4的第二端子；以及发光元件ED，包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子。然而，稍后将参照图9至图12更详细地描述实施例的进一步细节。

显示面板110可以经由第一扫描线S11至S1n连接到第一扫描驱动器120并且可以经由第二扫描线S21至S2n连接到第二扫描驱动器125。

第一扫描驱动器120可以经由第一扫描线S11至S1n将偏置控制信号GB和第一栅信号GW提供到显示面板110。

第二扫描驱动器125可以经由第二扫描线S21至S2n将第二栅信号GC和初始化控制信号GI提供到显示面板110。

如图3和图4中所图示的，在其中像素电路111执行显示扫描操作的显示扫描时段DISPLAY SCAN中，经由第一扫描线S11至S1n施加的偏置控制信号GB和第一栅信号GW可以包括至少一个导通电压时段，并且经由第二扫描线S21至S2n施加的第二栅信号GC和初始化控制信号GI可以包括至少一个导通电压时段。

另一方面，如图3和图4中所图示的，在其中像素电路111执行自扫描操作的自扫描时段SELF SCAN中，经由第一扫描线S11至S1n施加的偏置控制信号GB和第一栅信号GW可以包括至少一个导通电压时段，但是经由第二扫描线S21至S2n施加的第二栅信号GC和初始化控制信号GI可以不包括导通电压时段。换句话说，当偏置控制信号GB和第一栅信号GW在显示扫描时段DISPLAY SCAN和自扫描时段SELF SCAN两者中包括至少一个导通电压时段时，第二栅信号GC和初始化控制信号GI可以仅在显示扫描时段DISPLAY SCAN中包括至少一个导通电压时段。

因此，偏置控制信号GB和第一栅信号GW可以以高于显示面板110的驱动频率(即，面板驱动帧的帧速率)的第一频率来驱动。根据一些实施例，显示面板110的驱动频率可以设定为第一频率的因数。例如，第一频率可以设定为显示面板110的最大驱动频率的两倍或四倍。因此，在一个面板驱动帧1F中，根据施加到第一扫描线S11至S1n的偏置控制信号GB和第一栅信号GW的扫描操作可以在循环(例如，设定或预定的循环)中重复若干次。例如，第一扫描驱动器120可以在显示扫描时段DISPLAY SCAN期间以显示面板110的所有驱动频率执行一次扫描操作，并且可以在自扫描时段SELF SCAN期间以不同于显示面板110的最大驱动频率的驱动频率执行至少一次扫描操作(这里，在显示面板110的最大驱动频率下不存在自扫描时段SELF SCAN)。

另一方面，第二栅信号GC和初始化控制信号GI可以以等于显示面板110的驱动频率(即，面板驱动帧的帧速率)的第二频率来驱动。因此，第二频率可以设定为第一频率的因数。因此，在一个面板驱动帧1F中，根据施加到第二扫描线S21至S2n的第二栅信号GC和初始化控制信号GI的扫描操作可以执行一次。例如，第二扫描驱动器125可以在显示扫描时段DISPLAY SCAN期间以显示面板110的所有驱动频率执行一次扫描操作并且可以在自扫描时段SELF SCAN期间不执行扫描操作。

显示面板110可以经由数据线D1至Dm连接到数据驱动器130。数据驱动器130可以经由数据线D1至Dm将数据信号(或被称为数据电压)提供到显示面板110。例如，如图3和图4中所图示的，数据驱动器130可以在其中像素电路111执行显示扫描操作的显示扫描时段DISPLAY SCAN中将数据信号施加到显示面板110，并且可以在其中像素电路111执行自扫描操作的自扫描时段SELF SCAN中不将数据信号施加到显示面板110。

显示面板110可以经由发射控制线E1至En连接到发射控制驱动器140。发射控制驱动器140可以经由发射控制线E1至En将发射控制信号EM提供到显示面板110。如图3和图4中所图示的，在其中像素电路111执行显示扫描操作的显示扫描时段DISPLAY SCAN中，经由发射控制线E1至En施加的发射控制信号EM可以包括至少一个导通电压时段。另外，如图3和图4中所图示的，在其中像素电路111执行自扫描操作的自扫描时段SELF SCAN中，经由发射控制线E1至En施加的发射控制信号EM可以包括至少一个导通电压时段。相应地，发射控制信号EM可以以高于显示面板110的驱动频率(即，面板驱动帧的帧速率)的第一频率来驱动。例如，第一频率可以设定为显示面板110的最大驱动频率的两倍或四倍。因此，在一个面板驱动帧1F中，根据施加到发射控制线E1至En的发射控制信号EM的扫描操作可以在循环(例如，设定或预定的循环)中重复若干次。例如，发射控制驱动器140可以在显示扫描时段DISPLAYSCAN期间以显示面板110的所有驱动频率执行一次扫描操作，并且可以在自扫描时段SELFSCAN期间以不同于显示面板110的最大驱动频率的驱动频率执行至少一次扫描操作(这里，在显示面板110的最大驱动频率下不存在自扫描时段SELF SCAN)。

时序控制器150可以生成多个控制信号CTL1、CTL2、CTL3和CTL4以将控制信号CTL1、CTL2、CTL3和CTL4分别提供到第一扫描驱动器120、第二扫描驱动器125、数据驱动器130和发射控制驱动器140。也就是说，时序控制器150可以控制第一扫描驱动器120、第二扫描驱动器125、数据驱动器130和发射控制驱动器140。时序控制器150可以使用特定接口从外部部件(例如，图形处理单元(GPU)等)接收图像数据DATA，并且可以对图像数据DATA执行特定处理(例如，亮度补偿和劣化补偿等)以将处理后的图像数据DATA提供到数据驱动器130。

例如，如图2至图4中所图示的，时序控制器150可以以不同于显示面板110的最大驱动频率(即，在图2中假设的是显示面板110的最大驱动频率是240Hz)的驱动频率(即，120Hz、80Hz、60Hz、48Hz)执行一个显示扫描时段DISPLAY SCAN和至少一个自扫描时段SELFSCAN。例如，当显示面板110的驱动频率是240Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN；当显示面板110的驱动频率是120Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和一个自扫描时段SELF SCAN；当显示面板110的驱动频率是80Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和两个自扫描时段SELF SCAN；当显示面板110的驱动频率是60Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和三个自扫描时段SELF SCAN；并且当显示面板110的驱动频率是48Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和四个自扫描时段SELFSCAN。如以上所描述的，时序控制器150可以通过调整自扫描时段SELF SCAN的数量来对显示面板110的驱动频率的改变(即，面板驱动帧的帧速率的改变或面板驱动帧的驱动时间的改变)作出响应。

图5是图示包括在图1的显示装置中的像素电路的示例的电路图，图6是图示其中图5的像素电路执行显示扫描操作的示例的时序图，图7是图示其中图5的像素电路执行自扫描操作的示例的时序图，并且图8是图示第四节点的电压通过施加到包括在图5的像素电路中的第一电容器的第一栅信号而升压的图。

参照图5至图8，像素电路111a可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器CST、第一电容器C1、寄生电容器Coled和发光元件ED。在一些实施例中，像素电路111a可以进一步包括升压电容器CB。

第一晶体管T1(或被称为驱动晶体管)可以包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子。第一晶体管T1可以控制与第二节点N2的电压(即，存储在存储电容器CST中的数据信号)对应的驱动电流以流动到发光元件ED中。

第二晶体管T2(或被称为开关晶体管)可以包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子。当第二晶体管T2响应于第一栅信号GW而导通时(即，在第一栅信号GW的导通电压时段中)，经由数据线Dk施加的数据信号可以传输到第一节点N1。

第三晶体管T3(或被称为补偿晶体管)可以包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子。当第三晶体管T3响应于第二栅信号GC而导通时(即，在第二栅信号GC的导通电压时段中)，第一晶体管T1的第二端子(即，第三节点N3)和栅端子(即，第二节点N2)可以彼此电连接。也就是说，当第三晶体管T3被导通时，第一晶体管T1可以被二极管连接，并且因此可以对第一晶体管T1的阈值电压进行补偿。

第四晶体管T4(或被称为初始化晶体管)可以包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子。当第四晶体管T4响应于初始化控制信号GI而导通时(即，在初始化控制信号GI的导通电压时段中)，初始化电压VINT可以传输到第二节点N2。也就是说，当第四晶体管T4被导通时，第二节点N2(即，第一晶体管T1的栅端子)可以用初始化电压VINT来初始化，并且因此第一晶体管T1可以具有导通偏置状态(即，第一晶体管T1可以初始化为处于导通偏置状态)。这里，初始化电压VINT可以设定为低于经由数据线Dk施加的数据信号的电压。

例如，当第二晶体管T2被导通时，数据信号可以传输到第一节点N1，并且当第二节点N2用低于数据信号的初始化电压VINT来初始化时，第一晶体管T1可以被导通。因此，传输到第一节点N1的数据信号可以经由二极管连接的第一晶体管T1传输到第二节点N2。因此，与数据信号和第一晶体管T1的阈值电压两者对应的电压可以施加到第二节点N2，并且因此被第一晶体管T1的阈值电压补偿的数据信号可以存储在存储电容器CST中。当显示面板110以低驱动频率操作时，第一晶体管T1的滞后改变可能变得严重并且可能导致闪烁现象。初始化电压VINT可以设定为高于第二电力电压VSS的电压。

第五晶体管T5(或被称为发射控制晶体管)可以包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子。当第五晶体管T5响应于发射控制信号EM而导通时(即，在发射控制信号EM的导通电压时段中)，发光元件ED可以通过经由提供第一电力电压VDD的线与提供第二电力电压VSS的线之间的第一晶体管T1流动到发光元件ED中的驱动电流来发射光。

第六晶体管T6(或被称为发射控制晶体管)可以包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子。当第六晶体管T6响应于发射控制信号EM而导通时(即，在发射控制信号EM的导通电压时段中)，发光元件ED可以通过经由提供第一电力电压VDD的线与提供第二电力电压VSS的线之间的第一晶体管T1流动到发光元件ED中的驱动电流来发射光。

虽然以上描述的是第五晶体管T5和第六晶体管T6共同接收发射控制信号EM以被同时地导通或截止，但是在一些实施例中，第五晶体管T5和第六晶体管T6可以彼此独立地接收各自的发射控制信号。

第七晶体管T7(或被称为重置晶体管)可以包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子。当第七晶体管T7响应于偏置控制信号GB而导通时(即，在偏置控制信号GB的导通电压时段中)，初始化电压VINT可以传输到第四节点N4。

根据一些实施例，第四节点N4的电压VN4可以通过施加到包括在像素电路111a中的第一电容器C1的第一栅信号GW而升压。例如，当第一栅信号GW从导通电压VGL改变为截止电压VGH时，第四节点N4的电压VN4可以通过施加到第一电容器C1的第一栅信号GW而升压。

图8图示的是第四节点N4的电压VN4通过施加到包括在图5的像素电路111a中的第一电容器C1的第一栅信号GW而升压，并且第四节点N4的电压VN4可以通过下面的[等式1]来计算。

[等式1]

这里，VN4可以是第四节点N4的电压，VINT可以是初始化电压，Vkickback可以是升压电压，C1可以是第一电容器的电容，Coled可以是寄生电容器的电容，VGH可以是截止电压，并且VGL可以是导通电压。

第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和，并且升压电压Vkickback可以是由通过从第一栅信号GW的截止电压VGH中减去第一栅信号GW的导通电压VGL而获得的电压((VGH-VGL))通过根据第一电容器C1与发光元件ED的寄生电容器Coled之间的串联连接的电压分布而生成的值也就是说，第四节点N4的电压VN4可以通过施加到包括在像素电路111a中的第一电容器C1的第一栅信号GW而升压。

当第一栅信号GW从导通电压VGL改变为截止电压VGH时，由于第一栅信号GW而引起的升压电压Vkickback可以通过第一电容器C1与发光元件ED的寄生电容器Coled之间的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)

如此，因为像素电路111a包括第一电容器C1，所以第四节点N4的电压VN4可以通过施加到包括在像素电路111a中的第一电容器C1的第一栅信号GW而升压，因此与传统的显示装置(即，包括传输用于初始化第二节点N2的第一初始化电压的第一初始化线和传输用于重置第四节点N4的第二初始化电压的第二初始化线的传统的显示装置)相比，高分辨率可以通过减少包括在显示面板110中的初始化线的数量来实现。另一方面，尽管本发明构思的显示装置仅包括一条初始化线，但是本发明构思的显示装置可以用通过一条初始化线传输的初始化电压VINT来初始化第二节点N2，并且将第四节点N4重置为通过将由于第一栅信号GW而引起的升压电压Vkickback添加到初始化电压VINT而生成的升压后的初始化电压。

存储电容器CST可以包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子。如上所述，因为传输到第一节点N1的数据信号经由二极管连接的第一晶体管T1传输到第二节点N2，所以当第二晶体管T2被导通时，存储电容器CST可以存储被第一晶体管T1的阈值电压补偿的数据信号。

第一电容器C1可以包括接收第一栅信号GW的第一端子和连接到第四节点N4的第二端子。如以上所描述的，像素电路111a可以包括第一电容器C1，并且因此由于第一栅信号GW而引起的升压电压Vkickback可以通过第一电容器C1和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。

相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)高发光元件ED可以包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子。如以上所描述的，发光元件ED可以基于从第一晶体管T1供应的驱动电流发射具有特定亮度的光。

根据一些实施例，发光元件ED可以是包括有机发光层的有机发光元件。根据一些实施例，发光元件ED可以是由无机材料形成的无机发光元件(例如，量子点)。在一些实施例中，多个发光元件ED可以并联和/或串联连接在提供第二电力电压VSS的线与第四节点N4之间。

升压电容器CB可以包括连接到第二节点N2的第一端子和接收第一栅信号GW的第二端子。升压电容器CB可以对第二节点N2的电压进行升压。

根据一些实施例，当面板驱动帧的驱动时间是最小驱动时间时(即，当显示面板110的驱动频率是最大驱动频率时)，像素电路111a可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不是最小驱动时间时(即，当显示面板110的驱动频率低于最大驱动频率时)，像素电路111a可以执行一个显示扫描操作和至少一个自扫描操作。如以上所描述的，显示扫描操作可以是接收数据信号以使用发光元件ED发射光的操作，并且自扫描操作可以是改变第一晶体管T1(即，驱动晶体管)的特性的操作。

如图6中所图示的，当像素电路111a执行显示扫描操作时，第一栅信号GW、第二栅信号GC、初始化控制信号GI、偏置控制信号GB和发射控制信号EM中的每个可以包括至少一个导通电压时段。根据一些实施例，初始化控制信号GI的导通电压时段、第一栅信号GW的导通电压时段、第二栅信号GC的导通电压时段以及偏置控制信号GB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，如图6中所图示的，偏置控制信号GB的导通电压时段可以位于发射控制信号EM的截止电压时段中。在这种情况下，偏置控制信号GB的导通电压时段可以位于初始化控制信号GI的导通电压时段之前。

例如，重置偏置操作BCB可以在偏置控制信号GB的导通电压时段中执行。也就是说，在偏置控制信号GB的导通电压时段中，当第七晶体管T7被导通时，初始化电压VINT可以施加到第四节点N4。

随后，初始化操作INIT可以在初始化控制信号GI的导通电压时段中执行。也就是说，在初始化控制信号GI的导通电压时段中，当第四晶体管T4被导通时，初始化电压VINT可以施加到第二节点N2。

接下来，阈值电压补偿和数据写入操作COMP/WR可以在第一栅信号GW的导通电压时段和第二栅信号GC的导通电压时段中执行。也就是说，在第一栅信号GW的导通电压时段和第二栅信号GC的导通电压时段中，当第一晶体管T1、第二晶体管T2和第三晶体管T3被导通时，被第一晶体管T1的阈值电压补偿的数据信号可以存储在存储电容器CST中。在一些实施例中，第二栅信号GC的导通电压时段可以长于第一栅信号GW的导通电压时段，并且第二栅信号GC的导通电压时段的一部分可以与第一栅信号GW的截止电压时段重叠。

在这种情况下，像素电路111a可以包括第一电容器C1，并且因此由于第一栅信号GW而引起的升压电压Vkickback可以通过第一电容器C1和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中执行。也就是说，在发射控制信号EM的导通电压时段中，当第五晶体管T5和第六晶体管T6被导通时，驱动电流可以流动到发光元件ED中，并且因此发光元件ED可以发射光。

如图7中所图示的，当像素电路111a执行自扫描操作时，偏置控制信号GB、第一栅信号GW和发射控制信号EM中的每个可以包括至少一个导通电压时段，并且第二栅信号GC和初始化控制信号GI中的每个可以不包括导通电压时段。换句话说，当像素电路111a执行自扫描操作时，第二栅信号GC和初始化控制信号GI中的每个可以仅包括截止电压时段。根据一些实施例，偏置控制信号GB的导通电压时段和第一栅信号GW的导通电压时段可以位于发射控制信号EM的截止电压时段中。在这种情况下，偏置控制信号GB的导通电压时段可以位于第一栅信号GW的导通电压时段之前。

例如，重置偏置操作BCB可以在发射控制信号EM的截止电压时段和偏置控制信号GB的导通电压时段中执行。也就是说，在其中当第五晶体管T5和第六晶体管T6被截止时，驱动电流不流动到发光元件ED中的状态下，当第七晶体管T7被导通时，初始化电压VINT可以施加到第四节点N4。接下来，当第二晶体管T2被导通时，通过数据线Dk施加的数据信号可以传输到第一节点N1。

在这种情况下，像素电路111a可以包括第一电容器C1，并且因此由于第一栅信号GW而引起的升压电压Vkickback可以通过第一电容器C1和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)

另外，由于第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和，因此第四节点N4的电压VN4可以通过改变初始化电压VINT来改变。例如，升压电压Vkickback可以通过第一电容器C1的电容和寄生电容器Coled的电容来确定，并且第四节点N4的电压VN4可以通过改变升压电压Vkickback来改变，但是根据一些实施例，初始化电压VINT可以被改变以改变第四节点N4的电压VN4。

接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中执行。也就是说，在发射控制信号EM的导通电压时段中，当第五晶体管T5和第六晶体管T6被导通时，驱动电流可以流动到发光元件ED中，并且因此发光元件ED可以发射光。

如此，像素电路111a可以包括：第一晶体管T1，包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子；第二晶体管T2，包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子；第三晶体管T3，包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子；第四晶体管T4，包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子；第五晶体管T5，包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子；第六晶体管T6，包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子；第七晶体管T7，包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子；存储电容器CST，包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子；第一电容器C1，包括接收第一栅信号GW的第一端子和连接到第四节点N4的第二端子；以及发光元件ED，包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子(在一些实施例中，像素电路111a可以进一步包括升压电容器CB，升压电容器CB可以包括连接到第二节点N2的第一端子和接收第一栅信号GW的第二端子)。

图9是图示包括在图1的显示装置中的像素电路的另一示例的电路图。图10是图示其中图9的像素电路执行显示扫描操作的示例的时序图。图11是图示其中图9的像素电路执行自扫描操作的示例的时序图。图12是图示第四节点的电压通过施加到包括在图9的像素电路中的第一电容器的第一栅信号而升压的图。

参照图9至图12，像素电路111b可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器CST、第二电容器C2和发光元件ED。在一些实施例中，像素电路111b可以进一步包括升压电容器CB。除了第二电容器C2的连接结构之外，图9的像素电路111b可以基本上等同于图5的像素电路111a。因此，在图9的像素电路111b的描述中，将省略与图5的像素电路111a重复的描述。当第七晶体管T7响应于偏置控制信号GB而导通时(即，在偏置控制信号GB的导通电压时段中)，初始化电压VINT可以通过第七晶体管T7传输到第四节点N4。根据一些实施例，第四节点N4的电压VN4可以通过施加到包括在像素电路111b中的第二电容器C2的发射控制信号EM而升压。例如，当发射控制信号EM从截止电压VGH改变为导通电压VGL时，第四节点N4的电压VN4可以通过施加到第二电容器C2的发射控制信号EM而升压。

图12图示的是第四节点N4的电压VN4通过施加到包括在图9的像素电路111b中的第二电容器C2的发射控制信号EM而升压，并且第四节点N4的电压VN4可以通过下面的[等式2]来计算。

[等式2]

这里，VN4可以是第四节点N4的电压，VINT可以是初始化电压，Vkickback可以是升压电压，C2可以是第二电容器的电容，Coled可以是寄生电容器的电容，VGH可以是截止电压，并且VGL可以是导通电压。

第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和，并且升压电压Vkickback可以是由通过从发射控制信号EM的导通电压VGL中减去发射控制信号EM的截止电压VGH而获得的电压((VGL-VGH))通过根据第二电容器C2与发光元件ED的寄生电容器Coled之间的串联连接的电压分布而生成的值

也就是说，第四节点N4的电压VN4可以通过施加到包括在像素电路111b中的第二电容器C2的发射控制信号EM而升压。当发射控制信号EM从截止电压VGH改变为导通电压VGL时，由于发射控制信号EM而引起的升压电压Vkickback可以通过第二电容器C2与发光元件ED的寄生电容器Coled之间的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)低如此，由于像素电路111b包括第二电容器C2，因此第四节点N4的电压VN4可以通过施加到包括在像素电路111b中的第二电容器C2的发射控制信号EM而升压，因此与传统的显示装置(即，包括传输用于初始化第二节点N2的第一初始化电压的第一初始化线和传输用于重置第四节点N4的第二初始化电压的第二初始化线的传统的显示装置)相比，高分辨率可以通过减少包括在显示面板110中的初始化线的数量来实现。另一方面，尽管本发明构思的显示装置仅包括一条初始化线，但是本发明构思的显示装置可以用通过一条初始化线传输的初始化电压VINT来初始化第二节点N2，并且将第四节点N4重置为通过将由于发射控制信号EM而引起的升压电压Vkickback添加到初始化电压VINT而生成的升压后的初始化电压。

第二电容器C2可以包括接收发射控制信号EM的第一端子和连接到第四节点N4的第二端子。如以上所描述的，像素电路111b可以包括第二电容器C2，并且因此由于发射控制信号EM而引起的升压电压Vkickback可以通过第二电容器C2和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)根据一些实施例，当面板驱动帧的驱动时间是最小驱动时间时(即，当显示面板110的驱动频率是最大驱动频率时)，像素电路111b可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不是最小驱动时间时(即，当显示面板110的驱动频率低于最大驱动频率时)，像素电路111b可以执行一个显示扫描操作和至少一个自扫描操作。如以上所描述的，显示扫描操作可以是接收数据信号以使用发光元件ED发射光的操作，并且自扫描操作可以是改变第一晶体管T1(即，驱动晶体管)的特性的操作。

如图10中所图示的，当像素电路111b执行显示扫描操作时，第一栅信号GW、第二栅信号GC、初始化控制信号GI、偏置控制信号GB和发射控制信号EM中的每个可以包括至少一个导通电压时段。根据一些实施例，初始化控制信号GI的导通电压时段、第一栅信号GW的导通电压时段、第二栅信号GC的导通电压时段以及偏置控制信号GB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，如图10中所图示的，偏置控制信号GB的导通电压时段可以位于发射控制信号EM的截止电压时段中。在这种情况下，偏置控制信号GB的导通电压时段可以位于初始化控制信号GI的导通电压时段之前。

例如，重置偏置操作BCB可以在偏置控制信号GB的导通电压时段中执行。也就是说，在偏置控制信号GB的导通电压时段中，当第七晶体管T7被导通时，初始化电压VINT可以施加到第四节点N4。

随后，初始化操作INIT可以在初始化控制信号GI的导通电压时段中执行。也就是说，在初始化控制信号GI的导通电压时段中，当第四晶体管T4被导通时，初始化电压VINT可以施加到第二节点N2。

接下来，阈值电压补偿和数据写入操作COMP/WR可以在第一栅信号GW的导通电压时段和第二栅信号GC的导通电压时段中执行。也就是说，在第一栅信号GW的导通电压时段和第二栅信号GC的导通电压时段中，当第一晶体管T1、第二晶体管T2和第三晶体管T3被导通时，被第一晶体管T1的阈值电压补偿的数据信号可以存储在存储电容器CST中。在一些实施例中，第二栅信号GC的导通电压时段可以长于第一栅信号GW的导通电压时段，并且第二栅信号GC的导通电压时段的一部分可以与第一栅信号GW的截止电压时段重叠。

在这种情况下，像素电路111b可以包括第二电容器C2，并且因此由于发射控制信号EM而引起的升压电压Vkickback可以通过第二电容器C2和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中执行。也就是说，在发射控制信号EM的导通电压时段中，当第五晶体管T5和第六晶体管T6被导通时，驱动电流可以流动到发光元件ED中，并且因此发光元件ED可以发射光。

如图11中所图示的，当像素电路111b执行自扫描操作时，偏置控制信号GB、第一栅信号GW和发射控制信号EM中的每个可以包括至少一个导通电压时段，并且第二栅信号GC和初始化控制信号GI中的每个可以不包括导通电压时段。换句话说，当像素电路111b执行自扫描操作时，第二栅信号GC和初始化控制信号GI中的每个可以仅包括截止电压时段。根据一些实施例，偏置控制信号GB的导通电压时段和第一栅信号GW的导通电压时段可以位于发射控制信号EM的截止电压时段中。在这种情况下，偏置控制信号GB的导通电压时段可以位于第一栅信号GW的导通电压时段之前。

例如，重置偏置操作BCB可以在发射控制信号EM的截止电压时段和偏置控制信号GB的导通电压时段中执行。也就是说，在其中当第五晶体管T5和第六晶体管T6被截止时，驱动电流不流动到发光元件ED中的状态下，当第七晶体管T7被导通时，初始化电压VINT可以施加到第四节点N4。接下来，当第二晶体管T2被导通时，通过数据线Dk施加的数据信号可以传输到第一节点N1。接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中执行。也就是说，在发射控制信号EM的导通电压时段中，当第五晶体管T5和第六晶体管T6被导通时，驱动电流可以流动到发光元件ED中，并且因此发光元件ED可以发射光。

在这种情况下，像素电路111b可以包括第二电容器C2，并且因此由于发射控制信号EM而引起的升压电压Vkickback可以通过第二电容器C2和发光元件ED的寄生电容器Coled的串联连接来确定，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。相应地，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，并且第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和。因此，初始化电压VINT可以通过第四晶体管T4施加到第二节点N2，与初始化电压VINT和升压电压Vkickback的总和对应的电压VN4可以施加到第四节点N4，并且第四节点N4的电压VN4可以比第二节点N2的电压(即，初始化电压VINT)

另外，由于第四节点N4的电压VN4可以是初始化电压VINT和升压电压Vkickback的总和，因此第四节点N4的电压VN4可以通过改变初始化电压VINT来改变。例如，升压电压Vkickback可以通过第二电容器C2的电容和寄生电容器Coled的电容来确定，并且第四节点N4的电压VN4可以通过改变升压电压Vkickback来改变，但是根据一些实施例，初始化电压VINT可以被改变以改变第四节点N4的电压VN4。

如此，像素电路111b可以包括：第一晶体管T1，包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子；第二晶体管T2，包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子；第三晶体管T3，包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子；第四晶体管T4，包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子；第五晶体管T5，包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子；第六晶体管T6，包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子；第七晶体管T7，包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子；存储电容器CST，包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子；第二电容器C2，包括接收发射控制信号EM的第一端子和连接到第四节点N4的第二端子；以及发光元件ED，包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子(在一些实施例中，像素电路111b可以进一步包括升压电容器CB，升压电容器CB可以包括连接到第二节点N2的第一端子和接收第一栅信号GW的第二端子)。

图13是图示根据一些实施例的电子装置的框图。图14是图示其中图13的电子装置实现为智能电话的示例的图。

参照图13和图14，电子装置1000可以包括处理器1010、存储器装置1020、储存装置1030、输入/输出(I/O)装置1040、电源1050和显示装置1060。显示装置1060可以是图1的显示装置100。另外，电子装置1000可以进一步包括用于与视频卡、声卡、存储卡、通用串行总线(USB)装置和其它电子装置等通信的多个端口。根据一些实施例，如图14中所图示的，电子装置1000可以实现为智能电话。然而，电子装置1000不限于此。例如，电子装置1000可以实现为蜂窝电话、视频电话、智能平板电脑、智能手表、平板PC、汽车导航系统、计算机监视器、膝上型计算机和头戴式显示器HMD等。

处理器1010可以执行特定的计算或任务。处理器1010可以是微处理器、中央处理单元(CPU)和应用处理器(AP)等。处理器1010可以经由地址总线、控制总线和数据总线等联接到其它部件。此外，处理器1010可以联接到诸如外围部件互连(PCI)总线的扩展总线。存储器装置1020可以存储用于电子装置1000的操作的数据。例如，存储器装置1020可以包括诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置和铁电随机存取存储器(FRAM)装置等的至少一种非易失性存储器装置以及/或者诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置和移动DRAM装置等的至少一个易失性存储器装置。储存装置1030可以包括固态驱动器(SSD)装置、硬盘驱动器(HDD)装置和CD-ROM装置等。I/O装置1040可以包括诸如键盘、小键盘、鼠标装置、触摸板和触摸屏等的输入装置以及诸如打印机和扬声器等的输出装置。在一些实施例中，I/O装置1040可以包括显示装置1060。电源1050可以为电子装置1000的操作提供电力。显示装置1060可以通过总线或其它通信链路连接到其它部件。

显示装置1060可以显示与电子装置1000的视觉信息对应的图像。在这种情况下，显示装置1060可以是有机发光显示装置或量子点发光显示装置，但是不限于此。传统的显示装置包括传输用于初始化驱动晶体管T1的栅端子的第一初始化电压的第一初始化线和传输用于重置发光元件ED的第一端子(即，阳极)的第二初始化电压的第二初始化线。另一方面，本发明构思可以允许一条初始化线执行以上两个作用，由此增大屏幕分辨率。例如，为了初始化驱动晶体管T1的栅端子和重置发光元件ED的第一端子，第一初始化线和第二初始化线的初始化电压可以彼此不同。相应地，在传统的显示装置中，第一初始化线和第二初始化线被分离，但是在根据本发明构思的一些实施例的显示装置1060中，为了通过一条初始化线执行以上两个作用，像素电路111可以包括第一电容器C1或第二电容器C2。相应地，施加到驱动晶体管T1的栅端子的初始化电压VINT可以通过第一栅信号GW或发射控制信号EM而在第一电容器C1或第二电容器C2与发光元件ED之间改变。

像素电路111可以包括：第一晶体管T1，包括连接到第一节点N1的第一端子、连接到第二节点N2的栅端子和连接到第三节点N3的第二端子；第二晶体管T2，包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅信号GW的栅端子；第三晶体管T3，包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅信号GC的栅端子；第四晶体管T4，包括连接到第二节点N2的第一端子、接收初始化电压VINT的第二端子和接收初始化控制信号GI的栅端子；第五晶体管T5，包括接收第一电力电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅端子；第六晶体管T6，包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅端子；第七晶体管T7，包括连接到第四节点N4的第一端子、连接到第五节点N5的第二端子和接收偏置控制信号GB的栅端子；存储电容器CST，包括接收第一电力电压VDD的第一端子和连接到第二节点N2的第二端子；第一电容器C1，包括接收第一栅信号GW的第一端子和连接到第四节点N4的第二端子；以及发光元件ED，包括连接到第四节点N4的第一端子和接收低于第一电力电压VDD的第二电力电压VSS的第二端子(在一些实施例中，像素电路111可以进一步包括升压电容器CB，升压电容器CB可以包括连接到第二节点N2的第一端子和接收第一栅信号GW的第二端子)。

根据本公开的一些实施例的方面可以应用于任何显示装置和包括该显示装置的任何电子装置。例如，本发明构思可以应用于移动电话、智能电话、视频电话、智能平板电脑、智能手表、平板PC、车辆导航系统、电视机、计算机监视器、笔记本计算机、数码相机和头戴式显示器等。

前述是对本发明构思的说明并且不应被解释为对其的限制。虽然已经描述了本发明构思的一些实施例的方面，但是本领域技术人员将容易理解的是，许多修改在示例实施例中是可能的，而实质上不脱离本发明构思的新颖的教导和优点。

Claims (20)

1.一种像素电路，包括：

第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；

第二晶体管，包括连接到数据线的第一端子、连接到所述第一节点的第二端子和被配置为接收第一栅信号的栅端子；

第三晶体管，包括连接到所述第三节点的第一端子、连接到所述第二节点的第二端子和被配置为接收第二栅信号的栅端子；

第四晶体管，包括连接到所述第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；

第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到所述第一节点的第二端子和被配置为接收发射控制信号的栅端子；

第六晶体管，包括连接到所述第三节点的第一端子、连接到第四节点的第二端子和被配置为接收所述发射控制信号的栅端子；

第七晶体管，包括连接到所述第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；

存储电容器，包括被配置为接收所述第一电力电压的第一端子和连接到所述第二节点的第二端子；

第一电容器，包括被配置为接收所述第一栅信号的第一端子和连接到所述第四节点的第二端子；以及

发光元件，包括连接到所述第四节点的第一端子和被配置为接收低于所述第一电力电压的第二电力电压的第二端子。

2.根据权利要求1所述的像素电路，其中，所述第一栅信号通过所述第一电容器对所述第四节点的电压进行升压。

3.根据权利要求2所述的像素电路，其中，由于所述第一栅信号而引起的升压电压通过所述第一电容器和所述发光元件的寄生电容器的串联连接来确定，并且

其中，所述第四节点的所述电压是所述初始化电压和所述升压电压的总和。

4.根据权利要求1所述的像素电路，其中，基于面板驱动帧的驱动时间是参考驱动时间，执行一个显示扫描操作，并且

其中，基于所述面板驱动帧的所述驱动时间不是所述参考驱动时间，执行一个显示扫描操作和至少一个自扫描操作。

5.根据权利要求4所述的像素电路，其中，基于所述显示扫描操作被执行，所述第一栅信号、所述第二栅信号、所述初始化控制信号、所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段。

6.根据权利要求5所述的像素电路，其中，在所述发射控制信号的截止电压时段内，所述初始化控制信号的所述至少一个导通电压时段、所述第一栅信号的所述至少一个导通电压时段、所述第二栅信号的所述至少一个导通电压时段和所述偏置控制信号的所述至少一个导通电压时段被定位。

7.根据权利要求4所述的像素电路，其中，基于所述自扫描操作被执行，所述偏置控制信号、所述第一栅信号和所述发射控制信号中的每个包括至少一个导通电压时段，并且所述第二栅信号和所述初始化控制信号中的每个不包括导通电压时段。

8.根据权利要求7所述的像素电路，其中，在所述发射控制信号的截止电压时段内，所述第一栅信号的所述至少一个导通电压时段和所述偏置控制信号的所述至少一个导通电压时段被定位。

9.根据权利要求1至8中的任何一项所述的像素电路，进一步包括：

升压电容器，包括连接到所述第二节点的第一端子和被配置为接收所述第一栅信号的第二端子。

10.一种像素电路，包括：

第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；

第二晶体管，包括连接到数据线的第一端子、连接到所述第一节点的第二端子和被配置为接收第一栅信号的栅端子；

第三晶体管，包括连接到所述第三节点的第一端子、连接到所述第二节点的第二端子和被配置为接收第二栅信号的栅端子；

第四晶体管，包括连接到所述第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收初始化控制信号的栅端子；

第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到所述第一节点的第二端子和被配置为接收发射控制信号的栅端子；

第六晶体管，包括连接到所述第三节点的第一端子、连接到第四节点的第二端子和被配置为接收所述发射控制信号的栅端子；

第七晶体管，包括连接到所述第四节点的第一端子、连接到第五节点的第二端子和被配置为接收偏置控制信号的栅端子；

存储电容器，包括被配置为接收所述第一电力电压的第一端子和连接到所述第二节点的第二端子；

第二电容器，包括被配置为接收所述发射控制信号的第一端子和连接到所述第四节点的第二端子；以及

发光元件，包括连接到所述第四节点的第一端子和被配置为接收低于所述第一电力电压的第二电力电压的第二端子。

11.根据权利要求10所述的像素电路，其中，所述发射控制信号通过所述第二电容器对所述第四节点的电压进行升压。

12.根据权利要求11所述的像素电路，其中，由于所述发射控制信号而引起的升压电压通过所述第二电容器和所述发光元件的寄生电容器的串联连接来确定，并且

其中，所述第四节点的所述电压是所述初始化电压和所述升压电压的总和。

13.根据权利要求10所述的像素电路，其中，基于面板驱动帧的驱动时间是参考驱动时间，执行一个显示扫描操作，并且

其中，基于所述面板驱动帧的所述驱动时间不是所述参考驱动时间，执行一个显示扫描操作和至少一个自扫描操作。

14.根据权利要求13所述的像素电路，其中，基于所述显示扫描操作被执行，所述第一栅信号、所述第二栅信号、所述初始化控制信号、所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段。

15.根据权利要求14所述的像素电路，其中，在所述发射控制信号的截止电压时段内，所述初始化控制信号的所述至少一个导通电压时段、所述第一栅信号的所述至少一个导通电压时段、所述第二栅信号的所述至少一个导通电压时段和所述偏置控制信号的所述至少一个导通电压时段被定位。

16.根据权利要求13所述的像素电路，其中，基于所述自扫描操作被执行，所述偏置控制信号、所述第一栅信号和所述发射控制信号中的每个包括至少一个导通电压时段，并且所述第二栅信号和所述初始化控制信号中的每个不包括导通电压时段。

17.根据权利要求10至16中的任何一项所述的像素电路，进一步包括：

升压电容器，包括连接到所述第二节点的第一端子和被配置为接收所述第一栅信号的第二端子。

18.一种显示装置，包括：

显示面板，包括像素电路；

扫描驱动器，被配置为将偏置控制信号、初始化控制信号、第一栅信号和第二栅信号施加到所述像素电路中的每个；

数据驱动器，被配置为将数据电压施加到所述像素电路；以及

时序控制器，被配置为控制所述扫描驱动器和所述数据驱动器，并且

其中，所述像素电路中的每个包括：

第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅端子和连接到第三节点的第二端子；

第二晶体管，包括连接到数据线的第一端子、连接到所述第一节点的第二端子和被配置为接收所述第一栅信号的栅端子；

第三晶体管，包括连接到所述第三节点的第一端子、连接到所述第二节点的第二端子和被配置为接收所述第二栅信号的栅端子；

第四晶体管，包括连接到所述第二节点的第一端子、被配置为接收初始化电压的第二端子和被配置为接收所述初始化控制信号的栅端子；

第五晶体管，包括被配置为接收第一电力电压的第一端子、连接到所述第一节点的第二端子和被配置为接收发射控制信号的栅端子；

第六晶体管，包括连接到所述第三节点的第一端子、连接到第四节点的第二端子和被配置为接收所述发射控制信号的栅端子；

第七晶体管，包括连接到所述第四节点的第一端子、连接到第五节点的第二端子和被配置为接收所述偏置控制信号的栅端子；

存储电容器，包括被配置为接收所述第一电力电压的第一端子和连接到所述第二节点的第二端子；

第一电容器，包括被配置为接收所述第一栅信号的第一端子和连接到所述第四节点的第二端子；以及

发光元件，包括连接到所述第四节点的第一端子和被配置为接收低于所述第一电力电压的第二电力电压的第二端子。

19.根据权利要求18所述的显示装置，其中，所述第一栅信号通过所述第一电容器对所述第四节点的电压进行升压。

20.根据权利要求19所述的显示装置，其中，由于所述第一栅信号而引起的升压电压通过所述第一电容器和所述发光元件的寄生电容器的串联连接来确定，并且

其中，所述第四节点的所述电压是所述初始化电压和所述升压电压的总和。