CN117422040B - 一种片上网络在芯片版图上的生成方法 - Google Patents

一种片上网络在芯片版图上的生成方法 Download PDF

Info

Publication number
CN117422040B
CN117422040B CN202311738125.XA CN202311738125A CN117422040B CN 117422040 B CN117422040 B CN 117422040B CN 202311738125 A CN202311738125 A CN 202311738125A CN 117422040 B CN117422040 B CN 117422040B
Authority
CN
China
Prior art keywords
chip
chip layout
niu
core
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311738125.XA
Other languages
English (en)
Other versions
CN117422040A (zh
Inventor
陆佳佳
张剑飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202311738125.XA priority Critical patent/CN117422040B/zh
Publication of CN117422040A publication Critical patent/CN117422040A/zh
Application granted granted Critical
Publication of CN117422040B publication Critical patent/CN117422040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及电数字数据处理技术领域，特别是涉及一种片上网络在芯片版图上的生成方法。该方法包括：获取芯片的配置文件，所述芯片包括若干个IP核和若干个转接点，所述若干个IP核和若干个转接点分布在所述芯片的不同结构块上；获取预设的位置文件，所述预设的位置文件中存储有所述芯片的每一结构块在预设尺寸的芯片版图中的坐标；获取用户输入的第一尺寸的芯片版图；根据所述芯片的配置文件和预设的位置文件在所述用户输入的第一尺寸的芯片版图上生成片上网络，所述片上网络包括IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线。本发明解决了由人工在芯片版图上手动画IP核之间数据的传输路径的方式存在的费时费力问题。

Description

一种片上网络在芯片版图上的生成方法
技术领域
本发明涉及电数字数据处理技术领域，特别是涉及一种片上网络在芯片版图上的生成方法。
背景技术
IP核（Intellectual Property）是指芯片中具有独立功能的电路模块设计，每个芯片上IP核的数量通常较多，为了便于后端相关人员知晓芯片上IP核之间数据的传输过程，需要在芯片版图上画出IP核之间数据的传输路径，这些IP核之间数据的传输路径构成了片上网络（Network on chip，缩写为Noc）；通常情况下，为了避免直接将IP核之间连接导致的芯片版图上传输路径交错的问题，还会在芯片版图上设置一些转接点（switch），以使一个IP核通过转接点与另一IP核连接，例如，第一IP核与第二IP核之间数据传输的路径为：第一IP核与第一转接点连接，第一转接点与第二转接点连接，第二转接点与第二IP核连接。
现有技术中通常由人工在芯片版图上手动画IP核之间数据的传输路径，由于芯片上IP核的数量较多，上述由人工在芯片版图上手动画IP核之间数据的传输路径的方式存在费时费力和容易出错的问题。
发明内容
本发明目的在于，提供一种片上网络在芯片版图上的生成方法，以解决上述由人工在芯片版图上手动画IP核之间数据的传输路径的方式存在的费时费力和容易出错的问题。
根据本发明，提供了一种片上网络在芯片版图上的生成方法，所述方法包括以下步骤：
S100，获取芯片的配置文件，所述芯片包括若干个IP核和若干个转接点，所述若干个IP核和若干个转接点分布在所述芯片的不同结构块上，所述配置文件包括每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息，每一IP核的位置信息包括对应IP核所在的结构块信息，每一转接点的位置信息包括对应转接点所在的结构块信息。
S200，获取预设的位置文件，所述预设的位置文件中存储有所述芯片的每一结构块在预设尺寸的芯片版图中的坐标。
S300，获取用户输入的第一尺寸的芯片版图，所述第一尺寸等于或不等于所述预设尺寸。
S400，根据所述芯片的配置文件和预设的位置文件在所述用户输入的第一尺寸的芯片版图上生成片上网络，所述片上网络包括IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线。
本发明与现有技术相比至少具有以下有益效果：
本发明获取了芯片的配置文件，该配置文件包括芯片的每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息，其中位置信息包括对应IP核或转接点所在的结构块的信息；本发明还获取了预设的位置文件，根据该预设的位置文件可以知晓芯片的每一结构块在预设尺寸的芯片版图中的坐标；根据所述芯片的配置文件和预设的位置文件，本发明可以知晓芯片上每一IP核和每一转接点所在的结构块在预设尺寸的芯片版图中的坐标，在此基础上，本发明可以根据第一尺寸和预设尺寸之间的大小关系判断出每一IP核和每一转接点所在的结构块在第一尺寸的芯片版图中的坐标，可以自动实现在第一尺寸的芯片版图中生成每一IP核对应的接口和每一转接点，进一步的，基于生成每一IP核对应的接口、每一转接点、配置文件包括的IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息就可以在第一尺寸的芯片版图上自动生成IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线。本发明可以自动在用户输入的任意大小的芯片版图上生成IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线，无需人工在芯片版图上画IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线，解决了现有技术中由人工在芯片版图上手动画IP核之间数据的传输路径的方式存在的费时费力和容易出错的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的片上网络在芯片版图上的生成方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例提供了一种片上网络在芯片版图上的生成方法，如图1所示，所述方法包括以下步骤：
S100，获取芯片的配置文件，所述芯片包括若干个IP核和若干个转接点，所述若干个IP核和若干个转接点分布在所述芯片的不同结构块上，所述配置文件包括每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息，每一IP核的位置信息包括对应IP核所在的结构块信息，每一转接点的位置信息包括对应转接点所在的结构块信息。
本实施例中，芯片被划分为若干个结构块（tile），一个结构块上可以分布若干IP核或转接点。本实施例中，每个结构块上分布的IP核的数量大于等于0，一般不超过3。
本实施例中，配置文件为json（JavaScript Object Notation,JS对象简谱）文件。在json文件中可以配置芯片的每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息。
本实施例中，每一IP核的位置信息包括对应IP核所在的结构块信息，每一转接点的位置信息包括对应转接点所在的结构块信息，作为一个具体实施方式，对应IP核所在的结构块信息为对应IP核所在的结构块的名称，对应转接点所在的结构块信息为对应转接点所在的结构块的名称。
S200，获取预设的位置文件，所述预设的位置文件中存储有所述芯片的每一结构块在预设尺寸的芯片版图中的坐标。
本实施例中，预设的位置文件中存储有芯片的所有结构块的名称和对应的结构块在预设尺寸的芯片版图中的坐标，根据结构块的名称可以在预设的位置文件中检索到与结构块的名称对应的结构块在预设尺寸的芯片版图中的坐标。作为一个具体实施方式，结构块的坐标包括结构块的各角点的坐标，根据某结构块的各角点的坐标可以确定该结构块的形状，即确定该结构块在预设尺寸的芯片版图上对应的区域，可选的，该区域为连接各角点围成的封闭区域。
作为一个具体实施方式，预设尺寸包括预设的芯片版图的x轴方向尺寸和y轴方向尺寸，预设的芯片版图的x轴方向尺寸即预设的芯片版图沿x轴方向包括的像素点的数量，预设的芯片版图的y轴方向尺寸即预设的芯片版图沿y轴方向包括的像素点的数量。
本实施例中，预设的芯片版图的左下角为坐标原点，沿水平方向向右的方向为x轴正方向，沿与x轴方向垂直且向上的方向为y轴正方向。
S300，获取用户输入的第一尺寸的芯片版图，所述第一尺寸等于或不等于所述预设尺寸。
本实施例中，第一尺寸包括用户输入的芯片版图的x轴方向尺寸和y轴方向尺寸，用户输入的芯片版图的x轴方向尺寸即用户输入的芯片版图沿x轴方向包括的像素点的数量，用户输入的芯片版图的y轴方向尺寸即用户输入的芯片版图沿y轴方向包括的像素点的数量。
本实施例中，用户输入的芯片版图的左下角为坐标原点，沿水平方向向右的方向为x轴正方向，沿与x轴方向垂直且向上的方向为y轴正方向。
S400，根据所述芯片的配置文件和预设的位置文件在所述用户输入的第一尺寸的芯片版图上生成片上网络，所述片上网络包括IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线。
具体的，S400包括：
S410，根据所述第一尺寸和所述预设尺寸获取缩放比例。
具体的，所述缩放比例包括x轴方向的缩放比例scax和y轴方向的缩放比例scay。
具体的，scax=qx,1/qx,2，scay=qy,1/qy,2，qx,1和qy,1分别为所述预设尺寸的芯片版图的x轴方向尺寸和y轴方向尺寸；qx,2和qy,2分别为所述第一尺寸的芯片版图的x轴方向尺寸和y轴方向尺寸。
S420，根据所述缩放比例和每一IP核的位置信息在所述用户输入的第一尺寸的芯片版图上生成每一IP核对应的接口。
具体的，S420包括：
S421，获取第i个IP核的位置信息，所述第i个IP核的位置信息包括所述第i个IP核所在的结构块tilei的信息，i的取值范围为1到N，N为芯片包括的IP核的数量。
S422，根据tilei的信息在预设的位置文件中进行检索，获取tilei在预设尺寸的芯片版图中的坐标。
本实施例中，tilei的信息为tilei的名称，预设的位置文件中存储有芯片的所有结构块的名称和对应的结构块在预设尺寸的芯片版图中的坐标，根据tilei的名称可以在预设的位置文件中检索到与tilei的名称对应的结构块在预设尺寸的芯片版图中的坐标。
作为一个具体实施方式，tilei在预设尺寸的芯片版图中的坐标包括tilei的E个角点在预设尺寸的芯片版图中的坐标，E为tilei包括的角点的数量。
S423，分别使用scax和scay对tilei在预设尺寸的芯片版图中的坐标进行x轴方向和y轴方向的缩放，得到经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中的坐标。
具体的，获取pixi,e经x轴方向和y轴方向缩放后的x轴坐标x’coi,e和y轴坐标y’coi,e，x’coi,e=xcoi,e/scax，y’coi,e=ycoi,e/scay，pixi,e为tilei包括的第e个角点，xcoi,e和ycoi,e分别为pixi,e在预设尺寸的芯片版图中的x轴坐标和y轴坐标，e的取值范围为1到E。
S424，在所述用户输入的第一尺寸的芯片版图上的第i目标区域中生成所述第i个IP核对应的接口，所述第i目标区域为所述经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中的坐标对应的区域。
本实施例中，已知经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中的坐标（包括经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图包括的各角点的坐标）之后，即可以获得经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中对应的区域，可选的，该区域为连接各角点围成的封闭区域。
本实施例中，不对第i个IP核对应的接口在第i目标区域中生成的位置做限制，只需要保证第i个IP核对应的接口在第i目标区域中生成即可。本实施例无需精确到各IP核和转接点在芯片上的具体坐标，只需要确定各IP核和转接点所在的结构块即可，由此，最终得到的片上网络也是精确到结构块级别的片上网络，可以在满足展示IP核之间数据的传输路径的前提下减少精确到IP核级别带来的计算量大等问题。
作为一个具体实施方式，在所述用户输入的第一尺寸的芯片版图上的第i目标区域中生成的第i个IP核为一个圆形图标，且在该圆形图标的周围标注有第i个IP核的名称。
S430，根据所述缩放比例和每一转接点的位置信息在所述用户输入的第一尺寸的芯片版图上生成每一转接点。
本实施例中，在所述用户输入的第一尺寸的芯片版图上生成每一转接点的过程与S421-S424类似，包括以下步骤：获取第g个转接点的位置信息，所述第g个转接点的位置信息包括所述第g个转接点所在的结构块tile’g的信息，g的取值范围为1到G，G为芯片包括的转接点的数量；根据tile’g的信息在预设的位置文件中进行检索，获取tile’g在预设尺寸的芯片版图中的坐标；分别使用scax和scay对tile’g在预设尺寸的芯片版图中的坐标进行x轴方向和y轴方向的缩放，得到经x轴方向和y轴方向缩放后的tile’g在预设尺寸的芯片版图中的坐标；在所述用户输入的第一尺寸的芯片版图上的第g指定区域中生成所述第g个转接点，所述第g指定区域为所述经x轴方向和y轴方向缩放后的tile’g在预设尺寸的芯片版图中的坐标对应的区域。
作为一个具体实施方式，在所述用户输入的第一尺寸的芯片版图上的第g指定区域中生成的第g个转接点为一个三角形图标，且在该三角形图标的周围标注有第g个转接点的名称。由此，后端相关人员可以快速区分IP核和转接点。
S440，根据所述IP核和转接点之间的连接关系信息在所述用户输入的第一尺寸的芯片版图上生成所述IP核对应的接口和转接点之间的连线。
本实施例中，使用第一颜色的连线将IP核和转接点连接。
本实施例中，用于连接IP核和转接点的连线为直线。
S450，根据所述转接点和转接点之间的连接关系信息在所述用户输入的第一尺寸的芯片版图上生成所述转接点和转接点之间的连线。
本实施例中，使用第二颜色的连线将转接点和转接点连接，所述第二颜色不同于所述第一颜色。由此，后端相关人员可以快速区分连线是转接点与转接点之间的连线还是转接点与IP核之间的连线。
本实施例中，用于连接IP核和转接点的连线为直线。
本实施例获取了芯片的配置文件，该配置文件包括芯片的每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息，其中位置信息包括对应IP核或转接点所在的结构块的信息；本实施例还获取了预设的位置文件，根据该预设的位置文件可以知晓芯片的每一结构块在预设尺寸的芯片版图中的坐标；根据所述芯片的配置文件和预设的位置文件，本实施例可以知晓芯片上每一IP核和每一转接点所在的结构块在预设尺寸的芯片版图中的坐标，在此基础上，本实施例可以根据第一尺寸和预设尺寸之间的大小关系判断出每一IP核和每一转接点所在的结构块在第一尺寸的芯片版图中的坐标，可以自动实现在第一尺寸的芯片版图中生成每一IP核对应的接口和每一转接点，进一步的，基于生成每一IP核对应的接口、每一转接点、配置文件包括的IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息就可以在第一尺寸的芯片版图上自动生成IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线。本实施例可以自动在用户输入的任意大小的芯片版图上生成IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线，无需人工在芯片版图上画IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线，解决了现有技术中由人工在芯片版图上手动画IP核之间数据的传输路径的方式存在费时费力和容易出错的问题。
本实施例的片上网络在芯片版图上的生成方法还包括每一转接点的位置信息的获取过程，该过程包括：
S10，获取在所述用户输入的第一尺寸的芯片版图上生成的所有IP核对应的接口Niu；Niu={niu1,niu2,…,niui,…,niuN}，niui为在所述用户输入的第一尺寸的芯片版图上生成的第i个IP核对应的接口，i的取值范围为1到N，N为芯片包括的IP核的数量。
S20，从Niu中随机选取k个接口作为质心，k为拟在所述用户输入的第一尺寸的芯片版图上设置的转接点的数量，k=ceil(N/m)，m为预设的单个转接点最大连接数量，ceil( )为向上取整。
本实施例中，m为经验值，可选的，m=7或8。
本实施例采用改进的k-means聚类方法来对Niu进行聚类，具体的，将每一niui看作一个对象，以x轴和y轴构建2维空间，那么每一niui就是空间中的一个点，任意两点之间的曼哈顿距离为该两点之间的x方向的距离与y方向的距离之和。
本实施例中，k=ceil(N/m)，可以保证最终聚类得到的每个集合中接口的数量小于等于m。
S30，对于Niu中每一接口niui，根据niui与每一质心的曼哈顿距离将niui划分到一个质心所属的集合。
具体的，S30包括：
S31，初始化第一变量b为1。
S32，判断niui是否满足第b条件的第一子条件，若是，则将niui追加至k个质心中距离niui第b近的质心ceni,b所属的集合；若否，则进入S33；所述第b条件的第一子条件为：ceni,b所属的集合中接口的数量小于m。
S33，判断niui是否满足第b条件的第二子条件，若是，则将niui追加至ceni,b所属的集合，并将ceni,b所属的集合中与ceni,b的曼哈顿距离最远的接口剔除后作为未划分的接口再次进行划分；若否，则进入S34；所述第b条件的第二子条件为：ceni,b所属的集合中接口的数量等于m，且ceni,b所属的集合中m个接口与ceni,b的最大曼哈顿距离大于niui与ceni,b的曼哈顿距离。
S34，设置b=b+1，重复S32-S33，直至niui满足第b条件的第一子条件或第二子条件。
基于上述S31-S34，将Niu中每一接口划分之后的每一集合中接口的数量小于等于m，且每一niui都被划分到了与其曼哈顿距离相对较近的集合，避免了某集合中接口数量较多和集合中接口的质心与接口之间的曼哈顿距离较远的情况。
S40，将Niu中每一接口划分之后，重新获取k个集合的质心。
S50，重复步骤S30-S40，直至获取的质心不再发生变化或者重复的次数达到设定次数。
S60，将k个集合中每一集合的质心的坐标确定为一个转接点在所述用户输入的第一尺寸的芯片版图上的坐标。
本实施例中，一个集合的质心的坐标为该集合中所有接口对应的坐标的平均坐标。
基于上述S10-S60，可以得到k个集合，得到的每个集合中接口的数量小于等于m，且每个集合中接口距离所在集合对应的质心的曼哈顿距离相对较近，本实施例将每个集合对应的质心的坐标作为一个转接点的坐标可以使确定的转接点距离对应集合中的接口的曼哈顿距离较近，有利于缩小接口之间的传输路径的距离，满足数据传输对时序的要求。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明的范围由所附权利要求来限定。

Claims (6)

1.一种片上网络在芯片版图上的生成方法，其特征在于，所述方法包括以下步骤：
S100，获取芯片的配置文件，所述芯片包括若干个IP核和若干个转接点，所述若干个IP核和若干个转接点分布在所述芯片的不同结构块上，所述配置文件包括每一IP核的位置信息、每一转接点的位置信息、IP核和转接点之间的连接关系信息以及转接点和转接点之间的连接关系信息，每一IP核的位置信息包括对应IP核所在的结构块信息，每一转接点的位置信息包括对应转接点所在的结构块信息；
S200，获取预设的位置文件，所述预设的位置文件中存储有所述芯片的每一结构块在预设尺寸的芯片版图中的坐标；
S300，获取用户输入的第一尺寸的芯片版图，所述第一尺寸等于或不等于所述预设尺寸；
S400，根据所述芯片的配置文件和预设的位置文件在所述用户输入的第一尺寸的芯片版图上生成片上网络，所述片上网络包括IP核对应的接口和转接点之间的连线以及转接点和转接点之间的连线；
S400包括：
S410，根据所述第一尺寸和所述预设尺寸获取缩放比例；
S420，根据所述缩放比例和每一IP核的位置信息在所述用户输入的第一尺寸的芯片版图上生成每一IP核对应的接口；
S430，根据所述缩放比例和每一转接点的位置信息在所述用户输入的第一尺寸的芯片版图上生成每一转接点；
S440，根据所述IP核和转接点之间的连接关系信息在所述用户输入的第一尺寸的芯片版图上生成所述IP核对应的接口和转接点之间的连线；
S450，根据所述转接点和转接点之间的连接关系信息在所述用户输入的第一尺寸的芯片版图上生成所述转接点和转接点之间的连线。
2.根据权利要求1所述的片上网络在芯片版图上的生成方法，其特征在于，所述缩放比例包括x轴方向的缩放比例scax和y轴方向的缩放比例scay，S420包括：
S421，获取第i个IP核的位置信息，所述第i个IP核的位置信息包括所述第i个IP核所在的结构块tilei的信息，i的取值范围为1到N，N为芯片包括的IP核的数量；
S422，根据tilei的信息在预设的位置文件中进行检索，获取tilei在预设尺寸的芯片版图中的坐标；
S423，分别使用scax和scay对tilei在预设尺寸的芯片版图中的坐标进行x轴方向和y轴方向的缩放，得到经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中的坐标；
S424，在所述用户输入的第一尺寸的芯片版图上的第i目标区域中生成所述第i个IP核对应的接口，所述第i目标区域为所述经x轴方向和y轴方向缩放后的tilei在预设尺寸的芯片版图中的坐标对应的区域。
3.根据权利要求2所述的片上网络在芯片版图上的生成方法，其特征在于，tilei在预设尺寸的芯片版图中的坐标包括tilei的E个角点在预设尺寸的芯片版图中的坐标，E为tilei包括的角点的数量。
4.根据权利要求3所述的片上网络在芯片版图上的生成方法，其特征在于，S423包括：获取pixi,e经x轴方向和y轴方向缩放后的x轴坐标x’coi,e和y轴坐标y’coi,e，x’coi,e=xcoi,e/scax，y’coi,e=ycoi,e/scay，scax=qx,1/qx,2，scay=qy,1/qy,2，pixi,e为tilei包括的第e个角点，xcoi,e和ycoi,e分别为pixi,e在预设尺寸的芯片版图中的x轴坐标和y轴坐标，e的取值范围为1到E，qx,1和qy,1分别为所述预设尺寸的芯片版图的x轴方向尺寸和y轴方向尺寸；qx,2和qy,2分别为所述第一尺寸的芯片版图的x轴方向尺寸和y轴方向尺寸。
5.根据权利要求1所述的片上网络在芯片版图上的生成方法，其特征在于，每一转接点的位置信息的获取过程包括：
S10，获取在所述用户输入的第一尺寸的芯片版图上生成的所有IP核对应的接口Niu；Niu={niu1,niu2,…,niui,…,niuN}，niui为在所述用户输入的第一尺寸的芯片版图上生成的第i个IP核对应的接口，i的取值范围为1到N，N为芯片包括的IP核的数量；
S20，从Niu中随机选取k个接口作为质心，k为拟在所述用户输入的第一尺寸的芯片版图上设置的转接点的数量，k=ceil(N/m)，m为预设的单个转接点最大连接数量，ceil( )为向上取整；
S30，对于Niu中每一接口niui，根据niui与每一质心的曼哈顿距离将niui划分到一个质心所属的集合；
S40，将Niu中每一接口划分之后，重新获取k个集合的质心；
S50，重复步骤S30-S40，直至获取的质心不再发生变化或者重复的次数达到设定次数；
S60，将k个集合中每一集合的质心的坐标确定为一个转接点在所述用户输入的第一尺寸的芯片版图上的坐标。
6.根据权利要求5所述的片上网络在芯片版图上的生成方法，其特征在于，S30包括：
S31，初始化第一变量b为1；
S32，判断niui是否满足第b条件的第一子条件，若是，则将niui追加至k个质心中距离niui第b近的质心ceni,b所属的集合；若否，则进入S33；所述第b条件的第一子条件为：ceni,b所属的集合中接口的数量小于m；
S33，判断niui是否满足第b条件的第二子条件，若是，则将niui追加至ceni,b所属的集合，并将ceni,b所属的集合中与ceni,b的曼哈顿距离最远的接口剔除后作为未划分的接口再次进行划分；若否，则进入S34；所述第b条件的第二子条件为：ceni,b所属的集合中接口的数量等于m，且ceni,b所属的集合中m个接口与ceni,b的最大曼哈顿距离大于niui与ceni,b的曼哈顿距离；
S34，设置b=b+1，重复S32-S33，直至niui满足第b条件的第一子条件或第二子条件。
CN202311738125.XA 2023-12-18 2023-12-18 一种片上网络在芯片版图上的生成方法 Active CN117422040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311738125.XA CN117422040B (zh) 2023-12-18 2023-12-18 一种片上网络在芯片版图上的生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311738125.XA CN117422040B (zh) 2023-12-18 2023-12-18 一种片上网络在芯片版图上的生成方法

Publications (2)

Publication Number Publication Date
CN117422040A CN117422040A (zh) 2024-01-19
CN117422040B true CN117422040B (zh) 2024-02-27

Family

ID=89528823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311738125.XA Active CN117422040B (zh) 2023-12-18 2023-12-18 一种片上网络在芯片版图上的生成方法

Country Status (1)

Country Link
CN (1) CN117422040B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202005A (zh) * 2011-07-12 2011-09-28 西安电子科技大学 可重配置的光片上网络及配置方法
CN102831268A (zh) * 2012-08-16 2012-12-19 复旦大学 支持用户定制的可编程逻辑器件版图快速生成方法
KR20130071331A (ko) * 2011-12-20 2013-06-28 한국전자통신연구원 필드 프로그래머블 게이트 어레이 배선 구조 설계를 위한 타일 배선 구조 자동 합성 방법
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法
CN111104775A (zh) * 2019-11-22 2020-05-05 核芯互联科技(青岛)有限公司 一种片上网络拓扑结构及其实现方法
CN114065694A (zh) * 2020-08-03 2022-02-18 上海复旦微电子集团股份有限公司 一种fpga布线资源图压缩方法和全局布线模块
CN117131834A (zh) * 2022-05-19 2023-11-28 沐曦集成电路(上海)有限公司 芯片设计重组方法、电子设备和介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407660B2 (en) * 2007-09-12 2013-03-26 Neal Solomon Interconnect architecture in three dimensional network on a chip
US8341582B2 (en) * 2009-01-30 2012-12-25 Active-Semi, Inc. Programmable analog tile configuration tool
US11165717B2 (en) * 2015-10-26 2021-11-02 Western Digital Technologies, Inc. Fabric interconnection for memory banks based on network-on-chip methodology
US11853669B2 (en) * 2021-11-22 2023-12-26 Achronix Semiconductor Corporation Relocatable FPGA modules

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202005A (zh) * 2011-07-12 2011-09-28 西安电子科技大学 可重配置的光片上网络及配置方法
KR20130071331A (ko) * 2011-12-20 2013-06-28 한국전자통신연구원 필드 프로그래머블 게이트 어레이 배선 구조 설계를 위한 타일 배선 구조 자동 합성 방법
CN102831268A (zh) * 2012-08-16 2012-12-19 复旦大学 支持用户定制的可编程逻辑器件版图快速生成方法
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法
CN111104775A (zh) * 2019-11-22 2020-05-05 核芯互联科技(青岛)有限公司 一种片上网络拓扑结构及其实现方法
CN114065694A (zh) * 2020-08-03 2022-02-18 上海复旦微电子集团股份有限公司 一种fpga布线资源图压缩方法和全局布线模块
CN117131834A (zh) * 2022-05-19 2023-11-28 沐曦集成电路(上海)有限公司 芯片设计重组方法、电子设备和介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SoCCom: Automated Synthesis of System-on-Chip Architectures;Atul Prasad Deb Nath et al;IEEE Transactions on Very Large Scale Integration (VLSI) Systems;20220216;第449-462页 *
基于遗传算法的片上系统IP核映射方法;赖国明;;计算机应用与软件;20111215;28(12);第64-67页 *

Also Published As

Publication number Publication date
CN117422040A (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
JP6534436B2 (ja) 電子設計自動化ツールのグラフィカルユーザインターフェイスにおけるピン位置の更新
CN108267154B (zh) 一种地图显示方法及装置
TWI661210B (zh) 座標系統制定方法、裝置及資料結構產品
CN112100795A (zh) 一种计算机辅助设计图纸的对比方法及装置
JP7379684B2 (ja) 画像生成方法及び装置並びにコンピュータプログラム
CN105574914A (zh) 3d动态场景的制作装置及其制作方法
CN108664860A (zh) 房间平面图的识别方法及装置
US20020145603A1 (en) Image space display method and apparatus
CN117422040B (zh) 一种片上网络在芯片版图上的生成方法
CN104915053A (zh) 一种界面控件的位置确定方法和装置
JP2008084210A (ja) 高さ制限算出装置、高さ制限算出方法、高さ制限算出プログラムおよび３次元構造物の製造方法
EP3640888A1 (en) Image analysis device
CN115952252B (zh) 基于动态渲染的语义瓦片数据处理方法、装置和电子设备
JP2008129725A (ja) 半導体レイアウト設計装置
CN113763514B (zh) 笔顺动画的生成方法、装置、系统及电子设备
CN1099643C (zh) 字型产生法
CN108920819A (zh) 三维设计平台电缆沟/槽的创建方法
CN110795491B (zh) 一种结构参数信息可视化方法
CN112347727A (zh) 一种支持圆弧边的填充型覆铜方法、系统、设备及存储介质
US20230196674A1 (en) Method and apparatus for processing three dimentional graphic data, device, storage medium and product
CN108062793A (zh) 基于高程的物体顶部处理方法、装置、设备和存储介质
JP7422222B2 (ja) 物体に対する衝突検出方法、装置、電子デバイス、記憶媒体およびコンピュータプログラム
CN116244338A (zh) 几何对象筛选方法、装置、设备及存储介质
CN109978944B (zh) 坐标系统制定方法、装置及数据结构产品
CN116363313A (zh) 一种点云数据处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant