CN117409704A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN117409704A
CN117409704A CN202311507736.3A CN202311507736A CN117409704A CN 117409704 A CN117409704 A CN 117409704A CN 202311507736 A CN202311507736 A CN 202311507736A CN 117409704 A CN117409704 A CN 117409704A
Authority
CN
China
Prior art keywords
signal line
electrically connected
precharge
circuit
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311507736.3A
Other languages
English (en)
Inventor
郭万龙
姚绮君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202311507736.3A priority Critical patent/CN117409704A/zh
Publication of CN117409704A publication Critical patent/CN117409704A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本申请实施例提供了一种显示面板和显示装置，显示面板包括预充电电路、数据信号线和像素电路，预充电电路通过数据信号线与像素电路电连接；在像素电路写入数据信号之前，预充电电路向数据信号线提供预充电电压信号，通过预充电电压信号对数据信号线进行充电。本申请实施例能够改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，提升显示面板的显示效果。

Description

显示面板和显示装置
技术领域
本申请属于显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着科技的飞速发展，显示面板在人们生产和生活中的应用越来越广泛。但是目前显示面板的显示效果有待提升。
发明内容
本申请实施例提供了一种显示面板和显示装置，有利于提升显示面板的显示效果。
第一方面，本申请实施例提供了一种显示面板，显示面板包括预充电电路、数据信号线和像素电路，所述预充电电路通过所述数据信号线与所述像素电路电连接；在所述像素电路写入数据信号之前，所述预充电电路向所述数据信号线提供预充电电压信号，通过所述预充电电压信号对所述数据信号线进行充电。
第二方面，本申请实施例提供了一种显示装置，显示装置包括如第一方面提供的显示面板。
本申请实施例的显示面板和显示装置，显示面板包括预充电电路、数据信号线和像素电路，预充电电路通过数据信号线与像素电路电连接；在像素电路写入数据信号之前，预充电电路向数据信号线提供预充电电压信号，通过预充电电压信号对数据信号线进行充电。通过预充电电路对数据信号线进行预充电，有利于补偿或者减小数据信号线上的负载对像素电路写入数据信号(即充电)的影响。由于数据信号线已提前进入预充电电位，所以在数据信号线为像素电路充电时，数据信号线的电位可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率。在缩短像素电路进入充电状态的时间或者充电初始时的充电效率提升时，能够提高像素电路在充电过程中的整体充电效率，加快充电过程，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，提升显示面板的显示效果。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示面板的一种局部电路示意图；
图2为本申请实施例提供的显示面板的一种电路示意图；
图3为预充电电路为数据信号线进行预充电的一种时序示意图；
图4为本申请实施例提供的显示面板中的像素电路的一种电路示意图；
图5为本申请实施例提供的显示面板中的像素电路的一种电路示意图；
图6为本申请实施例提供的显示面板的另一种电路示意图；
图7为本申请实施例提供的显示面板中的预充电电路的一种电路示意图；
图8为本申请实施例提供的显示面板中的预充电电路的另一种电路示意图；
图9为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图；
图10为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图；
图11为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图；
图12为本申请实施例提供的显示面板中的预充电电路的一种驱动时序示意图；
图13为本申请实施例提供的显示面板的又一种电路示意图；
图14为本申请实施例提供的显示面板的又一种电路示意图；
图15为本申请实施例提供的显示面板的又一种电路示意图；
图16为本申请实施例提供的显示面板的又一种电路示意图；
图17为本申请实施例提供的显示面板的又一种电路示意图；
图18为本申请实施例提供的显示面板的又一种电路示意图；
图19为本申请实施例提供的显示面板的又一种电路示意图；
图20为本申请实施例提供的显示面板所应用的显示装置的一种电路连接示意图；
图21为本申请实施例提供的显示面板中的像素电路的一种电路示意图；
图22为本申请实施例提供的显示面板中的像素电路的另一种电路示意图；
图23为本申请实施例提供的显示面板中的像素电路的又一种电路示意图；
图24为本申请实施例提供的显示面板中的像素电路的又一种电路示意图；
图25为本申请实施例提供的显示面板中的像素电路的一种驱动时序示意图；
图26为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图；
图27为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图；
图28为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图；
图29为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图；
图30为本申请实施例提供的显示面板中的像素电路的另一种驱动时序示意图；
图31为本申请实施例提供的像素电路和预充电电路的一种电路连接示意图；
图32为本申请实施例提供的像素电路和电流源电路的一种驱动时序示意图；
图33为本申请实施例提供的显示装置的一种结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一极和第二极之间导通，P型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。
在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。
在本申请实施例中，第一节点和第一控制节点只是为了便于描述电路结构而定义的，第一节点和第一控制节点并不是一个实际的电路单元。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：
显示面板通常是由阵列排布的多个子像素组成，子像素可以包括像素电路和发光元件。在扫描信号和数据信号的驱动下，像素电路可以进行充电，并通过放电维持发光元件与电源信号线的电连接，从而实现发光元件的发光。
由于数据信号线本身具有阻抗和/或存在寄生电容，所以数据信号在经过数据信号线传输时需要较长的时间才能达到期望的目标电位(即较为理想的充电电位)，进而才能够达到较高的充电效率，导致像素电路的充电时间较长。尤其是在低亮度(如低灰阶)时，由于数据信号的电流较小，所以需要更长的时间才能达到期望的目标电位，像素电路的充电时间更长。
因此，在数据信号受到数据信号线本身的阻抗和/或寄生电容等因素的影响时，像素电路的实际充电效率将会偏低，从而导致相应的充电时间内像素电路存储的电荷过低，进而导致发光元件的发光时长不足，显示面板的实际显示亮度偏低，显示面板的显示效果较差。
鉴于发明人的上述研究发现，本申请实施例提供了一种显示面板和显示装置，能够解决相关技术中存在的显示面板的实际显示亮度偏低的技术问题。
本申请实施例的技术构思在于：显示面板包括预充电电路、数据信号线和像素电路，预充电电路通过数据信号线与像素电路电连接；在像素电路写入数据信号之前，预充电电路向数据信号线提供预充电电压信号，通过预充电电压信号对数据信号线进行充电。通过预充电电路对数据信号线进行预充电，有利于补偿或者减小数据信号线上的负载对像素电路写入数据信号(即充电)的影响。由于数据信号线已提前进入预充电电位，所以在数据信号线为像素电路充电时，数据信号线的电位可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率。在缩短像素电路进入充电状态的时间或者充电初始时的充电效率提升时，能够提高像素电路在充电过程中的整体充电效率，加快充电过程，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，提升显示面板的显示效果。
下面首先对本申请实施例所提供的显示面板进行介绍。
图1为本申请实施例提供的显示面板的一种局部电路示意图。如图1所示，本申请实施例提供的显示面板10可以包括预充电电路110、数据信号线data和像素电路120。预充电电路110可以通过数据信号线data与像素电路120电连接。为了便于示出，图1仅示出了1个预充电电路110、1条数据信号线data和1个像素电路120，但是可以理解的是，显示面板10可以包括多个预充电电路110、多条数据信号线data和多个像素电路120，本申请对此不作限定。
在像素电路120写入数据信号之前，预充电电路110可以向数据信号线data提供预充电电压信号V1，通过预充电电压信号V1对数据信号线data进行充电。
通过预充电电路110对数据信号线data进行预充电，例如可以使得数据信号线data提前进入预充电电位。在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率。在缩短像素电路进入充电状态的时间或者充电初始时的充电效率提升时，能够提高像素电路在充电过程中的整体充电效率，加快充电过程，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，提升显示面板的显示效果。
本申请的发明人进一步意识到，不同的像素电路120与预充电电路110之间的数据信号线data的长度可能不同，所以不同的像素电路120与预充电电路110之间的数据信号线data的负载也可能不同。因此，针对至少两个不同的像素电路120，预充电电路110在为数据信号线data进行预充电时，预充电电压信号V1的电压值可以不同，从而较为精准的补偿或者减小数据信号线上的负载差异对像素电路写入数据信号(即充电)的影响。
图2为本申请实施例提供的显示面板的一种电路示意图。如图2所示，根据本申请的一些实施例，可选地，预充电电路110可以通过数据信号线data与沿第一方向Y排布的至少两个像素电路120电连接。数据信号线data可以沿第一方向Y延伸。示例性地，第一方向Y可以包括显示面板10的列方向。至少两个像素电路120可以包括第一像素电路120a和第二像素电路120b。即，预充电电路110可以通过数据信号线data与第一像素电路120a和第二像素电路120b电连接。第一像素电路120a与第二像素电路120b可以沿第一方向Y排布。需要说明的是，图2中的第一像素电路120a和第二像素电路120b的位置仅是示意性的。沿第一方向Y，第一像素电路120a与第二像素电路120b可以为相邻的像素电路120，或者第一像素电路120a与第二像素电路120b之间也可以具有其他的像素电路120，本申请对此不作限定。
在第一像素电路120a写入第一数据信号之前，预充电电路110可以向数据信号线data提供第一电压值的预充电电压信号，通过第一电压值的预充电电压信号可以对数据信号线data进行充电，即预充电。
在第二像素电路120b写入第二数据信号之前，预充电电路110可以向数据信号线data提供第二电压值的预充电电压信号，通过第二电压值的预充电电压信号对数据信号线data进行充电，即预充电。为了便于区分，将向第一像素电路120a写入的数据信号称作第一数据信号，将向第二像素电路120b写入的数据信号称作第二数据信号。第一数据信号的电压值与第二数据信号的电压值可以相同，也可以不同。第一数据信号的电流值与第二数据信号的电流值可以相同，也可以不同。
其中，第一电压值与第二电压值可以不同。
如图2所示，显示面板10可以包括显示区AA和非显示区NA。非显示区NA可以包括第一非显示区NA1和第二非显示区NA2。沿第一方向Y，第一非显示区NA1、显示区AA和第二非显示区NA2可以依次排布。预充电电路110例如可以位于第一非显示区NA1。沿第一方向Y，数据信号线data在第一像素电路120a与预充电电路110之间的部分走线data_1的长度为第一长度L1，数据信号线data在第二像素电路120b与预充电电路110之间的部分走线data_2的长度为第二长度L2。第一长度L1可以不同于第二长度L2。例如，如图2所示，沿第一方向Y，当第一像素电路120a位于第二像素电路120b远离预充电电路110的一侧时，第一长度L1可以大于第二长度L2。
由于数据信号线data的部分走线data_1的长度与部分走线data_2的长度不同，所以数据信号线data的部分走线data_1的负载与部分走线data_2的负载不同。因此，针对沿第一方向Y排布的第一像素电路120a和第二像素电路120b，预充电电路110在为数据信号线data进行预充电时，预充电电压信号V1的电压值可以不同。这样，有利于补偿或者减小数据信号线data上的负载差异。例如可以使得第一像素电路120a与数据信号线data连接处J1的预充电电位和第二像素电路120b与数据信号线data连接处J2的预充电电位相同或相近。如此，在数据信号线data为第一像素电路120a充电和数据信号线data为第二像素电路120b充电时，数据信号线data的电位例如可以由相同或相近预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，而且有利于使得不同位置的像素电路的充电时长趋于一致，较好的提升显示面板的显示效果。
图3为预充电电路为数据信号线进行预充电的一种时序示意图。结合图2和图3所示，以第一像素电路120a位于第二像素电路120b远离预充电电路110的一侧为例，在第二阶段T2，数据信号线data将第一数据信号写入第一像素电路120a。在第二阶段T2之前的第一阶段T1，预充电电路110可以向数据信号线data提供第一电压值的预充电电压信号V1，通过第一电压值的预充电电压信号V1可以对数据信号线data进行充电。在第四阶段T4，数据信号线data将第二数据信号写入第二像素电路120b。在第四阶段T4之前的第三阶段T3，预充电电路110可以向数据信号线data提供第二电压值的预充电电压信号V1，通过第二电压值的预充电电压信号V1对数据信号线data进行充电。
需要说明的是，图3以第一电压值和第二电压值均大于0V为例进行示出，在其他实施例中，第一电压值和第二电压值也可以小于0V，具体可以根据实际情况灵活调整，本申请实施例对此不作限定。
图4为本申请实施例提供的显示面板中的像素电路的一种电路示意图。如图4所示，根据本申请的一些实施例，可选地，像素电路120(如图2所示的第一像素电路120a和第二像素电路120b)可以包括第一驱动模块101，第一驱动模块101可以用于驱动发光元件D发光。在一些示例中，像素电路120还可以包括数据写入模块102，数据写入模块102的控制端与第一扫描信号线S1电连接，数据写入模块102的第一端与数据信号线data电连接，数据写入模块102的第二端与第一节点N1电连接，数据写入模块102用于将数据信号线data的数据信号传输至第一节点N1。第一驱动模块101可以响应于第一节点N1的导通电平而导通，第一驱动模块101向发光元件D提供驱动电流，以驱动发光元件D发光。
结合图2和图4所示，在一些示例中，沿第一方向Y，第一像素电路120a与预充电电路110之间的距离d1可以大于第二像素电路120b与预充电电路110之间的距离d2。即，沿第一方向Y，第一像素电路120a位于第二像素电路120b远离预充电电路110的一侧。数据信号线data的部分走线data_1的负载大于部分走线data_2的负载。
第一驱动模块101可以包括P型晶体管。由于P型晶体管在低电平时导通，所以当第一驱动模块101为P型晶体管时，数据信号线data向第一驱动模块101写入的数据信号可以为负压，即数据信号的电压值小于0V。相应地，当第一驱动模块101为P型晶体管时，预充电电压信号的电压值也可以小于0V，即与数据信号的电压值接近。这样，在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，进而改善像素电路的充电不足问题。
因此，当第一驱动模块101为P型晶体管时，第一电压值和第二电压值均可以为负压，即小于0V。可选地，第一电压值可以小于第二电压值，第一电压值的绝对值可以大于第二电压值的绝对值。例如，第一电压值可以为-x1伏特，第二电压值可以为-x2伏特。-x1＜-x2，x1和x2均为正数。
如此，虽然数据信号线data的部分走线data_1的负载大于部分走线data_2的负载，数据信号线data的部分走线data_1的压降大于部分走线data_2的压降，但是由于第一电压值的绝对值大于第二电压值的绝对值，所以仍然可以使得第一像素电路120a与数据信号线data连接处J1的预充电电位和第二像素电路120b与数据信号线data连接处J2的预充电电位相同或相近。如此，在数据信号线data为第一像素电路120a充电和数据信号线data为第二像素电路120b充电时，数据信号线data的电位例如可以由相同或相近预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，而且有利于使得不同位置的像素电路的充电时长趋于一致，较好的提升显示面板的显示效果。
图5为本申请实施例提供的显示面板中的像素电路的一种电路示意图。如图5所示，与图4所示实施例不同的是，根据本申请的另一些实施例，可选地，第一驱动模块101可以包括N型晶体管。由于N型晶体管在高电平时导通，所以当第一驱动模块101为N型晶体管时，数据信号线data向第一驱动模块101写入的数据信号可以为正压，即数据信号的电压值大于0V。相应地，当第一驱动模块101为N型晶体管时，预充电电压信号的电压值也可以大于0V，即与数据信号的电压值接近。这样，在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，进而改善像素电路的充电不足问题。
因此，当第一驱动模块101为N型晶体管时，第一电压值和第二电压值均可以为正压，即大于0V。可选地，第一电压值可以大于第二电压值，即第一电压值的绝对值也大于第二电压值的绝对值。例如，第一电压值可以为x3伏特，第二电压值可以为x4伏特。x3＞x4，x3和x4均为正数。
如此，虽然数据信号线data的部分走线data_1的负载大于部分走线data_2的负载，数据信号线data的部分走线data_1的压降大于部分走线data_2的压降，但是由于第一电压值大于第二电压值，所以仍然可以使得第一像素电路120a与数据信号线data连接处J1的预充电电位和第二像素电路120b与数据信号线data连接处J2的预充电电位相同或相近。如此，在数据信号线data为第一像素电路120a充电和数据信号线data为第二像素电路120b充电时，数据信号线data的电位例如可以由相同或相近预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，而且有利于使得不同位置的像素电路的充电时长趋于一致，较好的提升显示面板的显示效果。
图6为本申请实施例提供的显示面板的另一种电路示意图。如图6所示，根据本申请的一些实施例，可选地，预充电电路110可以通过数据信号线data与沿第一方向Y排布的多个像素电路120电连接。例如，在一些示例中，预充电电路110可以通过数据信号线data与沿第一方向Y排布的一列像素电路120电连接。多个像素电路120可以分为沿第一方向Y依次排布的n个像素电路组PA，n为正整数。一个像素电路组PA可以包括至少一个像素电路120。为了便于说明，将第1个像素电路组PA用PA1表示，将第n个像素电路组PA用PAn表示。
沿第一方向Y，第1个像素电路组PA1与预充电电路110之间的最小距离zd1可以大于第n个像素电路组PAn与预充电电路110之间的最小距离zd2。最小距离zd1例如可以指的是沿第一方向Y，第1个像素电路组PA1中距离预充电电路110最近的像素电路120与预充电电路110之间的距离。类似的，最小距离zd2例如可以指的是沿第一方向Y，第n个像素电路组PAn中距离预充电电路110最近的像素电路120与预充电电路110之间的距离。即，沿第一方向Y，第1个像素电路组PA1可以位于第n个像素电路组PAn远离预充电电路110的一侧。第1个像素电路组PA1对应的数据信号线data的负载大于第n个像素电路组PAn对应的数据信号线data的负载。
结合图4和图6所示，在一些实施例中，第一驱动模块101可以包括P型晶体管。当第一驱动模块101为P型晶体管时，预充电电压信号的电压值可以小于0V，即与数据信号的电压值接近。这样，在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，进而改善像素电路的充电不足问题。
相应地，第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值可以递增，即第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值的绝对值可以递减。例如，在第1个像素电路组PA1中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为-y1伏特的预充电电压信号。在第2个像素电路组PA中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为-y2伏特的预充电电压信号。以此类推，在第n个像素电路组PAn中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为-yn伏特的预充电电压信号。-y1＜-y2＜-yn，y1、y2和yn均为正数。-y1的绝对值|-y1|大于-y2的绝对值|-y2|，-y2的绝对值|-y2|大于-yn的绝对值|-yn|。
如此，虽然第1个像素电路组PA1至第n个像素电路组PAn对应的数据信号线data的负载依次减小，但是由于第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值的绝对值也递减，所以仍然可以使得不同像素电路组PA1中的像素电路120与数据信号线data连接处的预充电电位相同或相近。如此，在数据信号线data为不同像素电路组PA1中的像素电路120充电时，数据信号线data的电位例如可以由相同或相近预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，而且有利于使得不同位置的像素电路的充电时长趋于一致，较好的提升显示面板的显示效果。
结合图5和图6所示，在一些实施例中，第一驱动模块101可以包括N型晶体管。当第一驱动模块101为N型晶体管时，预充电电压信号的电压值可以大于0V，即与数据信号的电压值接近。这样，在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，进而改善像素电路的充电不足问题。
相应地，当第一驱动模块101为N型晶体管时，第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值可以递减，即第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值的绝对值可以递减。例如，在第1个像素电路组PA1中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为z1伏特的预充电电压信号。在第2个像素电路组PA中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为z2伏特的预充电电压信号。以此类推，在第n个像素电路组PAn中的任意一个像素电路写入数据信号之前，预充电电路110可以向数据信号线data提供电压值为zn伏特的预充电电压信号。z1＞z2＞zn，z1、z2和zn均为正数。
如此，虽然第1个像素电路组PA1至第n个像素电路组PAn对应的数据信号线data的负载依次减小，但是由于第1个像素电路组PA1至第n个像素电路组PAn中的像素电路对应的预充电电压信号的电压值的绝对值也递减，所以仍然可以使得不同像素电路组PA1中的像素电路120与数据信号线data连接处的预充电电位相同或相近。如此，在数据信号线data为不同像素电路组PA1中的像素电路120充电时，数据信号线data的电位例如可以由相同或相近预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，而且有利于使得不同位置的像素电路的充电时长趋于一致，较好的提升显示面板的显示效果。
根据本申请的一些实施例，可选地，预充电电路110不仅可以对数据信号线data进行预充电，还可以通过数据信号线data向像素电路120提供电流值可控的数据信号。例如，预充电电路110可以先对数据信号线data进行预充电。在预充电完之后，预充电电路110可以通过数据信号线data向像素电路120提供电流值可控的数据信号。
相关技术中，数据信号线data传输的数据信号一般是电压值可控，但是电流值不可控。这样，数据信号在数据信号线data上的压降难以控制，使得像素电路120接收到的数据信号的电压值可能偏离预期电压值，进而使得像素电路120驱动的发光元件的亮度可能偏离预期亮度，容易发生显示面板显示亮度不均的问题。
有鉴于此，在本申请的一些实施例中，预充电电路110可以通过数据信号线data向像素电路120提供电流值可控的数据信号。这样，由于数据信号线向像素电路传输的是电流值可控的数据信号，所以有利于避免数据信号受数据信号线上的压降的影响，使得像素电路接收到的数据信号的电压值与预期电压值相同或相近，进而使得像素电路驱动的发光元件的亮度达到预期亮度，改善显示面板的显示亮度不均的问题，提升显示面板的显示效果。
为了便于理解，下面对于预充电电路的电路结构进行举例说明。
图7为本申请实施例提供的显示面板中的预充电电路的一种电路示意图。如图7所示，根据本申请的一些实施例，可选地，预充电电路110可以包括预充电单元701，预充电单元701的控制端可以与第一控制信号线KZ1电连接，预充电单元701的第一端与预充电电压信号端VD电连接，预充电单元701的第二端与数据信号线data电连接。预充电单元701可以用于在第一控制信号线KZ1的控制下导通，将预充电电压信号端VD的预充电电压信号传输至数据信号线data。
如此，通过预充电单元701对数据信号线data进行预充电，例如可以使得数据信号线data提前进入预充电电位。在数据信号线data为像素电路充电时，数据信号线data的电位例如可以由预充电电位较为快速的达到期望的目标电位，从而缩短像素电路进入充电状态的时间，或者提升像素电路在充电初始时的充电效率。在缩短像素电路进入充电状态的时间或者充电初始时的充电效率提升时，能够提高像素电路在充电过程中的整体充电效率，加快充电过程，改善因像素电路的充电不足而导致发光元件的实际亮度偏低的问题，提升显示面板的显示效果。
图8为本申请实施例提供的显示面板中的预充电电路的另一种电路示意图。如图8所示，根据本申请的一些实施例，可选地，预充电电路110还可以包括驱动单元702，驱动单元702的控制端与第一控制节点K1电连接，驱动单元702的第一端与目标电压信号线V1电连接，驱动单元702的第二端与数据信号线data电连接。驱动单元702可以用于在第一控制节点K1的控制下，在目标电压信号线V1提供的目标电压信号的驱动下输出电信号，驱动单元702输出的电信号传输至数据信号线data。其中，数据信号可以包括驱动单元702输出的电信号。在一些示例中，目标电压信号线V1传输的目标电压信号的电压值可以大于0V。在另一些示例中，目标电压信号线V1传输的目标电压信号的电压值也可以小于0V，本申请对此不作限定。
第一控制节点K1的电位的大小可以影响驱动单元702输出的电信号的电流的大小。通过调整第一控制节点K1的电位的大小，可以调整驱动单元702输出的电信号的电流的大小。
如此，预充电电路110包括驱动单元702，驱动单元702可以在处于目标电位的第一控制节点K1的控制下导通，输出预期电流值的数据信号(电信号)，从而预充电电路110可以向数据信号线data传输电流值可控的数据信号(电信号)，有利于使得数据信号在数据信号线data上的压降可控。
图9为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图。如图9所示，根据本申请的一些实施例，可选地，预充电电路110还可以包括补偿单元703和信号输入单元704。补偿单元703的控制端可以与第二控制信号线KZ2电连接，补偿单元703的第一端与第一控制节点K1电连接，补偿单元703的第二端与驱动单元702的第一端电连接。
信号输入单元704的控制端与第三控制信号线KZ3电连接，信号输入单元704的第一端与电流控制信号端VK电连接，信号输入单元704的第二端与驱动单元702的第二端电连接。在电流控制信号写入阶段，补偿单元703可以用于在第二控制信号线KZ2的控制下导通，信号输入单元704可以用于在第三控制信号线KZ3的控制下导通，电流控制信号端VK的电流控制信号可以依次通过信号输入单元704、驱动单元702和补偿单元703传输至第一控制节点K1，并对驱动单元702的阈值电压进行补偿。
具体而言，通过补偿单元703连通驱动单元702的控制端和驱动单元702的第一端，当驱动单元702的控制端(第一控制节点K1)的电位与驱动单元702的第二端的电位相差Vth1时，即第一控制节点K1的电位与电流控制信号的电压值相差Vth1时，驱动单元702关断，完成电流控制信号写入。其中，Vth1表示驱动单元702的阈值电压。
如此，通过信号输入单元704和补偿单元703相互配合，不仅可以实现电流控制信号的写入，而且还可以对驱动单元702的阈值电压进行补偿，减小驱动单元702的阈值电压对于驱动单元702输出的数据信号(电信号)的电流的影响，提高驱动单元702输出的数据信号的电流的精度。
图10为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图。如图10所示，根据本申请的一些实施例，可选地，预充电电路110还可以包括第一开关单元705、第二开关单元706、存储单元707和复位单元708。第一开关单元705的控制端可以与第四控制信号线KZ4电连接，第一开关单元705的第一端分别可以与驱动单元702的第二端和信号输入单元704的第二端电连接，第一开关单元705的第二端可以与数据信号线data电连接。
如此，在电流控制信号端VK的电流控制信号写入第一控制节点K1的电流控制信号写入阶段，第一开关单元705在第四控制信号线KZ4的控制下关断，可以有效防止电流控制信号端VK的电流控制信号传输至数据信号线data。
第二开关单元706的控制端可以与第五控制信号线KZ5电连接，第二开关单元706的第一端分别可以与驱动单元702的第一端和补偿单元703的第二端电连接，第二开关单元706的第二端可以与目标电压信号线V1电连接。
如此，在电流控制信号写入阶段，第二开关单元706在第五控制信号线KZ5的控制下关断，可以有效防止目标电压信号线V1的目标电压信号通过第二开关单元706写入第一控制节点K1，降低对于电流控制信号写入的干扰，较好的保证第一控制节点K1的电位能够达到目标电位。
存储单元707的第一端可以与目标电压信号线V1电连接，存储单元707的第二端可以与第一控制节点K1电连接。存储单元707可以用于维持第一控制节点K1的电位。
如此，在驱动单元702输出数据信号时，通过存储单元707维持第一控制节点K1的电位，可以使得驱动单元702能够持续输出电流较为稳定的数据信号。
复位单元708的控制端可以与第六控制信号线KZ6电连接，复位单元708的第一端可以与复位信号线Vf电连接，复位单元708的第二端可以与第一控制节点K1电连接。复位单元708可以用于在第六控制信号线KZ6的控制下导通，将复位信号线Vf的复位信号传输至第一控制节点K1。
例如，在电流控制信号写入第一控制节点K1之前，复位单元708可以在第六控制信号线KZ6的控制下导通，将复位信号线Vf的复位信号传输至第一控制节点K1，以对第一控制节点K1进行复位。
如此，在电流控制信号写入第一控制节点K1之前，通过对第一控制节点K1进行复位，可以保证后续电流控制信号成功写入至第一控制节点K1，例如使得第一控制节点K1的电位达到目标电位。
如图10所示，在一些示例中，第三控制信号线KZ3可以复用第二控制信号线KZ2，即，信号输入单元704的控制端可以与第二控制信号线KZ2电连接，信号输入单元704在第二控制信号线KZ2的控制下导通/关断。在一些示例中，第五控制信号线KZ5可以复用第四控制信号线KZ4，即，第二开关单元706的控制端可以与第四控制信号线KZ4电连接，第二开关单元706可以在第四控制信号线KZ4的控制下导通/关断。在一些示例中，第六控制信号线KZ6可以复用第一控制信号线KZ1。即，复位单元708的控制端可以与第一控制信号线KZ1电连接，复位单元708可以在第一控制信号线KZ1的控制下导通/关断。
当然，在其他实施例中，第三控制信号线KZ3也可以不复用第二控制信号线KZ2，第五控制信号线KZ5也可以不复用第四控制信号线KZ4，第六控制信号线KZ6也可以不复用第一控制信号线KZ1，本申请对此不作限定。
图11为本申请实施例提供的显示面板中的预充电电路的又一种电路示意图。如图11所示，根据本申请的一些实施例，可选地，预充电电路110可以包括预充电单元701、驱动单元702、补偿单元703、信号输入单元704、第一开关单元705、第二开关单元706、存储单元707和复位单元708。预充电单元701可以包括第一晶体管M1，驱动单元702可以包括第二晶体管M2，补偿单元703可以包括第三晶体管M3，信号输入单元704可以包括第四晶体管M4，第一开关单元705可以包括第五晶体管M5，第二开关单元706可以包括第六晶体管M6，存储单元707可以包括第一存储电容Cst1，复位单元708可以包括第七晶体管M7。在一些示例中，第三控制信号线KZ3可以复用第二控制信号线KZ2，第五控制信号线KZ5可以复用第四控制信号线KZ4，第六控制信号线KZ6可以复用第一控制信号线KZ1，从而有利于减少显示面板中的信号线的数量，有利于简化显示面板的布线设计，降低成本。
第一晶体管M1的栅极可以与第一控制信号线KZ1电连接，第一晶体管M1的第一极与预充电电压信号端VD电连接，第一晶体管M1的第二极与数据信号线data电连接。
第二晶体管M2的栅极与第一控制节点K1电连接，第二晶体管M2的第一极与目标电压信号线V1电连接，第二晶体管M2的第二极与数据信号线data电连接。
第三晶体管M3的栅极可以与第二控制信号线KZ2电连接，第三晶体管M3的第一极与第一控制节点K1电连接，第三晶体管M3的第二极与第二晶体管M2的第一极电连接。
第四晶体管M4的栅极与第三控制信号线KZ3电连接，第四晶体管M4的第一极与电流控制信号端VK电连接，第四晶体管M4的第二极与第二晶体管M2的第二极电连接。
第五晶体管M5的栅极可以与第四控制信号线KZ4电连接，第五晶体管M5的第一极分别可以与第二晶体管M2的第二极和第四晶体管M4的第二极电连接，第五晶体管M5的第二极可以与数据信号线data电连接。
第六晶体管M6的栅极可以与第五控制信号线KZ5电连接，第六晶体管M6的第一极分别可以与第二晶体管M2的第一极和第三晶体管M3的第二极电连接，第六晶体管M6的第二极可以与目标电压信号线V1电连接。
第一存储电容Cst1的第一极板可以与目标电压信号线V1电连接，第一存储电容Cst1的第二极板可以与第一控制节点K1电连接。
第七晶体管M7的栅极可以与第六控制信号线KZ6电连接，第七晶体管M7的第一极可以与复位信号线Vf电连接，第七晶体管M7的第二极可以与第一控制节点K1电连接。
图12为本申请实施例提供的显示面板中的预充电电路的一种驱动时序示意图。结合图11和图12所示，根据本申请的一些实施例，可选地，预充电电路110在为一个像素电路提供数据信号的一个周期T内可以包括按照时间顺序依次排列的第一复位阶段d1、电流控制信号写入阶段d2和第一数据写入阶段d3。需要说明的是，结合图11和图12所示，图12所示的时序以第三控制信号线KZ3复用第二控制信号线KZ2，第五控制信号线KZ5复用第四控制信号线KZ4，第六控制信号线KZ6复用第一控制信号线KZ1为例进行说明。但是，在其他实施例中，第三控制信号线KZ3也可以不复用第二控制信号线KZ2，第五控制信号线KZ5也可以不复用第四控制信号线KZ4，第六控制信号线KZ6也可以不复用第一控制信号线KZ1，本申请对此不作限定。
在第一复位阶段d1，第一晶体管M1在第一控制信号线KZ1的控制下导通，将预充电电压信号端VD的预充电电压信号传输至数据信号线data，对数据信号线data进行预充电。在第一复位阶段d1，第七晶体管M7在第一控制信号线KZ1(或第六控制信号线KZ6)的控制下导通，将复位信号线Vf的复位信号传输至第一控制节点K1，对第一控制节点K1进行复位。
在电流控制信号写入阶段d2，第三晶体管M3和第四晶体管M4在第二控制信号线KZ2的控制下导通，电流控制信号端VK的电流控制信号依次通过第三晶体管M3、第二晶体管M2和第四晶体管M4写入第一控制节点K1，以使第一控制节点K1达到目标电位。
在第一数据写入阶段d3，第二晶体管M2在处于目标电位的第一控制节点K1的控制下导通，第五晶体管M5和第六晶体管M6在第四控制信号线KZ4(或第五控制信号线KZ5)的控制下导通，第二晶体管M2在目标电压信号线V1提供的目标电压信号的驱动下输出电信号。其中，数据信号包括第二晶体管M2输出的电信号。第二晶体管M2输出的电信号(即数据信号)通过第五晶体管M5传输至数据信号线data。
图13为本申请实施例提供的显示面板的又一种电路示意图。如图13所示，根据本申请的一些实施例，可选地，显示面板10可以包括多条扇出线S和多个预充电电路110。在一些示例中，显示面板10可以包括显示区AA和非显示区NA。非显示区NA可以包括第一非显示区NA1和第二非显示区NA2。沿第一方向Y，第一非显示区NA1、显示区AA和第二非显示区NA2可以依次排布。第一非显示区NA1可以设置有多个电流控制信号焊盘P，多条扇出线S可以位于第一非显示区NA1，多条扇出线S可以与多个电流控制信号焊盘P一一对应电连接。结合图10和图13所示，一条扇出线S可以与至少一个预充电电路110的信号输入单元704的第一端(电流控制信号端VK)电连接。图13以一条扇出线S与一个预充电电路110的信号输入单元704的第一端电连接为例进行示出。扇出线S可以用于向信号输入单元704的第一端提供电流控制信号。
具体而言，电流控制信号焊盘P可以与驱动芯片(图中未示出)或者柔性电路板(图中未示出)绑定连接，电流控制信号焊盘P可以用于接收来自驱动芯片的电流控制信号。电流控制信号焊盘P通过扇出线S可以向预充电电路110的信号输入单元704的第一端提供电流控制信号。
图14为本申请实施例提供的显示面板的又一种电路示意图。如图14所示，与图13所示实施例不同的是，根据本申请的另一些实施例，可选地，显示面板10还可以包括第一多路分配器电路140。结合图10和图14所示，一条扇出线S可以通过第一多路分配器电路140与至少两个预充电电路110的信号输入单元704的第一端(电流控制信号端VK)电连接。一条扇出线S可以通过第一多路分配器电路140向至少两个预充电电路110的信号输入单元704的第一端依次写入电流控制信号。第一多路分配器电路140可以包括至少两个通道(或者支路)。第一多路分配器电路140中的至少两个通道可以分时导通，从而一条扇出线S可以通过第一多路分配器电路140向至少两个预充电电路110的信号输入单元704的第一端分时写入电流控制信号。
如此，通过设置第一多路分配器电路140，一条扇出线S通过第一多路分配器电路140与至少两个预充电电路110的信号输入单元704的第一端电连接，可以在保证至少两个预充电电路110能够写入电流控制信号的同时，减少显示面板中的扇出线S和电流控制信号焊盘P的数量，有利于便于第一非显示区NA1的布线设计。
需要说明的是，图14以一个第一多路分配器电路140与两个预充电电路110电连接为例进行示出，在其他实施例中，一个第一多路分配器电路140也可以与两个以上的预充电电路110电连接，即一条扇出线S可以通过第一多路分配器电路140向两个以上的预充电电路110的信号输入单元704的第一端依次写入电流控制信号。
结合图10和图14所示，根据本申请的另一些实施例，可选地，第一多路分配器电路140至少可以包括第一开关元件1401和第二开关元件1402。同一个第一多路分配器电路140中的第一开关元件1401的第一端和第二开关元件1402的第一端均可以与同一条扇出线S电连接，第一开关元件1401的第二端和第二开关元件1402的第二端分别可以与不同的预充电电路110的信号输入单元704的第一端电连接。第一开关元件1401和第二开关元件1402可以分时导通。例如，在第一开关元件1401导通时，第二开关元件1402可以关断。在第二开关元件1402导通时，第一开关元件1401可以关断。
需要说明的是，图14以一个第一多路分配器电路140包括两个开关元件(即第一开关元件1401和第二开关元件1402)为例进行示出，在其他实施例中，一个第一多路分配器电路140可以包括两个以上的开关元件。第一多路分配器电路140中的两个以上的开关元件均可以分时导通。
如此，由于第一开关元件1401和第二开关元件1402连接不同的预充电电路110，且第一开关元件1401和第二开关元件1402分时导通，所以通过一条扇出线S可以向不同的预充电电路110写入不同电压值的电流控制信号，进而有利于实现向不同的像素电路提供不同电流值的数据信号，提供显示的灵活性。
需要说明的是，一条扇出线S也可以向不同的预充电电路110写入相同电压值的电流控制信号，具体可以根据实际情况灵活调整，本申请实施例对此不作限定。
结合图10和图14所示，在一些具体的实施例中，可选地，第一开关元件1401可以包括第一开关晶体管KT1，第二开关元件1402可以包括第二开关晶体管KT2。第一开关晶体管KT1的栅极可以与第一开关控制信号线KL1电连接，第二开关元件1402的栅极可以与第二开关控制信号线KL2电连接。同一个第一多路分配器电路140中的第一开关晶体管KT1的第一极和第二开关元件1402的第一极均可以与同一条扇出线S电连接，第一开关晶体管KT1的第二极和第二开关晶体管KT2的第二极分别可以与不同的预充电电路110的信号输入单元704的第一端电连接。
第一开关晶体管KT1可以在第一开关控制信号线KL1的控制下导通，第二开关晶体管KT2可以在第二开关控制信号线KL2的控制下导通。在第一开关控制信号线KL1控制第一开关晶体管KT1导通时，第二开关控制信号线KL2可以控制第二开关晶体管KT2关断。在第二开关控制信号线KL2控制第二开关晶体管KT2导通时，第一开关控制信号线KL1可以控制第一开关晶体管KT1关断，实现第一开关晶体管KT1和第二开关晶体管KT2可以分时导通。
在一些示例中，多个第一多路分配器电路140中的第一开关晶体管KT1的栅极可以与同一条第一开关控制信号线KL1电连接，多个第一多路分配器电路140中的第二开关晶体管KT2的栅极可以与同一条第二开关控制信号线KL2电连接，从而减少第一开关控制信号线KL1和第二开关控制信号线KL2的数量，简化布线设计。
图15为本申请实施例提供的显示面板的又一种电路示意图。如图15所示，根据本申请的一些实施例，可选地，显示面板10可以包括多个像素电路120和多个预充电电路110，一个预充电电路110可以通过数据信号线data与一个像素电路120电连接。一个预充电电路110可以用于向一个像素电路120连接的数据信号线data提供预充电电压信号，以及向一个像素电路120提供数据信号。
图16为本申请实施例提供的显示面板的又一种电路示意图。如图16所示，与图15所示实施例不同的是，根据本申请的另一些实施例，可选地，显示面板10可以包括沿第一方向Y延伸且沿第二方向X间隔排布的多条数据信号线data。第一方向Y可以与第二方向X交叉。示例性地，图16以第一方向Y为显示面板的列方向，第二方向X为显示面板的行方向为例进行示出。在其他实施例中，例如第一方向Y也可以为显示面板的行方向，第二方向X为显示面板的列方向，本申请对此不作限定。
显示面板10可以包括多个预充电电路110，一个预充电电路110可以通过一条数据信号线data与沿第一方向Y排布的至少两个像素电路120电连接。一个预充电电路110可以用于向一条数据信号线data提供预充电电压信号，以及向沿第一方向Y排布的至少两个像素电路120提供数据信号。例如，当第一方向Y为显示面板的列方向时，一个预充电电路110可以通过一条数据信号线data与一列像素电路120中的多个像素电路120电连接。一个预充电电路110可以用于向一列像素电路120中的多个像素电路120提供数据信号。
如此，一个预充电电路110通过一条数据信号线data与沿第一方向Y排布的至少两个像素电路120电连接，一个预充电电路110用于向沿第一方向Y排布的至少两个像素电路120提供数据信号，可以减少预充电电路110的数量，有利于简化显示面板的布线设计，降低成本。
根据本申请的另一些实施例，可选地，一个预充电电路110可以用于按照沿第一方向Y排布的多个像素电路120的排布顺序，分时依次向沿第一方向Y排布的多个像素电路120提供数据信号。例如，以任一列像素电路120为例，一列像素电路120包括沿第一方向Y间隔排布的n个像素电路120，n为大于1的整数。预充电电路110可以依次向一列像素电路120中第1个像素电路120至第n个像素电路120提供数据信号。例如，预充电电路110可以先向一列像素电路120中的第1个像素电路120提供数据信号，然后预充电电路110再向一列像素电路120中的第2个像素电路120提供数据信号，依次类推，直至预充电电路110向一列像素电路120中的第n个像素电路120提供数据信号。
如此，预充电电路110按照沿第一方向Y排布的多个像素电路120的排布顺序，分时依次向沿第一方向Y排布的多个像素电路120提供数据信号，可以使得沿第一方向Y排布的不同像素电路120能够接收不同或者相同的数据信号，有利于支持显示面板能够显示复杂画面。
图17为本申请实施例提供的显示面板的又一种电路示意图。如图17所示，与图16所示实施例不同的是，根据本申请的又一些实施例，可选地，显示面板10还可以包括第二多路分配器电路170，一个预充电电路110可以通过第二多路分配器电路170与多条数据信号线data电连接，一条数据信号线data可以与沿第一方向Y排布的至少两个像素电路120电连接。例如，当第一方向Y为显示面板的列方向时，一条数据信号线data可以与一列像素电路120中的多个像素电路120电连接。即，一个预充电电路110可以对应多列像素电路120。
预充电电路110可以通过第二多路分配器170分时向多条数据信号线data提供预充电电压信号和/或数据信号。或者，预充电电路110可以通过第二多路分配器170向多条数据信号线data中的一部分数据信号线data提供预充电电压信号和/或数据信号。
第二多路分配器电路170可以包括多个通道(或者支路)。在一些示例中，第二多路分配器电路170中的多个通道可以分时导通，从而一个预充电电路110可以通过第二多路分配器170分时向多条数据信号线data提供预充电电压信号和/或数据信号。在另一些示例中，第二多路分配器电路170中的多个通道可以部分通道导通，另一部分通道关断，从而一个预充电电路110可以通过第二多路分配器170向多条数据信号线data中的一部分数据信号线data提供预充电电压信号和/或数据信号。
如此，通过设置第二多路分配器电路170，一个预充电电路110可以通过第二多路分配器电路170与多条数据信号线data电连接，可以进一步减少显示面板中的预充电电路110的数量，有利于简化显示面板的布线设计，降低成本。
如图17所示，根据本申请的另一些实施例，可选地，第二多路分配器电路170至少可以包括第三开关元件1701和第四开关元件1702。同一个第二多路分配器电路170中的第三开关元件1701的第一端和第四开关元件1702的第一端均可以与同一条预充电电路110电连接，第三开关元件1701的第二端和第四开关元件1702的第二端分别可以与不同的数据信号线data电连接。
在一些示例中，第三开关元件1701和第四开关元件1702可以分时导通。预充电电路110可以先向多条数据信号线data提供预充电电压信号，然后再向多条数据信号线data提供数据信号。例如，在预充电电路110提供预充电电压信号的阶段，当第三开关元件1701导通时，预充电电路110可以向与第三开关元件1701连接的数据信号线data提供预充电电压信号，第四开关元件1702可以关断。在预充电电路110提供预充电电压信号的阶段，当第四开关元件1702导通时，预充电电路110可以向与第四开关元件1702连接的数据信号线data提供预充电电压信号，第三开关元件1701可以关断。
类似的，在预充电电路110提供数据信号的阶段，当第三开关元件1701导通时，预充电电路110可以向与第三开关元件1701连接的数据信号线data提供数据信号，第四开关元件1702可以关断。在预充电电路110提供数据信号的阶段，当第四开关元件1702导通时，预充电电路110可以向与第四开关元件1702连接的数据信号线data提供数据信号，第三开关元件1701可以关断。
如此，由于第三开关元件1701和第四开关元件1702连接不同的数据信号线data，且第三开关元件1701和第四开关元件1702分时导通，所以通过一个预充电电路110可以向不同的数据信号线data写入不同的预充电电压信号和/或数据信号，进而有利于实现向不同的像素电路提供不同的预充电电压信号和/或数据信号，提供显示的灵活性。
需要说明的是，图17以一个第二多路分配器电路170包括两个开关元件(即第三开关元件1701和第四开关元件1702)为例进行示出，在其他实施例中，一个第二多路分配器电路170可以包括两个以上的开关元件。当第二多路分配器电路170包括多个开关元件时，可以只其中一部分开关元件导通，另一部分开关元件关断，即一个预充电电路110可以通过第二多路分配器170向多条数据信号线data中的一部分数据信号线data提供预充电电压信号和/或数据信号。
如图17所示，在一些具体的实施例中，可选地，第三开关元件1701可以包括第三开关晶体管KT3，第四开关元件1702可以包括第四开关晶体管KT4。第三开关晶体管KT3的栅极可以与第三开关控制信号线KL3电连接，第四开关元件1702的栅极可以与第四开关控制信号线KL4电连接。同一个第二多路分配器电路170中的第三开关晶体管KT3的第一极和第四开关元件1702的第一极均可以与同一个预充电电路110电连接，第三开关晶体管KT3的第二极和第四开关晶体管KT4的第二极分别可以与不同的数据信号线data电连接。
第三开关晶体管KT3可以在第三开关控制信号线KL3的控制下导通，第四开关晶体管KT4可以在第四开关控制信号线KL4的控制下导通。
在一些示例中，在第三开关控制信号线KL3控制第三开关晶体管KT3导通时，第四开关控制信号线KL4可以控制第四开关晶体管KT4关断。在第四开关控制信号线KL4控制第四开关晶体管KT4导通时，第三开关控制信号线KL3可以控制第三开关晶体管KT3关断，实现第三开关晶体管KT3和第四开关晶体管KT4可以分时导通。
在一些示例中，多个第二多路分配器电路170中的第三开关晶体管KT3的栅极可以与同一条第三开关控制信号线KL3电连接，多个第二多路分配器电路170中的第四开关晶体管KT4的栅极可以与同一条第四开关控制信号线KL4电连接，从而减少第三开关控制信号线KL3和第四开关控制信号线KL4的数量，简化布线设计。
图18为本申请实施例提供的显示面板的又一种电路示意图。如图18所示，根据本申请的一些实施例，可选地，显示面板10可以包括显示区AA和非显示区NA。显示区AA设置有发光元件(图中未示出)，显示区AA可以正常显示画面。像素电路120可以位于显示区AA，预充电电路110可以位于非显示区NA。在一些示例中，位于非显示区NA的预充电电路110可以与位于显示区AA的像素电路120电连接。
如此，由于预充电电路110位于非显示区NA，所以可以减少预充电电路110对于显示区AA的光线遮挡，保证显示区AA具有较高的开口率。
需要说明的是，预充电电路110也可以位于显示区AA，本申请实施例对此不作限定。
继续参见图18，根据本申请的一些实施例，可选地，非显示区NA可以包括第一非显示区NA1和第二非显示区NA2。沿第一方向Y，第一非显示区NA1、显示区AA和第二非显示区NA2依次排布，第一非显示区NA1设置有绑定焊盘(图中未示出)，绑定焊盘可以用于与驱动芯片或者柔性电路板绑定连接。即，第一非显示区NA1可以为显示面板的下边框，第二非显示区NA2可以为显示面板的上边框。预充电电路110可以位于第一非显示区NA1和/或第二非显示区NA2。图18以多个预充电电路110位于第一非显示区NA1为例进行示出。在其他实施例中，多个预充电电路110也可以均位于第二非显示区NA2，或者，一部分预充电电路110位于第一非显示区NA1，另一部分预充电电路110位于第二非显示区NA2。
如图18所示，第一非显示区NA1中的多个预充电电路110可以沿第二方向X排布成至少一排。第一非显示区NA1中的一个预充电电路110可以通过一条数据信号线data与沿第一方向Y排布的多个像素电路120电连接。一个预充电电路110可以用于向沿第一方向Y排布的多个像素电路120分时提供数据信号。
如此，由于预充电电路110位于第一非显示区NA1，所以可以减少预充电电路110对于显示区AA的光线遮挡，保证显示区AA具有较高的开口率。此外，由于第一非显示区NA1距离驱动芯片较近，所以将预充电电路110设置于第一非显示区NA1，可以便于预充电电路110从驱动芯片获取控制信号，如电流控制信号端输入的电流控制信号和/或控制预充电电路110中的晶体管导通/关断的控制信号。
图19为本申请实施例提供的显示面板的又一种电路示意图。如图19所示，与图18所示实施例不同的是，根据本申请的另一些实施例，可选地，在多个预充电电路110中，一部分预充电电路110可以位于第一非显示区NA1，另一部分预充电电路110可以位于第二非显示区NA2。
数据信号线data可以包括第一数据信号线data1和第二数据信号线data2。第一非显示区NA1中的一个预充电电路110可以通过一条第一数据信号线data1与沿第一方向Y排布的多个像素电路120电连接，第二非显示区NA2中的一个预充电电路110可以通过一条第二数据信号线data2与沿第一方向Y排布的多个像素电路120电连接。
沿第二方向X，第一数据信号线data1与第二数据信号线data2可以交替排布。例如，沿第二方向X，第奇数列像素电路120_1可以与第一数据信号线data1电连接，第偶数列像素电路120_2可以与第二数据信号线data2电连接。或者，沿第二方向X，第偶数列像素电路120_2可以与第一数据信号线data1电连接，第奇数列像素电路120_1可以与第二数据信号线data2电连接。
如此，一部分预充电电路110位于第一非显示区NA1，另一部分预充电电路110位于第二非显示区NA2；沿第二方向X，第一数据信号线data1与第二数据信号线data2交替排布，一方面可以使得第一非显示区NA1中的相邻两个预充电电路110之间具有相对较大的间隔，使得第二非显示区NA2中的相邻两个预充电电路110之间具有相对较大的间隔，有效防止相邻两个预充电电路110之间发生短路。另一方面，可以利用足够的空间排布预充电电路110，排布下较多数量的预充电电路110。
继续参见图19，根据本申请的一些实施例，可选地，非显示区NA可以包括第三非显示区NA3和第四非显示区NA4。沿第二方向X，第三非显示区NA3、显示区AA和第四非显示区NA4可以依次排布。即，第三非显示区NA3可以为显示面板的左边框，第四非显示区NA4可以为显示面板的右边框。在其他实施例中，多个预充电电路110也可以位于第三非显示区NA3和/或第四非显示区NA4，本申请实施例对此不作限定。
图20为本申请实施例提供的显示面板所应用的显示装置的一种电路连接示意图。如图20所示，根据本申请的一些实施例，可选地，显示装置1000可以包括显示面板10和驱动芯片20，预充电电路110也可以位于驱动芯片20，本申请对此不作限定。例如，在一些示例中，显示面板10可以包括位于显示区AA和非显示区NA。显示区AA可以设置有数据信号线data和像素电路120，非显示区NA可以设置有扇出线S。驱动芯片20中的预充电电路110可以依次通过扇出线S和数据信号线data与像素电路120电连接。
图21为本申请实施例提供的显示面板中的像素电路的一种电路示意图。如图21所示，根据本申请的一些实施例，可选地，像素电路120可以包括第一驱动支路L1，第一驱动支路L1与发光元件D连接。第一驱动支路L1可以用于驱动发光元件D发光。第一驱动支路L1可以包括第一驱动模块101，第一驱动模块101的控制端与第一节点N1电连接，第一驱动模块101的第一端与第一电源电压信号线VDD电连接，第一驱动模块101的第二端与发光元件D的第一电极电连接。发光元件D可以包括第一电极和第二电极。发光元件D的第二电极可以与第二电源电压信号线VSS电连接。示例性地，发光元件D的第一电极可以为发光元件D的阳极，发光元件D的第二电极可以为发光元件D的阴极。示例性地，第一电源电压信号线VDD可以用于传输正向电压值的电源电压信号，即电压值大于0V的电源电压信号。
像素电路120还可以包括数据写入模块102，数据写入模块102的控制端与第一扫描信号线S1电连接，数据写入模块102的第一端与数据信号线data电连接，数据写入模块102的第二端与第一节点N1电连接，数据写入模块102用于将数据信号线data的数据信号传输至第一节点N1。第一驱动模块101可以响应于第一节点N1的导通电平而导通，第一驱动模块101向发光元件D提供驱动电流，以驱动发光元件D发光。
在本申请实施例中，数据信号线data传输的数据信号可以为电流值可控的数据信号。即，数据信号线data传输的数据信号的电流值可以被调节，如达到预期电流值。其中，预期电流值可以为设定的任意电流值，预期电流值的大小可以根据实际情况灵活调整，本申请实施例对此不作限定。
如此，由于数据信号线向像素电路中的数据写入模块传输的是电流值可控的数据信号，所以有利于避免数据信号受数据信号线上的压降的影响，使得像素电路接收到的数据信号的电压值与预期电压值相同或相近，进而使得像素电路驱动的发光元件的亮度达到预期亮度，改善显示面板的显示亮度不均的问题，提升显示面板的显示效果。
图22为本申请实施例提供的显示面板中的像素电路的另一种电路示意图。如图22所示，根据本申请的一些实施例，可选地，像素电路120还可以包括第二驱动支路L2，第二驱动支路L2可以与发光元件D连接，第二驱动支路L2可以用于驱动发光元件D发光。在一些实施例中，第一驱动支路L1和第二驱动支路L2可以共同驱动发光元件D发光，从而提高像素电路120输出的驱动电流，使得发光元件D的亮度能够达到较高亮度，进而提高发光元件D的亮度调节范围。
具体而言，第二驱动支路L2可以包括第二驱动模块103，第二驱动模块103的控制端与第一节点N1电连接，第二驱动模块103的第一端与第一电源电压信号线VDD电连接，第二驱动模块103的第二端与发光元件D的第一电极电连接。例如，在发光阶段，第一驱动模块101可以响应于第一节点N1的导通电平而导通，第二驱动模块103也可以响应于第一节点N1的导通电平而导通，第一驱动模块101可以向发光元件D提供驱动电流I1，第二驱动模块103可以向发光元件D提供驱动电流I2，发光元件D接收到的驱动电流I＝I1+I2，发光元件D发光。
如此，第一驱动模块101和第二驱动模块103可以共同驱动发光元件D发光，从而提高像素电路120输出的驱动电流，使得发光元件D的亮度能够达到较高亮度，进而提高发光元件D的亮度调节范围。
继续参见图22，根据本申请的一些实施例，可选地，第一驱动模块101和第二驱动模块103均可以包括同一类型晶体管，从而第一节点N1的导通电平可以控制第一驱动模块101同时导通/关断。例如，第一驱动模块101和第二驱动模块103均可以包括P型晶体管。
相应地，例如在发光阶段，第一驱动模块101和第二驱动模块103均可以响应于第一节点N1的低电平而导通，第一驱动模块101和第二驱动模块103可以共同驱动发光元件D发光。
图23为本申请实施例提供的显示面板中的像素电路的又一种电路示意图。如图23所示，根据本申请的另一些实施例，可选地，第一驱动模块101和第二驱动模块103均可以包括N型晶体管。
相应地，例如在发光阶段，第一驱动模块101和第二驱动模块103均可以响应于第一节点N1的高电平而导通，第一驱动模块101和第二驱动模块103可以共同驱动发光元件D发光。
图24为本申请实施例提供的显示面板中的像素电路的又一种电路示意图。如图24所示，根据本申请的一些实施例，可选地，第二驱动支路L2还可以包括第一开关模块104，第一开关模块104的控制端与发光控制信号线EM电连接，第一开关模块104的第一端与第二驱动模块103的第二端电连接，第一开关模块104的第二端与发光元件D的第一电极电连接。第一开关模块104可以在发光控制信号线EM的控制下导通或者关断。在一些实施例中，通过控制第一开关模块104导通或者关断，进而可以控制第二驱动支路L2是否向发光元件D提供驱动电流。例如，在发光元件D发光的阶段(即发光阶段)，第一开关模块104可以在发光控制信号线EM的控制下导通，进而第一驱动支路L1和第二驱动支路L2可以共同驱动发光元件D发光，从而提高像素电路120输出的驱动电流。
再例如，在另一些实施例中，在发光元件D发光的阶段(即发光阶段)，第一开关模块104可以在发光控制信号线EM的控制下关断，进而第一开关模块104可以阻止第二驱动模块103的驱动电流流向发光元件D的第一电极，仅由第一驱动支路L1驱动发光元件D发光。
如此，通过增设第一开关模块104，可以控制第二驱动支路L2是否向发光元件D提供驱动电流，从而可以增大发光元件的亮度调节范围，满足多种亮度情形的要求。
图25为本申请实施例提供的显示面板中的像素电路的一种驱动时序示意图。图25所示的驱动时序示意图以图24中的数据写入模块102和第一开关模块104均为P型晶体管为例进行示出。结合图24和图25所示，根据本申请的一些实施例，可选地，不妨将数据写入模块102导通的阶段称作数据写入阶段t2，在数据写入阶段t2，数据写入模块102可以响应于第一扫描信号线S1的导通电平(如低电平)导通，数据写入模块102可以将数据信号线data的数据信号传输至第一节点N1，实现数据信号的写入。
第一开关模块104可以用于在数据写入模块102导通的阶段(即数据写入阶段t2)关断。例如，在数据写入阶段t2，第一开关模块104可以响应于发光控制信号线EM的截止电平(如高电平)而关断。
这样，由于第一开关模块104在数据写入阶段t2关断，所以可以有效防止数据信号线data的数据信号通过第一开关模块104分流至发光元件D的第一电极，使得数据信号线data的数据信号写入第一节点N1，进而保证第一节点N1能够达到预期电位。
结合图24和图25所示，根据本申请的一些实施例，可选地，不妨将发光元件D发光的阶段称作发光阶段t3。在发光阶段t3，数据写入模块102可以响应于第一扫描信号线S1的截止电平(如高电平)关断，第一驱动模块101可以响应于第一节点N1的导通电平而导通，第二驱动模块103也可以响应于第一节点N1的导通电平而导通，第一开关模块104可以响应于发光控制信号线EM的导通电平(如低电平)而导通。第一驱动模块101可以向发光元件D提供驱动电流I1，第二驱动模块103的驱动电流I2可以通过第一开关模块104传输至发光元件D，发光元件D接收到的驱动电流I＝I1+I2，发光元件D发光。
图26为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图。如图26所示，根据本申请的一些实施例，可选地，像素电路120还可以包括第二开关模块105，第二开关模块105的控制端可以与第二扫描信号线S2电连接，第二开关模块105的第一端可以与数据写入模块102的第二端电连接，第二开关模块105的第二端可以与第一节点N1电连接。第二开关模块105可以用于在数据写入模块102导通的阶段(即数据写入阶段)导通。在数据写入阶段，数据写入模块102可以响应于第一扫描信号线S1的导通电平导通，第二开关模块105可以响应于第二扫描信号线S2的导通电平导通，数据信号线data的数据信号依次通过数据写入模块102和第二开关模块105写入至第一节点N1，从而完成数据信号写入。
继续参见图26，根据本申请的一些实施例，可选地，第二扫描信号线S2与第一扫描信号线S1可以为同一条扫描信号线。例如，第二扫描信号线S2可以复用第一扫描信号线S1，或者第一扫描信号线S1和第二扫描信号线S2传输的扫描信号相同。
即，在数据写入阶段，数据写入模块102和第二开关模块105均可以响应于第一扫描信号线S1的导通电平导通，数据信号线data的数据信号依次通过数据写入模块102和第二开关模块105写入至第一节点N1，从而完成数据信号写入。
如此，由于第二扫描信号线S2与第一扫描信号线S1为同一条扫描信号线，所以可以减少显示面板中的扫描信号线的数量，以及减少显示面板中的用于提供扫描信号的栅极驱动电路的数量，有利于简化布线设计，降低显示面板的生产成本。
在本申请的其他实施例中，第二扫描信号线S2与第一扫描信号线S1也可以为不同的扫描信号线，本申请对此不作限定。
图27为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图。如图27所示，根据本申请的一些实施例，可选地，像素电路120还可以包括第一复位模块106，第一复位模块106的控制端可以与第三扫描信号线S3电连接，第一复位模块106的第一端可以与第一复位信号线Vref1电连接，第一复位模块106的第二端可以与发光元件D的第一电极电连接。第一复位模块106可以用于对发光元件D的第一电极进行复位。第一复位模块106可以响应于第三扫描信号线S3的导通电平导通，将第一复位信号线Vref1的第一复位信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。示例性地，第一复位信号的电压值可以小于0V，即为负向电压值。
如此，通过增设第一复位模块106对发光元件D的第一电极进行复位，可以释放掉发光元件D的第一电极处的残余电荷，有效改善残影现象。
继续参见图27，根据本申请的一些实施例，可选地，像素电路120还可以包括第二复位模块107，第二复位模块107的控制端可以与第四扫描信号线S4电连接，第二复位模块107的第一端可以与第二复位信号线Vref2电连接，第二复位模块107的第二端可以与第一节点N1电连接。第二复位模块107可以用于对第一节点N1进行复位。第二复位模块107可以响应于第四扫描信号线S4的导通电平导通，将第二复位信号线Vref2的第二复位信号传输至第一节点N1，以对第一节点N1进行复位。示例性地，第二复位信号的电压值可以小于0V，即为负向电压值。
如此，通过增设第二复位模块107对于第一节点N1进行复位，可以保证后续数据信号能够成功写入至第一节点N1，进而保证发光元件的正常发光和显示面板的正常显示。
继续参见图27，根据本申请的一些实施例，可选地，在第二复位模块107导通的阶段，第二开关模块105可以响应于第二扫描信号线S2的截止电平关断。即，在第一节点N1进行复位时，第二开关模块105可以关断。
如此，由于在第一节点N1进行复位时，第二开关模块105关断，所以可以有效防止写入第一节点N1的第二复位信号通过第二开关模块105分流到像素电路的其他位置，保证第一节点N1的电位能够复位至预期电位，提高第一节点N1的复位效果。
继续参见图27，根据本申请的一些实施例，可选地，在第一复位模块106导通的阶段，第一开关模块104可以响应于发光控制信号线EM的截止电平关断。即，在发光元件D的第一电极进行复位时，第一开关模块104可以关断。
如此，由于在发光元件D的第一电极进行复位时，第一开关模块104关断，所以可以有效防止写入发光元件D的第一电极的第一复位信号通过第一开关模块104分流到像素电路的其他位置，保证发光元件D的第一电极的电位能够复位至预期电位，提高发光元件D的第一电极的复位效果。
继续参见图27，根据本申请的一些实施例，可选地，第三扫描信号线S3和第四扫描信号线S4可以为同一条扫描信号线。例如，第四扫描信号线S4可以复用第三扫描信号线S3，或者第三扫描信号线S3和第四扫描信号线S4传输的扫描信号相同。
即，第一复位模块106和第二复位模块107均可以响应于第三扫描信号线S3的导通电平导通。第一复位模块106可以将第一复位信号线Vref1的第一复位信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。第二复位模块107可以将第二复位信号线Vref2的第二复位信号传输至第一节点N1，以对第一节点N1进行复位。
如此，由于第三扫描信号线S3和第四扫描信号线S4为同一条扫描信号线，所以可以减少显示面板中的扫描信号线的数量，以及减少显示面板中的用于提供扫描信号的栅极驱动电路的数量，有利于简化布线设计，降低显示面板的生产成本。
在本申请的其他实施例中，第三扫描信号线S3与第四扫描信号线S4也可以为不同的扫描信号线，本申请对此不作限定。
根据本申请的一些实施例，可选地，第二复位信号线Vref2可以复用第一复位信号线Vref1。即，第一复位模块106可以将第一复位信号线Vref1的第一复位信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。第二复位模块107可以将第一复位信号线Vref1的第一复位信号传输至第一节点N1，以对第一节点N1进行复位。
如此，由于第二复位信号线Vref2复用第一复位信号线Vref1，所以可以减少显示面板中的复位信号线的数量，有利于简化布线设计，降低显示面板的生产成本。
根据本申请的一些实施例，可选地，第二复位信号线Vref2也可以不复用第一复位信号线Vref1。即，第一复位信号线Vref1与第二复位信号线Vref2可以为不同的复位信号线。例如，第一复位信号线Vref1传输的第一复位信号的电压值与第二复位信号线Vref2传输的第二复位信号的电压值可以不同。如此，可以使得第一节点N1和发光元件D的第一电极均能够复位至各自期望的预期电位。
图28为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图。如图28所示，与图27所示实施例不同的是，根据本申请的另一些实施例，可选地，第一复位信号线Vref1可以复用第二电源电压信号线VSS。
具体而言，第一复位模块106的控制端可以与第三扫描信号线S3电连接，第一复位模块106的第一端可以与第一复位信号线Vref1电连接，第一复位模块106的第二端可以与发光元件D的第一电极电连接。第一复位模块106可以用于对发光元件D的第一电极进行复位。第二复位模块107的控制端可以与第四扫描信号线S4电连接，第二复位模块107的第一端可以与第二复位信号线Vref2电连接，第二复位模块107的第二端可以与第一节点N1电连接。第二复位模块107可以用于对第一节点N1进行复位。
发光元件D的第二电极可以与第二电源电压信号线VSS电连接，第二电源电压信号线VSS可以复用为第一复位信号线Vref1。示例性地，发光元件D的第二电极可以为发光元件D的阴极。第二电源电压信号线VSS传输的第二电源电压信号的电压值可以小于0V。即，第二电源电压信号线VSS不仅可以向发光元件D的第二电极提供负向电压值的第二电源电压信号，第二电源电压信号还可以用于对发光元件D的第一电极进行复位。
如此，通过第二电源电压信号线VSS复用为第一复位信号线Vref1，可以减少显示面板中的复位信号线的数量，有利于简化布线设计，降低显示面板的生产成本。
在图28所示实施例中，第三扫描信号线S3和第四扫描信号线S4也可以为同一条扫描信号线。例如，第四扫描信号线S4可以复用第三扫描信号线S3，或者说，第三扫描信号线S3复用为第四扫描信号线S4。如此，可以减少显示面板中的扫描信号线的数量，以及减少显示面板中的用于提供扫描信号的栅极驱动电路的数量，有利于简化布线设计，降低显示面板的生产成本。
当然，在图28所示实施例中，第三扫描信号线S3和第四扫描信号线S4也可以为不同的扫描信号线，即第三扫描信号线S3不复用为第四扫描信号线S4，本申请对此不作限定。
如图27或者图28所示，根据本申请的一些实施例，可选地，像素电路120还可以包括第一存储模块108，第一存储模块108的第一端可以与第一电源电压信号线VDD电连接，第一存储模块108的第二端可以与第一节点N1电连接。第一存储模块108可以用于维持第一节点N1的电位。例如，在发光阶段，第一存储模块108可以维持第一节点N1处于导通电平，从而保证第一驱动模块101和第二驱动模块103可以维持导通状态，第一驱动模块101和第二驱动模块103可以持续向发光元件D的第一电极提供驱动电流，进而使得发光元件D能够维持发光，延长发光元件D的发光时间。
图29为本申请实施例提供的显示面板中的像素电路的又一种电路连接示意图。如图29所示，根据本申请的一些实施例，可选地，像素电路120可以包括第一驱动模块101、数据写入模块102、第二驱动模块103、第一开关模块104、第二开关模块105、第一复位模块106、第二复位模块107和第一存储模块108。图29以第一复位模块106的第一端连接第二电源电压信号线VSS，即第二电源电压信号线VSS复用为第一复位信号线Vref1为例进行示出。在其他实施例中，第二电源电压信号线VSS也可以不复用为第一复位信号线Vref1，第一复位模块106的第一端连接第一复位信号线Vref1，本申请对此不作限定。
第一驱动模块101可以包括第八晶体管M8，数据写入模块102可以包括第九晶体管M9，第二驱动模块103可以包括第十晶体管M10，第一开关模块104可以包括第十一晶体管M11，第二开关模块105可以包括第十二晶体管M12，第一复位模块106可以包括第十三晶体管M13，第二复位模块107可以包括第十四晶体管M14，第一存储模块108可以包括第二存储电容Cst2。
第八晶体管M8的栅极与第一节点N1电连接，第八晶体管M8的第一极与第一电源电压信号线VDD电连接，第八晶体管M8的第二极与发光元件D的第一电极电连接。
第九晶体管M9的栅极与第一扫描信号线S1电连接，第九晶体管M9的第一极与数据信号线data电连接，第九晶体管M9的第二极与第二节点N2电连接。
第十晶体管M10的栅极与第一节点N1电连接，第十晶体管M10的第一极与第一电源电压信号线VDD电连接，第十晶体管M10的第二极与第二节点N2电连接。
第十一晶体管M11的栅极与发光控制信号线EM电连接，第十一晶体管M11的第一极与第二节点N2电连接，第十一晶体管M11的第二极与发光元件D的第一电极电连接。
第十二晶体管M12的栅极可以与第二扫描信号线S2电连接，第十二晶体管M12的第一极可以与第二节点N2电连接，第十二晶体管M12的第二极可以与第一节点N1电连接。
第十三晶体管M13的栅极可以与第三扫描信号线S3电连接，第十三晶体管M13的第一极可以与第二电源电压信号线VSS电连接，第十三晶体管M13的第二极可以与发光元件D的第一电极电连接。
第十四晶体管M14的栅极可以与第四扫描信号线S4电连接，第十四晶体管M14的第一极可以与第二复位信号线Vref2电连接，第十四晶体管M14的第二极可以与第一节点N1电连接。
第二存储电容Cst2的第一极板可以与第一电源电压信号线VDD电连接，第二存储电容Cst2的第二极板可以与第一节点N1电连接。
在一些实施例中，第二扫描信号线S2可以复用第一扫描信号线S1。
在一些实施例中，第四扫描信号线S4可以复用第三扫描信号线S3。
图30为本申请实施例提供的显示面板中的像素电路的另一种驱动时序示意图。结合图29和图30所示，根据本申请的一些实施例，可选地，像素电路100的工作过程可以包括复位阶段t1、数据写入阶段t2和发光阶段t3。需要说明的是，结合图29和图30所示，图30所示时序以第二扫描信号线S2复用第一扫描信号线S1，第四扫描信号线S4复用第三扫描信号线S3为例进行示出。在其他实施例中，第二扫描信号线S2也可以不复用第一扫描信号线S1，第四扫描信号线S4也可以不复用第三扫描信号线S3，本申请对此不作限定。
在复位阶段t1，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的导通电平导通，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的截止电平关断，第十一晶体管M11响应于发光控制信号线EM的截止电平关断。第十三晶体管M13可以将第二电源电压信号线VSS的第二电源电压信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。第十四晶体管M14可以将第二复位信号线Vref2的第二复位信号传输至第一节点N1，以对第一节点N1进行复位。
在数据写入阶段t2，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的导通电平导通，第十一晶体管M11响应于发光控制信号线EM的截止电平关断，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的截止电平关断。数据信号线data的数据信号依次通过第九晶体管M9和第十二晶体管M12写入第一节点N1。第二存储电容Cst2维持第一节点N1的电位。
在发光阶段t3，第八晶体管M8和第十晶体管M10响应于第一节点N1的导通电平导通，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的截止电平关断，第十一晶体管M11响应于发光控制信号线EM的导通电平导通，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的截止电平关断。第八晶体管M8向发光元件D的第一电极提供驱动电流，第十晶体管M10的驱动电流通过第十一晶体管M11传输至发光元件D的第一电极。第八晶体管M8和第十晶体管M10共同驱动发光元件D发光。
相关技术中，第一电源电压信号线VDD与第二电源电压信号线VSS之间的驱动支路上存在数量较多的晶体管，而每个晶体管均会分压(即产生一定压降)，所以要想在经过多个晶体管分压后，发光元件D的亮度仍然能够达到预期亮度，需要第一电源电压信号与第二电源电压信号之间具有相对较大的电压差(即跨压)，导致功耗较大。
在本申请的一些实施例中，第一驱动支路L1上可以只有第一驱动模块101(第八晶体管M8)，第二驱动支路L2上可以只有第二驱动模块103(第十晶体管M10)和第一开关模块104(第十一晶体管M11)。即，减少了第一驱动支路L1和/或第二驱动支路L2上的晶体管的数量，因此可以减少第一驱动支路L1和/或第二驱动支路L2上的晶体管的分压，有利于减小第一电源电压信号与第二电源电压信号之间的跨压，降低功耗。
图31为本申请实施例提供的像素电路和预充电电路的一种电路连接示意图。如图31所示，经本申请的发明人研究发现，因为电流阱的问题，在像素电路120中的第一驱动模块101的晶体管类型与预充电电路110中的驱动单元702的晶体管类型相同时，预充电电路110输出的数据信号可能较难写入像素电路120之中。
有鉴于此，在一些实施例中，像素电路120中的第一驱动模块101的晶体管类型与预充电电路110中的驱动单元702的晶体管类型可以不同。例如继续参见图31，根据本申请的一些实施例，可选地，第一驱动模块101可以包括P型晶体管，驱动单元702可以包括N型晶体管。
如此，由于第一驱动模块101为P型晶体管，驱动单元702为N型晶体管，第一驱动模块101与驱动单元702的晶体管类型不同，所以可以较好的改善电流阱的问题，使得预充电电路110输出的数据信号较好的写入像素电路120之中。
根据本申请的一些实施例，可选地，像素电路120还可以包括第二驱动模块103，第一驱动模块101和第二驱动模块103均可以包括同一类型晶体管。例如，在第一驱动模块101为P型晶体管时，第二驱动模块103也可以为P型晶体管。
根据本申请的另一些实施例，可选地，第一驱动模块101可以包括N型晶体管，驱动单元702可以包括P型晶体管。
如此，由于第一驱动模块101为N型晶体管，驱动单元702为P型晶体管，第一驱动模块101与驱动单元702的晶体管类型不同，所以可以较好的改善电流阱的问题，使得预充电电路110输出的数据信号较好的写入像素电路120之中。
此外，目前通常驱动芯片输出的信号的电压范围一般是按照P型晶体管的工作电压范围制作的，所以如果驱动单元702为P型晶体管的话，基于目前常用的驱动芯片即可向电流控制信号端提供预期电压值的电流控制信号，无需定制驱动芯片，从而降低生产成本。
根据本申请的一些实施例，可选地，像素电路120还可以包括第二驱动模块103，第一驱动模块101和第二驱动模块103均可以包括同一类型晶体管。例如，在第一驱动模块101为N型晶体管时，第二驱动模块103也可以为N型晶体管。
继续参见图31，根据本申请的一些实施例，可选地，预充电电路110中的驱动晶体管(即第二晶体管M2)的沟道区的宽长比可以大于像素电路120中的驱动晶体管(即第八晶体管M8和第十晶体管M10)的沟道区的宽长比。即，第二晶体管M2可以具有相对较大的沟道区的宽长比。
如此，由于第二晶体管M2具有相对较大的沟道区的宽长比，所以第二晶体管M2可以具有较强的驱动能力，如可以输出较大的电流，从而可以较好的保证数据信号能够输入至像素电路，较好的保证数据信号的顺利写入。
需要说明的是，在其他实施例中，预充电电路110中的驱动晶体管(即第二晶体管M2)的沟道区的宽长比也可以小于或者等于像素电路120中的驱动晶体管(即第八晶体管M8和第十晶体管M10)的沟道区的宽长比，本申请对此不作限定。
继续参见图31，根据本申请的一些实施例，可选地，预充电电路110中的存储电容(即第一存储电容Cst1)的容值可以小于像素电路120中的存储电容(即第二存储电容Cst2)的容值。
由于第一存储电容Cst1维持第一控制节点K1的电位的时间相对较短，所以选用较小容值的第一存储电容Cst1，可以在实现维持第一控制节点K1的电位的同时，减小第一存储电容Cst1的尺寸，减小第一存储电容Cst1对布线空间的占用。
需要说明的是，在其他实施例中，预充电电路110中的存储电容(即第一存储电容Cst1)的容值也可以大于或等于像素电路120中的存储电容(即第二存储电容Cst2)的容值，本申请对此不作限定。
图32为本申请实施例提供的像素电路和电流源电路的一种驱动时序示意图。图32示出了多行像素电路的工作时序。例如S1-1表示第1行像素电路连接的第一扫描信号线S1，S3-1表示第1行像素电路连接的第三扫描信号线S3，EM-1表示第1行像素电路连接的发光控制信号线EM。例如S1-2表示第2行像素电路连接的第一扫描信号线S1，S3-2表示第2行像素电路连接的第三扫描信号线S3，EM-2表示第2行像素电路连接的发光控制信号线EM。例如S1-3表示第3行像素电路连接的第一扫描信号线S1，S3-3表示第3行像素电路连接的第三扫描信号线S3，EM-3表示第3行像素电路连接的发光控制信号线EM。
在图31和图32所示实施例中，第二扫描信号线S2可以复用第一扫描信号线S1，第四扫描信号线S4可以复用第三扫描信号线S3。第三控制信号线KZ3可以复用第二控制信号线KZ2，第五控制信号线KZ5可以复用第四控制信号线KZ4，第六控制信号线KZ6可以复用第一控制信号线KZ1。在其他实施例中，第二扫描信号线S2也可以不复用第一扫描信号线S1，第四扫描信号线S4也可以不复用第三扫描信号线S3。第三控制信号线KZ3也可以不复用第二控制信号线KZ2，第五控制信号线KZ5也可以不复用第四控制信号线KZ4，第六控制信号线KZ6也可以不复用第一控制信号线KZ1，本申请对此不作限定。
结合图31和图32所示，根据本申请的一些实施例，可选地，预充电电路110可以包括预充电单元701、驱动单元702、补偿单元703、信号输入单元704、第一开关单元705、第二开关单元706、存储单元707和复位单元708。预充电单元701可以包括第一晶体管M1，驱动单元702可以包括第二晶体管M2，补偿单元703可以包括第三晶体管M3，信号输入单元704可以包括第四晶体管M4，第一开关单元705可以包括第五晶体管M5，第二开关单元706可以包括第六晶体管M6，存储单元707可以包括第一存储电容Cst1，复位单元708可以包括第七晶体管M7。
预充电电路110中的各个晶体管的连接方式，请参见上文对于预充电电路110中的各个模块/单元的连接方式的描述，在此不再赘述。
结合图31和图32所示，根据本申请的一些实施例，可选地，像素电路120可以包括第一驱动模块101、数据写入模块102、第二驱动模块103、第一开关模块104、第二开关模块105、第一复位模块106、第二复位模块107和第一存储模块108。第一驱动模块101可以包括第一晶体管M1，数据写入模块102可以包括第二晶体管M2，第二驱动模块103可以包括第三晶体管M3，第一开关模块104可以包括第四晶体管M4，第二开关模块105可以包括第五晶体管M5，第一复位模块106可以包括第六晶体管M6，第二复位模块107可以包括第七晶体管M7，第一存储模块108可以包括第二存储电容Cst2。
像素电路120中的各个模块的连接方式已在上文详细说明，在此不再赘述。
结合图31和图32所示，预充电电路110在为一个像素电路120提供数据信号的一个周期T内可以包括按照时间顺序依次排列的第一复位阶段d1、电流控制信号写入阶段d2和第一数据写入阶段d3。像素电路120的工作过程可以包括按照时间顺序依次排列的第二复位阶段d4、第二数据写入阶段d5和发光阶段d6。第一数据写入阶段d3与第二数据写入阶段d5至少部分交叠。
结合图31和图32所示，在第一复位阶段d1，第一晶体管M1在第一控制信号线KZ1的控制下导通，将预充电电压信号端VD的预充电电压信号传输至数据信号线data，对数据信号线data进行预充电。在第一复位阶段d1，第七晶体管M7在第一控制信号线KZ1(或第六控制信号线KZ6)的控制下导通，将复位信号线Vf的复位信号传输至第一控制节点K1，对第一控制节点K1进行复位。
在电流控制信号写入阶段d2，第三晶体管M3和第四晶体管M4在第二控制信号线KZ2的控制下导通，电流控制信号端VK的电流控制信号依次通过第三晶体管M3、第二晶体管M2和第四晶体管M4写入第一控制节点K1，以使第一控制节点K1达到目标电位。
在第一数据写入阶段d3，第二晶体管M2在处于目标电位的第一控制节点K1的控制下导通，第五晶体管M5和第六晶体管M6在第四控制信号线KZ4(或第五控制信号线KZ5)的控制下导通，第二晶体管M2在目标电压信号线V1提供的目标电压信号的驱动下输出电信号。其中，数据信号包括第二晶体管M2输出的电信号。第二晶体管M2输出的电信号(即数据信号)通过第五晶体管M5传输至数据信号线data。
在第二复位阶段d4，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的导通电平导通，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的截止电平关断，第十一晶体管M11响应于发光控制信号线EM的截止电平关断。第十三晶体管M13可以将第二电源电压信号线VSS的第二电源电压信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。第十四晶体管M14可以将第二复位信号线Vref2的第二复位信号传输至第一节点N1，以对第一节点N1进行复位。
在第二数据写入阶段d5，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的导通电平导通，第十一晶体管M11响应于发光控制信号线EM的截止电平关断，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的截止电平关断。数据信号线data的数据信号依次通过第九晶体管M9和第十二晶体管M12写入第一节点N1。第二存储电容Cst2维持第一节点N1的电位。
在发光阶段d6，第八晶体管M8和第十晶体管M10响应于第一节点N1的导通电平导通，第九晶体管M9和第十二晶体管M12响应于第一扫描信号线S1的截止电平关断，第十一晶体管M11响应于发光控制信号线EM的导通电平导通，第十三晶体管M13和第十四晶体管M14响应于第三扫描信号线S3的截止电平关断。第八晶体管M8向发光元件D的第一电极提供驱动电流，第十晶体管M10的驱动电流通过第十一晶体管M11传输至发光元件D的第一电极。第八晶体管M8和第十晶体管M10共同驱动发光元件D发光。
继续参见图32，根据本申请的一些实施例，可选地，第一数据写入阶段d3的起始时刻t1可以早于第二数据写入阶段d5的起始时刻t3，且第一数据写入阶段d3的时长大于第二数据写入阶段d5的时长。和/或，第一数据写入阶段d3的结束时刻t2可以晚于发光阶段d6的起始时刻t4。
如此，第一数据写入阶段d3的起始时刻t1早于第二数据写入阶段d5的起始时刻t3，可以提前将预充电电路110提供的数据信号写入数据信号线data，保证数据信号有足够长的时间由数据信号线data写入像素电路120。和/或，第一数据写入阶段d3的结束时刻t2晚于发光阶段d6的起始时刻t4，可以保证数据信号有足够长的时间由数据信号线data写入像素电路120。
继续参见图32，根据本申请的一些实施例，可选地，电流控制信号写入阶段d2与第二复位阶段d4可以至少部分交叠。例如，在一些示例中，电流控制信号写入阶段d2与第二复位阶段d4可以完全交叠。和/或，电流控制信号写入阶段d2与第一数据写入阶段d3之间的第一时间间隔Δt1可以小于或等于第二复位阶段d4与第二数据写入阶段d5之间的第二时间间隔Δt2。
如此，电流控制信号写入阶段d2与第一数据写入阶段d3之间的第一时间间隔Δt1相对较小，可以减小预充电电路110中的晶体管(如第十四晶体管T14)的漏电时间，维持第一控制节点K1的电位的稳定性，较好的保证预充电电路110提供的数据信号的电流值能够达到预期电流值。
基于上述实施例提供的显示面板10，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图33，图33为本申请实施例提供的显示装置的一种结构示意图。图33提供的显示装置1000包括本申请上述任一实施例提供的显示面板10。图33实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板10的有益效果，具体可以参考上述各实施例对于显示面板10的具体说明，本实施例在此不再赘述。
应当理解的是，本申请实施例附图提供的电路的具体结构以及时序仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。
需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (28)

1.一种显示面板，其特征在于，包括预充电电路、数据信号线和像素电路，所述预充电电路通过所述数据信号线与所述像素电路电连接；
在所述像素电路写入数据信号之前，所述预充电电路向所述数据信号线提供预充电电压信号，通过所述预充电电压信号对所述数据信号线进行充电。
2.根据权利要求1所述的显示面板，其特征在于，所述预充电电路通过所述数据信号线与沿第一方向排布的至少两个所述像素电路电连接，至少两个所述像素电路包括第一像素电路和第二像素电路；
在所述第一像素电路写入第一数据信号之前，所述预充电电路向所述数据信号线提供第一电压值的所述预充电电压信号，通过所述第一电压值的所述预充电电压信号对所述数据信号线进行充电；
在所述第二像素电路写入第二数据信号之前，所述预充电电路向所述数据信号线提供第二电压值的所述预充电电压信号，通过所述第二电压值的所述预充电电压信号对所述数据信号线进行充电；
其中，所述第一电压值与所述第二电压值不同。
3.根据权利要求2所述的显示面板，其特征在于，所述像素电路包括第一驱动模块，所述第一驱动模块用于驱动发光元件发光；
沿所述第一方向，所述第一像素电路与所述预充电电路之间的距离大于所述第二像素电路与所述预充电电路之间的距离；
所述第一驱动模块包括N型晶体管，所述第一电压值大于所述第二电压值；或者，所述第一驱动模块包括P型晶体管，所述第一电压值小于所述第二电压值。
4.根据权利要求1所述的显示面板，其特征在于，所述预充电电路通过所述数据信号线与沿第一方向排布的多个所述像素电路电连接，多个所述像素电路分为沿所述第一方向依次排布的n个像素电路组，n为正整数，一个所述像素电路组包括至少一个所述像素电路，沿所述第一方向，第1个所述像素电路组与所述预充电电路之间的最小距离大于第n个所述像素电路组与所述预充电电路之间的最小距离；
所述像素电路包括第一驱动模块，所述第一驱动模块用于驱动发光元件发光；
所述第一驱动模块包括N型晶体管，所述第1个像素电路组至所述第N个像素电路组中的所述像素电路对应的所述预充电电压信号的电压值递减；
或者，所述第一驱动模块包括P型晶体管，所述第1个像素电路组至所述第N个像素电路组中的所述像素电路对应的所述预充电电压信号的电压值递增。
5.根据权利要求1所述的显示面板，其特征在于，所述预充电电路通过所述数据信号线向所述像素电路提供电流值可控的所述数据信号。
6.根据权利要求1所述的显示面板，其特征在于，所述预充电电路包括：
预充电单元，所述预充电单元的控制端与第一控制信号线电连接，所述预充电单元的第一端与预充电电压信号端电连接，所述预充电单元的第二端与所述数据信号线电连接，所述预充电单元用于在所述第一控制信号线的控制下导通，将所述预充电电压信号端的预充电电压信号传输至所述数据信号线。
7.根据权利要求1所述的显示面板，其特征在于，所述预充电电路还包括：
驱动单元，所述驱动单元的控制端与第一控制节点电连接，所述驱动单元的第一端与目标电压信号线电连接，所述驱动单元的第二端与所述数据信号线电连接，所述驱动单元用于在所述第一控制节点的控制下，将所述目标电压信号线的目标电压信号传输至所述数据信号线，所述数据信号包括所述目标电压信号。
8.根据权利要求7所述的显示面板，其特征在于，所述预充电电路还包括：
补偿单元，所述补偿单元的控制端与第二控制信号线电连接，所述补偿单元的第一端与所述第一控制节点电连接，所述补偿单元的第二端与所述驱动单元的第一端电连接；
信号输入单元，所述信号输入单元的控制端与第三控制信号线电连接，所述信号输入单元的第一端与电流控制信号端电连接，所述信号输入单元的第二端与所述驱动单元的第二端电连接，所述补偿单元用于在所述第二控制信号线的控制下导通，所述信号输入单元用于在所述第三控制信号线的控制下导通，所述电流控制信号端的电流控制信号依次通过所述信号输入单元、所述驱动单元和所述补偿单元传输至所述第一控制节点。
9.根据权利要求8所述的显示面板，其特征在于，所述预充电电路还包括：
第一开关单元，所述第一开关单元的控制端与第四控制信号线电连接，所述第一开关单元的第一端分别与所述驱动单元的第二端和所述信号输入单元的第二端电连接，所述第一开关单元的第二端与所述数据信号线电连接；
第二开关单元，所述第二开关单元的控制端与第五控制信号线电连接，所述第二开关单元的第一端分别与所述驱动单元的第一端和所述补偿单元的第二端电连接，所述第二开关单元的第二端与所述目标电压信号线电连接；
存储单元，所述存储单元的第一端与所述目标电压信号线电连接，所述存储单元的第二端与所述第一控制节点电连接；
复位单元，所述复位单元的控制端与第六控制信号线电连接，所述复位单元的第一端与第一复位信号线电连接，所述复位单元的第二端与所述第一控制节点电连接，所述复位单元用于在所述第六控制信号线的控制下导通，将所述第一复位信号线的第一复位信号传输至所述第一控制节点。
10.根据权利要求8所述的显示面板，其特征在于，所述显示面板包括多条扇出线和多个所述预充电电路，一条所述扇出线与至少一个所述预充电电路的所述信号输入单元的第一端电连接，所述扇出线用于向所述信号输入单元的第一端提供所述电流控制信号。
11.根据权利要求10所述的显示面板，其特征在于，所述显示面板还包括第一多路分配器电路，一条所述扇出线通过所述第一多路分配器电路与至少两个所述预充电电路的所述信号输入单元的第一端电连接，所述扇出线通过所述第一多路分配器电路向至少两个所述预充电电路的所述信号输入单元的第一端依次写入所述电流控制信号。
12.根据权利要求10所述的显示面板，其特征在于，所述第一多路分配器电路至少包括第一开关元件和第二开关元件，所述第一开关元件的第一端和所述第二开关元件的第一端均与同一条所述扇出线电连接，所述第一开关元件的第二端和所述第二开关元件的第二端分别与不同的所述预充电电路的所述信号输入单元的第一端电连接；
所述第一开关元件和所述第二开关元件分时导通。
13.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括多个所述像素电路和多个所述预充电电路，一个所述预充电电路通过所述数据信号线与一个所述像素电路电连接。
14.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括沿第一方向延伸且沿第二方向间隔排布的多条所述数据信号线，所述第一方向与所述第二方向交叉；
所述显示面板包括多个所述预充电电路，一个所述预充电电路通过一条所述数据信号线与沿所述第一方向排布的至少两个所述像素电路电连接。
15.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括沿第一方向延伸且沿第二方向间隔排布的多条所述数据信号线，所述第一方向与所述第二方向交叉；
所述显示面板还包括第二多路分配器电路，一个所述预充电电路通过所述第二多路分配器电路与多条所述数据信号线电连接，一条所述数据信号线与沿所述第一方向排布的至少两个所述像素电路电连接；
所述预充电电路通过所述第二多路分配器分时向多条所述数据信号线提供所述预充电电压信号和/或数据信号，或者，所述预充电电路通过所述第二多路分配器向多条所述数据信号线中的一部分所述数据信号线提供所述预充电电压信号和/或数据信号。
16.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括显示区和非显示区，所述显示区设置有发光元件，所述像素电路位于所述显示区，所述预充电电路位于所述显示区或者所述非显示区。
17.根据权利要求16所述的显示面板，其特征在于，所述显示面板包括沿第一方向延伸且沿第二方向间隔排布的多条所述数据信号线，所述第一方向与所述第二方向交叉；
所述非显示区包括第一非显示区和第二非显示区，沿所述第一方向，所述第一非显示区、所述显示区和所述第二非显示区依次排布；
所述预充电电路位于所述第一非显示区和/或所述第二非显示区。
18.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括：
与发光元件连接的第一发光驱动支路，所述第一发光驱动支路包括第一驱动模块，所述第一驱动模块的控制端与第一节点电连接，所述第一驱动模块的第一端与第一电源电压信号线电连接，所述第一驱动模块的第二端与所述发光元件的第一电极电连接；
数据写入模块，所述数据写入模块的控制端与第一扫描信号线电连接，所述数据写入模块的第一端与所述数据信号线电连接，所述数据写入模块的第二端与所述第一节点电连接，所述数据写入模块用于将所述数据信号线的数据信号传输至所述第一节点。
19.根据权利要求18所述的显示面板，其特征在于，所述像素电路还包括：
与发光元件连接的第二发光驱动支路，所述第二发光驱动支路包括第二驱动模块，所述第二驱动模块的控制端与所述第一节点电连接，所述第二驱动模块的第一端与所述第一电源电压信号线电连接，所述第二驱动模块的第二端与所述发光元件的第一电极电连接。
20.根据权利要求19所述的显示面板，其特征在于，所述第二驱动支路还包括第一开关模块，所述第一开关模块的控制端与发光控制信号线电连接，所述第一开关模块的第一端与所述第二驱动模块的第二端和所述数据写入模块的第二端电连接，所述第一开关模块的第二端与所述发光元件的第一电极电连接。
21.根据权利要求20所述的显示面板，其特征在于，所述第一开关模块用于在所述数据写入模块导通的阶段关断，和/或，所述第一开关模块用于在所述发光元件发光的阶段导通。
22.根据权利要求18所述的显示面板，其特征在于，所述像素电路还包括第二开关模块，所述第二开关模块的控制端与第二扫描信号线电连接，所述第二开关模块的第一端与所述数据写入模块的第二端电连接，所述第二开关模块的第二端与所述第一节点电连接，所述第一开关模块用于在所述数据写入模块导通的阶段导通。
23.根据权利要求18所述的显示面板，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第三扫描信号线电连接，所述第一复位模块的第一端与第一复位信号线电连接，所述第一复位模块的第二端与所述发光元件的第一电极电连接，用于对所述发光元件的第一电极进行复位。
24.根据权利要求23所述的显示面板，其特征在于，所述发光元件的第二极与第二电源电压信号线电连接，所述第二电源电压信号线复用所述第一复位信号线。
25.根据权利要求23所述的显示面板，其特征在于，所述像素电路还包括：
第二复位模块，所述第二复位模块的控制端与第四扫描信号线电连接，所述第二复位模块的第一端与第二复位信号线电连接，所述第二复位模块的第二端与所述第一节点电连接，用于对所述第一节点进行复位；
第一存储模块，所述第一存储模块的第一端与所述第一电源电压信号线电连接，所述第一存储模块的第二端与所述第一节点电连接，所述第一存储模块用于维持所述第一节点的电位。
26.根据权利要求1所述的显示面板，其特征在于，所述预充电电路中的驱动晶体管包括P型晶体管，所述像素电路中的驱动晶体管包括N型晶体管；
或者，所述预充电电路中的驱动晶体管包括N型晶体管，所述像素电路中的驱动晶体管包括P型晶体管。
27.根据权利要求1所述的显示面板，其特征在于，所述预充电电路中的驱动晶体管的沟道区的宽长比大于所述像素电路中的驱动晶体管的沟道区的宽长比；
和/或，所述预充电电路中的存储电容的容值小于所述像素电路中的存储电容的容值。
28.一种显示装置，其特征在于，包括如权利要求1-27中任一项所述的显示面板。
CN202311507736.3A 2023-11-13 2023-11-13 显示面板和显示装置 Pending CN117409704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311507736.3A CN117409704A (zh) 2023-11-13 2023-11-13 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311507736.3A CN117409704A (zh) 2023-11-13 2023-11-13 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN117409704A true CN117409704A (zh) 2024-01-16

Family

ID=89496081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311507736.3A Pending CN117409704A (zh) 2023-11-13 2023-11-13 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN117409704A (zh)

Similar Documents

Publication Publication Date Title
US11462175B2 (en) Array substrate, display panel and method for driving pixel-driving circuit
EP3816978A1 (en) Drive circuit and driving method therefor, and display apparatus
CN108648694B (zh) 一种显示装置和显示装置的驱动方法
CN100541567C (zh) 显示装置及其驱动控制方法
US11626065B2 (en) Display substrate, driving method thereof and display device
CN113012638B (zh) 显示面板其驱动方法及显示装置
CN210667751U (zh) 显示基板和显示装置
US20230024029A1 (en) Display driving module, method for driving the same and display device
US11749169B2 (en) Display panel, driving method for same, and display apparatus
CN112037706A (zh) 显示面板的像素驱动电路及其驱动方法和显示装置
JP2014228676A (ja) 画素回路及びその駆動方法
US11942035B2 (en) Display panel, method for driving display panel, and display device
CN111261113B (zh) 显示面板、显示装置
CN115064105A (zh) 显示面板的像素驱动电路、驱动方法以及显示装置
CN117409704A (zh) 显示面板和显示装置
US20230222981A1 (en) Display device
CN114067736A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN113129845A (zh) 一种背光驱动方法及显示面板
CN117496875A (zh) 像素电路、电流源电路和显示模组
CN113348498A (zh) 显示面板及显示装置
US11610533B2 (en) Driving circuit
CN113793566B (zh) 一种像素驱动电路及其驱动方法
CN113808519B (zh) 像素电路及其驱动方法、显示面板
US20230124102A1 (en) Driving method and driving device for display panel and display device
CN117831460A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination