CN112037706A - 显示面板的像素驱动电路及其驱动方法和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板的像素驱动电路及其驱动方法和显示装置。该像素驱动电路包括：预充电单元、数据写入单元、驱动单元、存储电容和发光单元；数据写入单元用于在数据写入阶段向驱动单元和存储电容写入数据电压；存储电容用于存储数据电压；驱动单元用于根据存储电容存储的数据电压驱动发光单元发光；预充电单元用于在数据写入阶段之前对存储电容进行预充电。本实施例的技术方案，有效改善了现有技术中由于屏体刷新率的提高所导致的像素驱动电路充电不足的问题，能够保证显示装置以较高的刷新率进行正常显示，提升了显示装置的显示效果。

Description

显示面板的像素驱动电路及其驱动方法和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板的像素驱动电路及其驱动方法和显示装置。

背景技术

随着显示装置的分辨率和刷新率不断提高，显示面板的行扫描时间变短，导致像素驱动电路的充电时间不足，使得发光器件的驱动电流也不足，从而影响显示装置的显示效果。

发明内容

本发明提供一种显示面板的像素驱动电路及其驱动方法和显示装置，以实现减少像素驱动电路的充电时间，提升显示面板的显示效果。

第一方面，本发明实施例提供了一种显示面板的像素驱动电路，所述显示面板包括多行像素行，所述像素驱动电路用于驱动所述像素行中的子像素，所述像素驱动电路包括：预充电单元、数据写入单元、驱动单元、存储电容和发光单元；所述数据写入单元用于在数据写入阶段向所述驱动单元和所述存储电容写入数据电压；所述存储电容用于存储所述数据电压；所述驱动单元用于根据所述存储电容存储的数据电压驱动所述发光单元发光；所述预充电单元用于在数据写入阶段之前对所述存储电容进行预充电。

可选地，所述预充电单元对所述存储电容进行预充电的电压的绝对值小于或等于所述数据电压的二分之一。

可选地，所述发光单元包括发光器件，所述驱动单元包括第一晶体管，所述数据写入单元包括第二晶体管，所述预充电单元包括第三晶体管；所述第一晶体管的第一极连接第一电源线，所述第一晶体管的第二极连接至所述发光器件的第一端，所述发光器件的第二端连接第二电源线；所述第二晶体管的第一极连接数据线，所述第二晶体管的第二极连接所述第一晶体管的栅极，所述第二晶体管的栅极连接扫描信号线；所述存储电容的第一端连接所述第一晶体管的栅极，所述存储电容的第二端连接所述第一晶体管的第一极；所述第三晶体管的第一极连接所述预充电信号线，所述第三晶体管的第二极连接所述第一晶体管的栅极。

可选地，每一所述像素行连接不同的所述扫描信号线，自第二行所述像素行起，每行所述像素行对应的所述像素驱动电路的所述第二晶体管的栅极连接于上一行所述像素行对应连接的所述扫描信号线；其中，在显示一帧画面时，每行所述像素行对应连接的扫描信号线上的有效电平信号发生在下一行所述像素行对应连接的扫描信号线上的有效电平信号之前。

可选地，位于同一行所述像素行中的所述像素驱动电路的所述第二晶体管的栅极均与预充电控制信号线连接；其中，在显示一帧画面时，所述预充电控制信号线上的有效电平信号发生在所述扫描信号线上的有效电平信号之前。

可选地，还包括第四晶体管，所述第四晶体管连接于所述第一晶体管和所述发光单元之间，所述第四晶体管的栅极连接使能信号线。

第二方面，本发明实施例还提供了一种显示面板的像素驱动电路的驱动方法，所述显示面板包括多行像素行，所述像素驱动电路用于驱动所述像素行中的子像素，所述像素驱动电路包括预充电单元、数据写入单元、驱动单元、存储电容和发光单元；所述驱动方法包括：在预充电阶段，控制所述预充电单元在数据写入阶段之前对所述存储电容进行预充电；在数据写入阶段，控制所述数据写入单元向所述驱动单元和所述存储电容写入数据电压，所述存储电容存储所述数据写入单元写入的所述数据电压；在发光阶段，所述驱动单元根据所述存储电容存储的数据电压驱动所述发光单元发光。

可选地，所述控制所述预充电单元在数据写入阶段之前对所述存储电容进行预充电的过程包括：通过预充电控制信号打开所述预充电单元，预充电信号经所述预充电单元向所述存储电容充电，所述预充电信号的绝对值小于或等于所述数据电压的二分之一。

可选地，所述控制所述数据写入单元向所述驱动单元和所述存储电容写入数据电压的过程包括：通过扫描信号打开所述数据写入单元，所述数据电压经所述数据写入单元写入所述存储电容和所述驱动单元；其中，在驱动一帧显示画面的驱动时序内，所述预充电控制信号的有效电平信号发生在所述扫描信号的有效电平信号之前。

第三方面，本发明实施例还提供了一种显示装置，包括如第一方面所述的显示面板的像素驱动电路。

本发明实施例的技术方案，可以在数据写入阶段之前，为存储电容进行预充电，使得存储电容在数据写入阶段中，能够以较短的时间迅速充电至数据电压，以保证发光阶段中，驱动单元能够以充足的驱动电流来驱动发光单元正常发光。本实施例的技术方案，有效改善了现有技术中由于屏体刷新率的提高所导致的像素驱动电路充电不足的问题，能够保证显示装置以较高的刷新率进行正常显示，提升了显示装置的显示效果。

附图说明

图1是现有技术中的一种存储电容的充电曲线示意图；

图2是本发明实施例所提供的一种像素驱动电路的模块结构示意图；

图3是本发明实施例所提供的一种存储电容的充电曲线示意图；

图4是本发明实施例所提供的一种像素驱动电路的结构示意图；

图5是本发明实施例提供的一种显示面板的结构示意图；

图6是本发明实施例提供的另一种显示面板的结构示意图；

图7是本发明实施例提供的另一种显示面板的结构示意图；

图8是本发明实施例提供的一种像素驱动电路的驱动时序图；

图9是本发明实施例所提供的另一种像素驱动电路的结构示意图；

图10是本发明实施例提供的另一种像素驱动电路的驱动时序图；

图11是本发明实施例所提供的另一种像素驱动电路的结构示意图；

图12是本发明实施例提供的一种显示面板的像素驱动电路的驱动方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，由于显示装置的分辨率和刷新率不断提高，现有显示装置存在像素驱动电路的充电时间不足的问题，这会导致发光器件的驱动电流不足，从而影响显示装置的显示效果。经发明人研究发现，出现上述问题的原因如下：显示面板中通常包括用于驱动发光器件发光的像素驱动电路，像素驱动电路一般包括驱动晶体管、开关晶体管和存储电容。在发光阶段之前，需要控制开关晶体管向驱动晶体管和存储电容充入数据电压。若显示装置的屏体分辨率和刷新率提高，显示装置显示一帧画面的时间将会缩短，使得显示面板中每行像素驱动电路的扫描时间变短，从而减少了每行像素驱动电路中的存储电容的充电时间。

图1是现有技术中的一种存储电容的充电曲线示意图，如图1所示，存储电容充电至数据电压Vdata所需的时间为t2。现假设显示装置的屏体分辨率和刷新率提高后，每行像素驱动电路中的存储电容的充电时间缩短至t1，那么在进入发光阶段时，存储电容的电量无法达到数据电压Vdata，将会导致驱动晶体管的驱动电流不足，影响显示装置的显示效果。另外，由于数据电压线上存在压降，靠近数据电压线的像素驱动电路中数据电压的压降较小，远离数据电压线的像素驱动电路中数据电压的压降较大，会使得远离数据电压线的像素驱动电路中的存储电容所需的充电时间更长，而存储电容的充电时间不足，将导致屏体近远端亮度不一致，加剧了显示不均的现象。

基于上述问题，本发明实施例提供了一种显示面板的像素驱动电路。本实施例中的显示面板包括多行像素行，像素驱动电路用于驱动像素行中的子像素。图2是本发明实施例所提供的一种像素驱动电路的模块结构示意图，如图2所示，该像素驱动电路包括：预充电单元110、数据写入单元120、驱动单元130、存储电容C1和发光单元140；数据写入单元120用于在数据写入阶段向驱动单元130和存储电容C1写入数据电压；存储电容C1用于存储数据电压；驱动单元130用于根据存储电容C1存储的数据电压驱动发光单元140发光；预充电单元110用于在数据写入阶段之前对存储电容C1进行预充电。

参考图2，示例性地，本实施例中的像素驱动电路工作时，其显示一帧画面的工作时序内，至少包括预充电阶段、数据写入阶段和发光阶段。在数据写入阶段之前的预充电阶段，数据写入单元120和控制驱动单元130关断，并控制预充电单元110导通，以通过预充电单元110将预充电信号写入存储电容C1，为存储电容C1进行预充电。在数据写入阶段，控制预充电单元110关断，并控制数据写入单元120导通，以通过数据写入单元120将数据电压写入存储电容C1和驱动单元130，实现存储电容C1的充电，以及驱动单元130的数据电压的写入。在发光阶段，驱动单元130根据其写入的数据电压来产生驱动电流，以驱动发光单元140发光。并且，在发光阶段，存储电容C1可对驱动单元130上的数据电压的电位进行存储保持。

图3是本发明实施例所提供的一种存储电容的充电曲线示意图，其中，曲线A为现有技术中的存储电容的充电曲线，曲线B为本发明实施例中的存储电容的充电曲线。结合图2和图3，假设预充电单元110对存储电容C1进行预充电的电压值为V，数据电压的电压值为Vdata，在预充电阶段，为存储电容C1预先充电至V。预充电阶段完成后，即数据写入阶段开始时的t0时刻，存储电容C1中存储的电压已经达到V。现有技术中，如曲线A所示，在数据写入阶段，存储电容内的电压从0V充至数据电压Vdata所需的时间为t2-t0。本实施例中，在显示面板的屏体分辨率和刷新率较高时，由于显示面板中每行像素驱动电路的扫描时间变短，存储电容C1的充电时间会缩短。而在数据写入阶段开始时的t0时刻，存储电容C1中存储的电压已经达到V，实际上存储电容C1内的电压从V充至数据电压Vdata所需的时间为t1-t0，可知t2-t0＞t1-t0，本方案有效减少了存储电容C1的充电时间。虽然随着屏体刷新率的提高，存储电容C1的充电时间会缩短，但是本实施例的技术方案，可以在数据写入阶段之前，为存储电容C1进行预充电，使得存储电容C1在数据写入阶段中，能够以较短的时间迅速充电至数据电压Vdata，以保证发光阶段中，驱动单元130能够以充足的驱动电流来驱动发光单元140正常发光。本实施例的技术方案，有效改善了现有技术中由于屏体刷新率的提高所导致的像素驱动电路充电不足的问题，能够保证显示装置以较高的刷新率进行正常显示，提升了显示装置的显示效果。

在本发明的一种实施方式中，为了保证存储电容C1的预充电效果，可以设置预充电单元110对存储电容C1进行预充电的电压的绝对值小于或等于数据电压Vdata的二分之一。这样设置的好处在于，考虑到了在预充电阶段前，存储电容C1内的电压为0或为上一帧显示画面的数据电压等特殊情况，设置存储电容C1的预充电电压的绝对值为0至最高电平Vdata的一半范围内的任意值，能够有效避免存储电容C1内的特殊电平所导致的充电时间不足的风险。同时，在预充电阶段预先为存储电容C1进行充电，也能够补偿数据写入阶段由于数据信号线存在压降导致的数据电压损耗，从而在一定程度上缓解了屏体显示不均的问题。

图4是本发明实施例所提供的一种像素驱动电路的结构示意图，如图4所示，本实施例中，设置发光单元140包括发光器件D1，驱动单元130包括第一晶体管M1，数据写入单元120包括第二晶体管M2，预充电单元110包括第三晶体管M3；第一晶体管M1的第一极连接第一电源线ELVDD，第一晶体管M1的第二极连接至发光器件D1的第一端，发光器件D1的第二端连接第二电源线ELVSS；第二晶体管M2的第一极连接数据线，第二晶体管M2的第二极连接第一晶体管M1的栅极，第二晶体管M2的栅极连接扫描信号线；存储电容C1的第一端连接第一晶体管M1的栅极，存储电容C1的第二端连接第一晶体管M1的第一极；第三晶体管M3的第一极连接预充电信号线Vn，第三晶体管M3的第二极连接第一晶体管M1的栅极。

参考图4，示例性地，本实施例中的像素驱动电路工作时，其显示一帧画面的工作时序内，至少包括预充电阶段、数据写入阶段和发光阶段。第一晶体管M1作为驱动晶体管，第二晶体管M2和第三晶体管M3作为开关晶体管。在数据写入阶段之前的预充电阶段，控制第一晶体管M1和第二晶体管M2关断，并控制第三晶体管M3导通，预充电信号线Vn上的信号可通过第三晶体管M3写入存储电容C1，为存储电容C1进行预充电。在数据写入阶段，控制第三晶体管M3关断，并控制第二晶体管M2导通，数据线Vdata n上的信号可通过第二晶体管M2同时写入存储电容C1和第一晶体管M1的栅极，实现存储电容C1的充电，以及第一晶体管M1的数据电压的写入。在发光阶段，第一晶体管M1根据其栅极写入的数据电压驱动发光单元140发光。并且，在发光阶段，存储电容C1可对第一晶体管M1栅极的电位进行存储保持。

图5是本发明实施例提供的一种显示面板的结构示意图，结合图4和图5，示例性地，显示面板200包括多行像素行，图5仅示意性地示出了显示面板200中的三行像素行，实际应用时，显示面板200中包括多行像素行。其中，每一像素行连接不同的扫描信号线(Scan1-Scan n)，自第二行像素行起，每行像素行对应的像素驱动电路100的第三晶体管M3的栅极连接于上一行像素行对应连接的扫描信号线；其中，在显示一帧画面时，每行像素行对应连接的扫描信号线上的有效电平信号发生在下一行像素行对应连接的扫描信号线上的有效电平信号之前。

具体地，本发明实施例中的显示面板200包括本发明任意实施例所提供的像素驱动电路100，该显示面板200还包括第一电源线ELVDD、第二电源线ELVSS、多条数据线Vdata1-Vdatan和多条预充电信号线V1-Vn。其中，多条扫描信号线(Scan1-Scan n)可沿行方向延伸，多条数据线(Vdata1-Vdatan)可沿列方向延伸并与扫描信号线交叉，扫描信号线和数据线的交叉，可限定出显示面板上的多个像素区域，每个像素区域中均可设置像素驱动电路100。多条扫描信号线(Scan1-Scan n)可与栅极驱动器300电连接，栅极驱动器300例如可以包括多个级联的移位寄存器，从而为多条扫描信号线逐行提供扫描信号，以逐行选中扫描信号线。多条数据线(Vdata1-Vdatan)可与源极驱动器400电连接，源极驱动器400可向对应的数据线提供数据电压信号，以驱动像素驱动电路100中的发光单元进行发光显示。第一电源线ELVDD和第二电源线ELVSS可与电源芯片500电连接，电源芯片500可向第一电源线ELVDD提供第一电源电压信号，向第二电源线ELVSS提供第二电源电压信号。

结合图4和图5，示例性地，显示面板200中的多条扫描信号线(Scan1-Scan n)对应于多行像素驱动电路设置，该扫描信号线可控制像素驱动电路逐行驱动发光单元进行发光显示。扫描信号线Scan i(1≥i≥n)为本行像素驱动电路对应连接的扫描信号线，描信号线Scan i-1(1≥i≥n)可以是上一行像素驱动电路对应连接的扫描信号线。上一行像素驱动电路所连接的描信号线Scan i-1上的有效电平信号发生在本行像素驱动电路所连接的描信号线Scan i上的有效电平信号之前。例如，当本行像素驱动电路为显示面板中的第二行像素驱动电路时，图4所示和图5所示与第2行像素行对应的像素驱动电路100上的第二晶体管M2的栅极所连接的第一扫描信号线Scan n为扫描信号线Scan2，第三晶体管M3的栅极所连接的第二扫描信号线Scan n-1为上一行像素驱动电路对应的扫描信号线Scan1，在第二晶体管M2和第三晶体管M3均为P沟道晶体管，低电平信号为驱动第二晶体管M2和第三晶体管M3导通的有效电平信号时，驱动一帧画面的驱动时序内，扫描信号线Scan1的脉冲信号中的低有效信号发生在扫描信号线Scan2的脉冲信号中的低有效信号之前。

本实施例中，这样设置的好处在于，在上一行像素驱动电路的数据写入阶段中，为其中的存储电容进行充电的同时，通过预充电信号线Vn为本行像素驱动电路中的存储电容C1进行预充电。而当本行像素驱动电路工作时，存储电容C1已预先充入一部分电压，本行像素驱动电路进入数据写入阶段时，继续为存储电容C1进行充电，即使像素驱动电路的扫描时间较短，也可以有效保证存储电容C1迅速充电至数据电压。本实施例的技术方案，利用显示面板中已有的扫描信号线来控制预充电信号线Vn通过第三晶体管M3为存储电容C1进行预充电的时序，在保证了存储电容C1充分充电的基础上，无需额外设置信号走线来对第三晶体管M3进行控制，节约了显示面板的制作成本。

图6是本发明实施例提供的另一种显示面板的结构示意图，结合图4和图6，本实施例中，可以设置位于同一行像素行中的像素驱动电路100的第三晶体管M3的栅极均与同一条预充电控制信号线连接；其中，在显示一帧画面时，预充电控制信号线上的有效电平信号发生在扫描信号线上的有效电平信号之前。

结合图4和图6，具体地，本实施例中，显示面板200还包括多条预充电控制线(PRE1-PREn)，每行像素驱动电路100中的第二晶体管M2的栅极连接该像素行所对应的扫描信号线，每行像素驱动电路100中的第三晶体管M3的栅极连接同一条预充电控制线。示例性地，多条预充电控制线(PRE1-PREn)可与栅极驱动器300电连接，通过栅极驱动器300向多条预充电控制线(PRE1-PREn)逐行提供预充电控制信号，并向多条扫描信号线(Scan1-Scann)逐行提供扫描信号。以第二晶体管M2和第三晶体管M3均为P沟道晶体管，低电平信号为驱动第二晶体管M2和第三晶体管M3导通的有效电平信号为例，驱动一帧画面的驱动时序内，每行像素驱动电路所连接的预充电控制线上的脉冲信号的低有效电平信号，发生在该行像素驱动电路所连接的扫描信号线上的脉冲信号的低有效电平信号之前，以控制像素驱动电路100中的第三晶体管M3在第二晶体管M2导通之间导通，实现存储电容C1的预充电。

参考图6，示例性地，预充电控制线(PRE1-PREn)与数据线(Vdata1-Vdatan)异层设置，并与数据线(Vdata1-Vdatan)存在交叠。具体地，可设置显示面板中的多条预充电控制线(PRE1-PREn)沿行方向延伸，并与沿列方向延伸的多条数据线(Vdata1-Vdatan)存在交叠。将预充电控制线(PRE1-PREn)与数据线(Vdata1-Vdatan)异层设置，可以避免预充电控制线(PRE1-PREn)上的信号与数据线(Vdata1-Vdatan)上的信号发生串扰。

图7是本发明实施例提供的另一种显示面板的结构示意图，结合图4和图7，本实施例中，还可以设置显示面板200中所有像素驱动电路100中的第三晶体管M3的栅极均与同一条预充电控制信号线PRE连接；其中，在显示一帧画面时，预充电控制信号线PRE上的有效电平信号发生在扫描信号线上的有效电平信号之前。示例性地，本实施例中，可以在显示面板中设置多条沿列方向延伸的预充电控制线(PRE1-PREn)，以及一条沿行方向延伸的预充电控制线PRE，预充电控制线(PRE1-PREn)通过预充电控制线PRE与栅极驱动器300电连接，通过栅极驱动器300、预充电控制线PRE和预充电控制线(PRE1-PREn)向所有像素驱动电路100中的第三晶体管M3的栅极提供同样的信号。

图8是本发明实施例提供的一种像素驱动电路的驱动时序图，图8示意性的示出了显示面板显示一帧画面的过程中，驱动每行像素驱动电路进行发光显示的时序。结合图4、图7和图8，仍以第二晶体管M2和第三晶体管M3均为P沟道晶体管，低电平信号为驱动第二晶体管M2和第三晶体管M3导通的有效电平信号为例，驱动一帧画面的驱动时序内，预充电控制信号线PRE上有效电平信号即低电平信号，发生在所有扫描信号线(Scan 1-Scan n)上的有效电平信号之前。即在显示一帧画面的初始时刻，在所有像素驱动电路开始工作前，控制所有像素驱动电路100中的第三晶体管M3均导通，通过预充电信号线Vn为所有像素驱动电路100中的存储电容C1进行预充电，这样所有像素驱动电路100开始工作时，存储电容C1已预先充入一部分电压，各像素驱动电路100进入数据写入阶段时，继续为存储电容C1进行充电，使存储电容C1迅速充电至数据电压。本实施例的技术方案，不仅能够有效缩短存储电容的充电时间，而且控制方式简单，有效改善了现有技术中由于屏体刷新率的提高所导致的像素驱动电路充电不足的问题，能够保证显示面板以较高的刷新率进行正常显示，提升了显示装置的显示效果。

图9是本发明实施例所提供的另一种像素驱动电路的结构示意图，如图9所示，本实例中，像素驱动电路还包括第四晶体管M4，第四晶体管M4连接于第一晶体管M1和发光单元140之间，第四晶体管M4的栅极连接使能信号线EM。其中，第四晶体管M4用于控制发光器件D1进行发光的时刻，避免发光器件D1在预充电过程中发光而提前消耗存储电容C1中存储的电压，使得预充电阶段完成后，存储电容C1中存储的电压能够达到预充电的电压，并保证存储电容C1在数据写入阶段能够顺利充电至数据电压，以提升显示效果。

图10是本发明实施例提供的另一种像素驱动电路的驱动时序图，可以根据图10所示的驱动时序来控制图9所示的像素驱动电路工作。结合图9和图10，对图9所示的像素驱动电路的工作过程进行示例说明。其中，图9所示的像素驱动电路的工作时序包括预充电阶段t11、数据写入阶段t12和发光阶段t13。

在预充电阶段t11，使能信号线EM输入高电平信号，第四晶体管M4关断。扫描信号线Scan n输入高电平信号，第一晶体管M1和第二晶体管M2关断。扫描信号线Scan n-1输入低电平信号，第三晶体管M3导通。预充电信号线Vn输入预充电电压信号，预充电电压通过第三晶体管M3写入存储电容C1，为存储电容C1进行预充电。其中，预充电信号线Vn上的电压为V，且∣V∣≤1/2Vdata。扫描信号线Scan n为本行像素驱动电路的扫描信号线，扫描信号线Scan n-1可以是上一行像素驱动电路的扫描信号线，即，预充电阶段t11为上一行像素驱动电路的数据写入阶段，在上一行像素驱动电路进行数据电压写入，为其中的存储电容充电的同时，通过预充电信号线Vn为本行的存储电容C1进行预充电。

在数据写入阶段t12，使能信号线EM输入高电平信号，第四晶体管M4关断。扫描信号线Scan n-1输入高电平信号，第三晶体管M3关断。扫描信号线Scan n输入低电平信号，第二晶体管M2导通。数据线Vdata n输入数据电压信号，数据电压Vdata通过第二晶体管M2同时写入存储电容C1和第一晶体管M1的栅极，实现存储电容C1的充电，以及第一晶体管M1的数据电压的写入。数据写入阶段t12开始时，存储电容C1中的电压已预先充至V，因此在数据写入阶段t12中，存储电容C1中的电压可迅速充至数据电压Vdata，相较于现有技术，有效缩短了存储电容C1的充电时间。

在发光阶段t13，扫描信号线Scan n输入高电平信号，第二晶体管M2关断。扫描信号线Scan n-1输入高电平信号，第三晶体管M3关断。使能信号线EM输入低电平信号，第一晶体管M1和第四晶体管M4导通。第一电源线ELVDD输入第一电源电压信号，第一电源电压通过第一晶体管M1和第四晶体管M4写入发光器件D1的阳极，第二电源线ELVSS输入第二电源电压信号，第二电源电压信号写入发光器件D1的阴极，第一晶体管M1驱动发光器件D1发光。发光阶段t13中，存储电容C1所存储的数据电压Vdata，能够保证第一晶体管M1以充足而稳定的驱动电流驱动发光器件D1发光，在屏体刷新率较高的情况下，即使像素驱动电路中每行的扫描时间缩短，本实施例的技术方案也能保证存储电容C1在短时间内迅速充电至数据电压Vdata，从而在发光阶段对第一晶体管M1栅极的电位进行存储保持，保证发光器件D1以充足的驱动电流进行发光显示，优化了显示面板的显示效果。

图11是本发明实施例所提供的另一种像素驱动电路的结构示意图，如图11所示，本实例中，发光单元140包括发光器件D1，像素驱动电路还包括第五晶体管M5、第六晶体管M6和第七晶体管M7；第五晶体管M5的第一极连接第一电源线ELVDD，第五晶体管M5的第二极连接和第一晶体管M1的第一极，第六晶体管M6的第一极连接第一晶体管M1的第二极，第六晶体管M6的第二极连接和发光器件D1的第一端，第五晶体管M5和第六晶体管M6的栅极连接使能信号线EM；第七晶体管M7的第一极连接预充电信号线Vn，第七晶体管M7的第二极连接发光器件D1的第一端；其中，第七晶体管M7与第三晶体管M3的栅极连接同一条信号线，该信号线可为上述实施例中所述的上一行像素行对应连接的扫描信号线或者预充电控制信号线。本实例中，设置预充电信号线Vn为初始化信号线，在初始化阶段，初始化信号线上的电压的绝对值小于或等于数据电压Vdata的二分之一。

图11所示的像素驱动电路，也可以在图10所示的驱动时序的控制下工作，结合图10和图11，对图11所示的像素驱动电路的工作过程进行说明。其中，图11所示的像素驱动电路的工作时序包括初始化阶段(预充电阶段)t11、数据写入阶段t12和发光阶段t13。

在初始化阶段(预充电阶段)t11，使能信号线EM输入高电平信号，第五晶体管M5和第六晶体管M6关断。扫描信号线Scan n输入高电平信号，第二晶体管M2关断。第三晶体管M3和第七晶体管M7的栅极所连接的信号线Scan n-1/PRE输入低电平信号，第三晶体管M3和第七晶体管M7导通。初始化信号线Vref输入初始化电压信号，初始化电压通过第三晶体管M3写入存储电容C1，实现存储电容C1的预充电，同时，初始化电压通过第三晶体管M3写入第一晶体管M1的栅极，第一晶体管M1的栅极电位被初始化为初始化电压的电位。初始化电压还通过第七晶体管M7写入发光器件D1的阳极，发光器件D1第一端的电位也被初始化为初始化电压的电位。

本实施例中，配置预充电信号线Vn为初始化信号线，在初始化阶段，初始化信号线上的电压的绝对值小于等于数据电压Vdata的二分之一，使得像素驱动电路的初始化过程和预充电过程可以在一个阶段内实现，即初始化阶段(预充电阶段)t11，既能够通过初始化信号线上的电压为存储电容C1进行充电，保证存储电容C1在数据写入阶段能够顺利充电至数据电压，又能通过初始化信号线上的电压清除像素驱动电路在驱动上一帧显示画面时，在第一晶体管M1的栅极及发光器件D1阳极残留的电荷，避免上一帧显示画面的残留电荷对下一帧显示画面产生影响。复用初始化信号线作为预充电信号线，无需额外在显示面板中额外多设置预充电信号线，节约了显示面板的制造成本。将初始化过程和预充电过程在一个阶段内实现，能够节约驱动每行像素进行显示的时间，从而满足显示装置的高刷新率需求，并解决了显示装置的高刷新率需求所导致的存储电容充电不足的问题，提升了显示装置的显示效果。

在数据写入阶段t12，使能信号线EM输入高电平信号，第五晶体管M5和第六晶体管M6关断。扫描信号线Scan n输入低电平信号，第二晶体管M2导通。第三晶体管M3和第七晶体管M7的栅极所连接的信号线Scan n-1/PRE输入低电平信号，第三晶体管M3和第七晶体管M7关断。数据线Vdata n输入数据电压信号，数据电压Vdata通过第二晶体管M2写入第一晶体管M1的栅极和存储电容C1，实现第一晶体管M1栅极数据电压的写入以及存储电容C1的充电。数据写入阶段t12开始时，存储电容C1中的电压已预先充至预充电电压V，其中且∣V∣≤1/2Vdata，因此在数据写入阶段t12中，存储电容C1中的电压可迅速充至数据电压Vdata，相较于现有技术，有效缩短了存储电容C1的充电时间。

在发光阶段t13，使能信号线EM输入高电平信号，第五晶体管M5和第六晶体管M6导通。扫描信号线Scan n输入低电平信号，第二晶体管M2关断。第三晶体管M3和第七晶体管M7的栅极所连接的信号线Scan n-1/PRE输入低电平信号，第三晶体管M3和第七晶体管M7关断。第一电源线ELVDD输入第一电源电压信号，第一电源电压通过第五晶体管M5、第一晶体管M1和第六晶体管M6写入发光器件D1的阳极，第二电源线ELVSS输入第二电源电压信号，第二电源电压信号写入发光器件D1的阴极，第一晶体管M1驱动发光器件D1发光。发光阶段t13中，存储电容C1所存储的数据电压Vdata，能够保证第一晶体管M1以充足而稳定的驱动电流驱动发光器件D1发光，在屏体刷新率较高的情况下，即使像素驱动电路中每行的扫描时间缩短，本实施例的技术方案也能保证存储电容C1在短时间内迅速充电至数据电压Vdata，从而在发光阶段对第一晶体管M1栅极的电位进行存储保持，保证发光器件D1以充足的驱动电流进行发光显示，优化了显示面板的显示效果。

本发明实施例还提供了一种显示面板的像素驱动电路的驱动方法，本发明实施例所提供的驱动方法能够驱动本发明任意实施例中的显示面板的像素驱动电路进行工作。图12是本发明实施例提供的一种显示面板的像素驱动电路的驱动方法的流程示意图，具体地，参考图2，像素驱动电路包括：预充电单元110、数据写入单元120、驱动单元130、存储电容C1和发光单元140；参考图12，该驱动方法包括：

S110、在预充电阶段，控制预充电单元在数据写入阶段之前对存储电容进行预充电；

S120、在数据写入阶段，控制数据写入单元向驱动单元和存储电容写入数据电压，存储电容存储数据写入单元写入的数据电压；

S130、在发光阶段，驱动单元根据存储电容存储的数据电压驱动发光单元发光。

参考图2，随着屏体刷新率的提高，存储电容C1的充电时间会缩短，本实施例的技术方案，可以在数据写入阶段之前，为存储电容C1进行预充电，使得存储电容C1在数据写入阶段中，能够以较短的时间迅速充电至数据电压Vdata，以保证发光阶段中，驱动单元130能够以充足的驱动电流来驱动发光单元140正常发光。本实施例的技术方案，有效改善了现有技术中由于屏体刷新率的提高所导致的像素驱动电路充电不足的问题，能够保证显示装置以较高的刷新率进行正常显示，提升了显示装置的显示效果。

在本发明的一种实施方式中，控制预充电单元在数据写入阶段之前对存储电容进行预充电的过程包括：通过预充电控制信号打开预充电单元，预充电信号经预充电单元向存储电容充电，预充电信号的绝对值小于或等于数据电压的二分之一。

示例性地，参考图2，为了保证存储电容C1的预充电效果，可以设置预充电单元110对存储电容C1进行预充电的电压的绝对值小于或等于数据电压Vdata的二分之一。这样设置的好处在于，考虑到了在预充电阶段前，存储电容C1内的电压为0或为上一帧显示画面的数据电压等特殊情况，设置存储电容C1的预充电电压的绝对值为0至最高电平Vdata的一半范围内的任意值，能够有效避免存储电容C1内的特殊电平所导致的充电时间不足的风险。

在本发明的一种实施方式中，控制数据写入单元向驱动单元和存储电容写入数据电压的过程包括：通过扫描信号打开数据写入单元，数据电压经数据写入单元写入存储电容和驱动单元；其中，在驱动一帧显示画面的驱动时序内，预充电控制信号的有效电平信号发生在扫描信号的有效电平信号之前。

参考图2，通过设置预充电控制信号的有效电平信号发生在扫描信号的有效电平信号之前，使得预充电单元110先于数据写入单元120导通，预充电单元110对存储电容C1进行预充电的过程，发生在数据写入单元120对驱动单元130和存储电容C1进行数据电压写入的过程之前。这样存储电容C1在数据写入阶段中，能够以较短的时间迅速充电至数据电压Vdata，以保证发光阶段中，驱动单元130能够以充足的驱动电流来驱动发光单元140正常发光。

本发明实施例还提供了一种显示装置，该显示装置可以是手机和电脑等显示装置。本发明实施例所提供的显示装置，包括本发明任意实施例所提供的显示面板的像素驱动电路，因此具有该像素驱动电路相应的功能模块和有益效果，不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示面板的像素驱动电路，所述显示面板包括多行像素行，所述像素驱动电路用于驱动所述像素行中的子像素，其特征在于，所述像素驱动电路包括：预充电单元、数据写入单元、驱动单元、存储电容和发光单元；

所述数据写入单元用于在数据写入阶段向所述驱动单元和所述存储电容写入数据电压；

所述存储电容用于存储所述数据电压；

所述驱动单元用于根据所述存储电容存储的数据电压驱动所述发光单元发光；

所述预充电单元用于在数据写入阶段之前对所述存储电容进行预充电。

2.根据权利要求1所述的显示面板的像素驱动电路，其特征在于，所述预充电单元对所述存储电容进行预充电的电压的绝对值小于或等于所述数据电压的二分之一。

3.根据权利要求2所述的显示面板的像素驱动电路，其特征在于，所述发光单元包括发光器件，所述驱动单元包括第一晶体管，所述数据写入单元包括第二晶体管，所述预充电单元包括第三晶体管；

所述第一晶体管的第一极连接第一电源线，所述第一晶体管的第二极连接至所述发光器件的第一端，所述发光器件的第二端连接第二电源线；

所述第二晶体管的第一极连接数据线，所述第二晶体管的第二极连接所述第一晶体管的栅极，所述第二晶体管的栅极连接扫描信号线；

所述存储电容的第一端连接所述第一晶体管的栅极，所述存储电容的第二端连接所述第一晶体管的第一极；

所述第三晶体管的第一极连接所述预充电信号线，所述第三晶体管的第二极连接所述第一晶体管的栅极。

4.根据权利要求3所述的显示面板的像素驱动电路，其特征在于，每一所述像素行连接不同的所述扫描信号线，自第二行所述像素行起，每行所述像素行对应的所述像素驱动电路的所述第三晶体管的栅极连接于上一行所述像素行对应连接的所述扫描信号线；其中，

在显示一帧画面时，每行所述像素行对应连接的扫描信号线上的有效电平信号发生在下一行所述像素行对应连接的扫描信号线上的有效电平信号之前。

5.根据权利要求3所述的显示面板的像素驱动电路，其特征在于，位于同一行所述像素行中的所述像素驱动电路的所述第三晶体管的栅极均与同一预充电控制信号线连接；其中，

在显示一帧画面时，所述预充电控制信号线上的有效电平信号发生在所述扫描信号线上的有效电平信号之前。

6.根据权利要求4或5所述的显示面板的像素驱动电路，其特征在于，还包括第四晶体管，所述第四晶体管连接于所述第一晶体管和所述发光单元之间，所述第四晶体管的栅极连接使能信号线。

7.一种显示面板的像素驱动电路的驱动方法，所述像素驱动电路包括预充电单元、数据写入单元、驱动单元、存储电容和发光单元，其特征在于，所述驱动方法包括：

在预充电阶段，控制所述预充电单元在数据写入阶段之前对所述存储电容进行预充电；

在数据写入阶段，控制所述数据写入单元向所述驱动单元和所述存储电容写入数据电压，所述存储电容存储所述数据写入单元写入的所述数据电压；

在发光阶段，所述驱动单元根据所述存储电容存储的数据电压驱动所述发光单元发光。

8.根据权利要求7所述的显示面板的像素驱动电路的驱动方法，其特征在于，所述控制所述预充电单元在数据写入阶段之前对所述存储电容进行预充电的过程包括：

通过预充电控制信号打开所述预充电单元，预充电信号经所述预充电单元向所述存储电容充电，所述预充电信号的绝对值小于或等于所述数据电压的二分之一。

9.根据权利要求8所述的显示面板的像素驱动电路的驱动方法，其特征在于，所述控制所述数据写入单元向所述驱动单元和所述存储电容写入数据电压的过程包括：

通过扫描信号打开所述数据写入单元，所述数据电压经所述数据写入单元写入所述存储电容和所述驱动单元；其中，

在驱动一帧显示画面的驱动时序内，所述预充电控制信号的有效电平信号发生在所述扫描信号的有效电平信号之前。

10.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的显示面板的像素驱动电路。

Images