CN117397387A - 具有竖直结构中的侧壁及块体区域的存储器单元 - Google Patents

具有竖直结构中的侧壁及块体区域的存储器单元 Download PDF

Info

Publication number
CN117397387A
CN117397387A CN202280036881.5A CN202280036881A CN117397387A CN 117397387 A CN117397387 A CN 117397387A CN 202280036881 A CN202280036881 A CN 202280036881A CN 117397387 A CN117397387 A CN 117397387A
Authority
CN
China
Prior art keywords
memory
electrode
region
sidewall
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280036881.5A
Other languages
English (en)
Inventor
L·弗拉汀
E·瓦雷西
P·凡蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117397387A publication Critical patent/CN117397387A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开描述用于具有竖直结构中的侧壁及块体区域的存储器单元的技术的方法、系统及装置。存储器单元可包含第一电极、第二电极及所述第一电极与所述第二电极之间的自选择存储元件。所述块体区域可延伸在所述第一电极与所述侧壁区域之间。所述块体区域可包含具有第一组合物的硫属化物材料，且所述侧壁区域可包含具有不同于所述第一组合物的第二组合物的所述硫属化物材料。而且，所述侧壁区域可将所述块体区域与所述第二电极分离。

Description

具有竖直结构中的侧壁及块体区域的存储器单元
交叉参考
本专利申请案主张福莱顿(FRATIN)等人在2021年5月27日提交的转让给其受让人的标题为“具有竖直结构中的侧壁及块体区域的存储器单元(MEMORY CELLS WITHSIDEWALL AND BULK REGIONS IN VERTICAL STRUCTURES)”且以引用的方式明确并入本文中的第17/332,672号美国临时专利申请案的权益。
技术领域
下文大体上涉及用于存储器的一或多个系统，且更具体来说，涉及具有竖直结构中的侧壁及块体区域的存储器单元。
背景技术
存储器装置广泛用于存储各种电子装置(例如计算机、用户装置、无线通信装置、相机、数字显示器及类似者)中的信息。通过将存储器装置内的存储器单元编程到各种状态而存储信息。举例来说，二元存储器单元可编程到两种支持状态中的一者，所述状态通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两种状态，可存储所述状态中的任一者。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将状态写入或编程在存储器装置中。
存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫属化物存储器技术等等。存储器单元可为易失性的或非易失性的。
附图说明
图1说明根据如本文中公开的实例的包含具有侧壁及块体区域的存储器单元的系统的实例。
图2说明根据如本文中公开的实例的包含具有侧壁及块体区域的存储器单元的存储器裸片的实例。
图3说明根据如本文中公开的实例的具有竖直安置存储器单元的平面存储器阵列的实例。
图4说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。
图5说明根据如本文中公开的实例的用于形成包含具有侧壁及块体区域的存储器单元的竖直支柱的一或多个操作。
图6A及6B说明根据如本文中公开的实例的具有水平安置存储器单元的竖直存储器阵列的多个视图。
图7说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。
图8说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
图9说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。
图10到13说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
图14展示说明根据如本文中公开的实例的支持具有竖直结构中的侧壁及块体区域的存储器单元的一或若干方法的流程图。
具体实施方式
存储器装置可包含由硫属化物材料形成的自选择存储器单元。自选择存储器单元可为经配置以基于硫属化物材料的可编程电阻或可编程阈值电压而存储信息的电阻存储器的实例。由自选择存储器单元存储的信息可基于用于将信息写入到自选择存储器单元的信号的极性及用于从自选择存储器单元读取信息的信号的极性。自选择存储器单元的硫属化物材料可包含具有不同浓度的材料的不同区域以执行不同功能。举例来说，存储器单元可包含经配置以存储信息的“块体区域”及经配置以保护块体区域的“侧壁区域”。
竖直存储器阵列的第一层可包含一组存储器单元，所述一组存储器单元在平行于衬底的方向上延伸且除跨衬底分布以外，还跨在法向于衬底的方向上延伸的位线分布。在一些实例中，在平行方向上延伸的所述一组存储器单元可被称为水平安置存储器单元且可为具有可编程阈值电压的自选择存储器单元。自选择存储器单元可不与用于将存储元件与跨竖直存储器阵列中的其它自选择存储器单元施加的电压隔离的选择元件(例如，晶体管二极管)耦合。所述一组水平安置自选择存储器单元可包含组件的水平安置，所述组件包含由导电材料组成的底部电极，靠近底部电极、由硫属化物材料组成且具有可编程阈值电压的存储元件及靠近存储元件且由导电材料组成的顶部电极。
在一些实例中，水平安置存储器单元可包含具有非可编程侧壁区域及可编程块体区域的存储元件。在一些实例中，侧壁区域可基于暴露于用于形成水平安置存储器单元的工艺而形成。侧壁区域可在正交于通过水平安置存储器单元的导电路径的方向上跨存储元件延伸。在一些实例中，侧壁区域可将存储元件的块体区域与接触位线的水平安置存储器单元的电极(例如，其可被称为顶部电极)分离。在一些实例中，侧壁区域可增加水平安置存储器单元的结构完整性。然而，侧壁区域还可—例如，基于将块体区域与顶部电极分离而降低水平安置存储器单元的性能。
为了改进水平安置存储器单元的性能，用于形成竖直存储器阵列的过程可经修改以移除水平安置自选择存储器单元的至少子集的侧壁区域。在一些实例中，可通过施加电流通过水平安置自选择存储器单元的选定子集而移除侧壁区域。未经受电流的水平安置自选择存储器单元的另一子集可保留侧壁区域且可增加存储器阵列的强度。在一些实例中，未经受电流的存储器单元对应于在存储器阵列的操作期间将不用于数据存储的存储器单元。在一些实例中，未经受电流的存储器单元定位在存储器阵列的外围上。在一些实例中，未经受电流的存储器单元以增加存储器阵列的结构完整性的方式分布在整个存储器阵列中。
通过从水平安置存储器单元的子集移除侧壁区域，可提高水平安置存储器单元的子集的性能。而且，通过在水平安置存储器单元的剩余子集中维持侧壁区域，可增加竖直存储器阵列的结构完整性。
下文在存储器系统的背景下进一步描述上文介绍的本公开的特征。接着，描述平面结构中的存储元件、用于形成平面结构中的存储元件的方法、竖直结构中的存储元件及用于形成竖直结构中的存储元件的方法的特定实例，所述存储元件具有侧壁及块体区域。通过涉及具有竖直结构中的侧壁及块体区域的存储器单元有关的设备图、系统图及流程图进一步说明且参考所述设备图、系统图及流程图描述本公开的这些及其它特征。
图1说明根据如本文中公开的实例的包含具有侧壁及块体区域的存储器单元的系统的实例。系统100可包含主机装置105、存储器装置110及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但可在单个存储器装置(例如，存储器装置110)的背景下描述一或多个存储器装置110的方面。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、因特网连接装置、车辆控制器或类似者的方面。存储器装置110可为所述系统的组件，其可操作以存储用于系统100的一或多个其它组件的数据。
系统100的至少部分可为主机装置105的实例。主机装置105可为在使用存储器来执行过程的装置内(例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置以及其它实例内)的处理器或其它电路系统的实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多种不同类型的主机装置105一起工作。主机装置105与存储器装置110之间的信令可为可操作以支持以下各项中的一或多者：用以调制信号的调制方案；用于传递信号的各种引脚配置；主机装置105及存储器装置110的物理封装的各种形状因子；主机装置105与存储器装置110之间的时钟信令及同步；时序约定；或其它因素。
存储器装置110可为可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应于及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或者一或多个输入/输出控制器)中的一或多者。主机装置105的组件可使用总线135彼此耦合。
处理器125可为可操作以为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或者这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的一部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含用以支持用于数据存储的所要容量或所指定容量的装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或者多芯片存储器或多芯片封装。
存储器裸片160可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含可彼此堆叠或定位成靠近彼此(例如，相对于衬底)的两个或更多个存储器阵列170。在一些实例中，3D存储器裸片160中的存储器阵列170可被称为层面、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠存储器阵列170(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。在一些3D存储器裸片160中，不同层面可共享至少一条共同存取线使得一些层面可共享行线或列线中的一或多者。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令且可为可操作以接收、传输或执行与存储器装置110的组件有关的命令、数据或控制信息。装置存储器控制器155可为可操作以与外部存储器控制器120、一或多个存储器裸片160、或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。
本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可为可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可为可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信，或与外部存储器控制器120或处理器125直接通信，或其组合。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器或者可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可为可操作以实现系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的信息、数据或命令中的一或多者的传递。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，本文中描述的外部存储器控制器120或系统100或主机装置105的其它组件或其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件、或软件、或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，本文中描述的外部存储器控制器120或其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可为可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说，通道115可包含第一端子，所述第一端子包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可为可操作以充当通道的部分。
通道115(以及相关联的信号路径及端子)可专用于传递一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或者其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由通道115传递信令。在SDR信令中，可对于每一时钟循环(例如，在时钟信号的上升或下降沿时)登录信号的一个调制符号(例如，信号电平)。在DDR信令中，可对于每一时钟循环(例如，在时钟信号的上升边沿及下降沿两者时)注册信号的两个调制符号(例如，信号电平)。
在一些实例中，存储器裸片160可包含竖直安置自选择存储器单元；水平安置自选择存储器单元；或两者。自选择存储器单元可包含具有侧壁区域及块体区域的存储组件。块体区域及侧壁区域可由硫属化物材料组成，但块体区域可具有不同于侧壁区域的组合物。在一些实例中，组成块体区域的硫属化物材料的组合物是可编程的，而组成侧壁区域的硫属化物材料的组合物并非可编程的。尽管并非可编程，但侧壁区域可增加自选择存储器单元的结构完整性，以及其它益处。在一些实例中，可形成侧壁区域以增加存储器单元(及在一些实例中，存储器裸片160)的结构完整性，控制块体区域的尺寸(例如，改进块体区域的性能)，增加侧壁区域的电阻率(例如，减少通过侧壁区域的泄漏)或其任何组合。
图2说明根据如本文中公开的实例的包含具有侧壁及块体区域的存储器单元的存储器裸片的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置、或电子存储器设备。存储器裸片200可包含可各自可编程以存储不同逻辑状态(例如，一组两种或更多种可能状态的编程状态)的一或多个存储器单元205。举例来说，存储器单元205可为可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元205)可为可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可经布置成阵列，例如参考图1描述的存储器阵列170。
存储器单元205可使用可配置材料(其可被称为存储器元件、存储器存储元件、材料元件、材料存储器元件、材料部分或极性写入材料部分等等)来存储逻辑状态。存储器单元205的可配置材料可指基于硫属化物的存储组件，如参考图3更详细地描述。举例来说，硫属化物存储元件可用于相变存储器(PCM)单元、阈值化存储器单元或自选择存储器单元中。
存储器裸片200可包含布置成图案(例如栅格状图案)的存取线(例如，行线210及列线215)。存取线可由一或多种导电材料形成。在一些实例中，行线210可被称为字线。在一些实例中，列线215可被称为数字线或位线。在不失理解或操作的情况下，对存取线、行线、列线、字线、数字线或位线或它们的类似物的引用可互换。存储器单元205可定位在行线210及列线215的相交点处。
可通过激活或选择存取线(例如行线210或列线215中的一或多者)而对存储器单元205执行例如读取及写入的操作。通过偏置行线210及列线215(例如，将电压施加到行线210或列线215)，单个存储器单元205可在它们的相交点处被存取。呈二维或三维配置的行线210及列线215的相交点可被称为存储器单元205的地址。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。
可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收行地址激活行线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收列地址激活列线215。
感测组件230可为可操作以检测存储器单元205的状态(例如，材料状态、电阻、阈值状态)且基于所存储状态确定存储器单元205的逻辑状态。感测组件230可包含用以放大或以其它方式转换由存取存储器单元205所致的信号的一或多个感测放大器。感测组件230可比较从存储器单元205检测的信号与参考235(例如，参考电压)。存储器单元205的所检测逻辑状态可作为感测组件230的输出提供(例如，到输入/输出240)，且可向包含存储器裸片200的存储器装置的另一组件指示所检测逻辑状态。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件230)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件230中的一或多者可与本地存储器控制器260共置。本地存储器控制器260可为可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传递到主机装置105。本地存储器控制器260可产生行信号及列地址信号以激活目标行线210及目标列线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间所使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状、或持续时间可变动且对于在操作存储器裸片200中论述的各种操作来说可不同。
本地存储器控制器260可为可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，可由本地存储器控制器260响应于(例如，来自主机装置105的)各种存取命令而执行或以其它方式协调存取操作。本地存储器控制器260可为可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作有关但与存取存储器单元205不直接有关的其它操作。
在一些实例中，存储器裸片200可包含竖直安置自选择存储器单元(例如，存储器单元205)；水平安置自选择存储器单元(例如，存储器单元205)；或两者。自选择存储器单元(例如，存储器单元205)可包含具有侧壁区域及块体区域的存储组件。块体区域及侧壁区域可由硫属化物材料组成，但块体区域可具有不同于侧壁区域的组合物。在一些实例中，组成块体区域的硫属化物材料的组合物是可编程的，而组成侧壁区域的硫属化物材料的组合物并非可编程的。尽管并非可编程，但侧壁区域可增加自选择存储器单元的结构完整性，以及其它益处。在一些实例中，可形成侧壁区域以增加存储器单元205(及在一些实例中，存储器裸片200)的结构完整性，控制块体区域的尺寸(例如，改进块体区域的性能)，增加侧壁区域的电阻率(例如，减少通过侧壁区域的泄漏)或其任何组合。
图3说明根据如本文中公开的实例的具有竖直安置存储器单元的平面存储器阵列的实例。存储器阵列300可为参考图1及2描述的存储器阵列或存储器裸片的部分的实例。存储器阵列300可包含定位在衬底335上方的存储器单元的第一层面305及位于第一阵列或第一层面305的顶部上的存储器单元的第二层面310。尽管存储器阵列300的实例包含两个层面(例如，第一层面305及第二层面310)，但存储器阵列300可包含任何数量的层面(例如，一个层面或多于两个层面)。
存储器阵列300还可包含行线210-a、行线210-b、行线210-c、行线210-d、列线215-a及列线215-b，其可为如参考图2描述的行线210及列线215的实例。在一些实例中，行线210也可被称为字线且列线215可被称为位线或数字线。第一层面305及第二层面310的一或多个存储器单元可包含存取线之间的支柱中的一或多种硫属化物材料。举例来说，存取线之间的单个堆叠可包含第一电极、第一硫属化物材料(例如，选择器组件)、第二电极、第二硫属化物材料(例如，存储元件)、第三电极或其任何组合。尽管用数值指示符标记图3中包含的一些元件，但未标记其它对应元件，但它们是相同或类似的，以试图增加所描绘特征的可见性及清晰度。
第一层面305的一或多个存储器单元可包含第一电极325-a、存储元件320-a或第二电极330-a。第二层面310的一或多个存储器单元可包含第一电极325-b、存储元件320-b及第二电极330-b。存储元件320可为硫属化物材料的实例，例如相变存储元件、阈值化存储元件或自选择存储元件。在一些实例中，第一层面305及第二层面310的存储器单元可具有共同导电线使得第一层面305及第二层面310的对应存储器单元可共享列线215或行线210。举例来说，第二层面310的第一电极325-b及第一层面305的第二电极330-b可与列线215-a耦合使得列线215-a可由竖直邻近存储器单元共享。在一些实例中，接触列线215的电极可被称为顶部电极(例如，第一电极325)且接触行线210的电极可被称为底部电极(例如，第二电极330)。
在一些实例中，存储元件320的材料可包含硫属化物材料或其它合金，包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)、或铟(In)、或其各种组合。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可被称为SAG合金。在一些实例中，SAG合金还可包含硅(Si)且此硫属化物材料可被称为SiSAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其组合，且此类硫属化物材料可分别被称为SiSAG合金或InSAG合金或其组合。在一些实例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些实例中，存储元件320可为相变存储器单元的实例。在此类实例中，存储元件320中使用的材料可基于合金(例如上文列出的合金)且可经操作以便在存储器单元的正常操作期间经历相变或变为不同物理状态。举例来说，相变存储器单元可具有非晶状态(例如，相对无序原子构型)及结晶状态(例如，相对有序原子构型)。
相变存储器单元可展现相变材料(其可为硫属化物材料)的结晶状态与非晶状态的电阻之间的显著差异。处于结晶状态的材料可具有布置成周期性结构的原子，这可导致相对较低电阻。相比之下，处于非晶状态的材料可不具有周期性原子结构或具有相对较小周期性原子结构，这可具有相对较高电阻。
材料的非晶状态与结晶状态之间的电阻值的差异可为实质的。举例来说，处于非晶状态的材料可具有比处于其结晶状态的材料的电阻大一或多个数量级的电阻。在一些实例中，材料可为部分非晶及部分结晶，且电阻可具有处于完全结晶或完全非晶状态的材料的电阻之间的某一值。在此类实例中，可使用材料来存储多于两种逻辑状态(例如，三种或更多种逻辑状态)。
在相变存储器单元(例如，第一电极325-a、存储元件320-a、第二电极330-a)的编程(写入)操作期间，编程脉冲的各种参数可影响(例如，确定、设置、编程)存储元件320的材料的特定行为或特性，例如材料的阈值电压或材料的电阻。为在相变存储器单元中编程低电阻状态(例如，相对结晶状态)，可施加加热或熔化存储元件320的材料的编程脉冲，其可与至少暂时形成相对无序(例如，非晶)原子布置相关联。可在一持续时间内减小(例如，相对缓慢地)编程脉冲的振幅以允许材料在其冷却时形成结晶结构，由此形成稳定结晶材料状态。
为了在相变存储器单元中编程高电阻状态(例如，相对非晶状态)，可施加加热及/或熔化存储元件320的材料的编程脉冲。可比用于低电阻状态的编程脉冲更迅速地减小编程脉冲的振幅。在此类场景中，材料可在原子呈更无序原子布置的情况下冷却，这是因为原子在材料达到稳定状态之前无法形成结晶结构，由此形成稳定非晶材料状态。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压或电阻的差异可对应于存储元件320的读取窗。在一些情况中，存储元件的一部分可经历与逻辑状态相关联的材料变化。在一些实例中，例如对于阈值化存储器单元或自选择存储器单元，由存储器单元支持的一组逻辑状态的一些或全部可与硫属化物材料的非晶状态相关联(例如，处于单种状态的材料可为可操作以存储不同逻辑状态)。
存储器阵列300的架构可被称为交叉点架构，其中存储器单元形成在行线210与列线215之间的拓扑交叉点处。相较于其它存储器架构，此交叉点架构可以较低生产成本提供相对较高密度数据存储。举例来说，相较于其它架构，交叉点架构可具有带有减小的面积及因此增加的存储器单元密度的存储器单元。举例来说，相较于具有6F2存储器单元面积的其它架构(例如具有三端子选择器元件的架构)，所述架构可具有4F2存储器单元面积，其中F是最小特征大小。举例来说，DRAM可使用晶体管(其是三端子装置)作为用于每一存储器单元的选择器元件且相较于交叉点架构可具有更大存储器单元面积。
虽然图3的实例展示两个存储器层面，但其它配置是可行的。在一些实例中，存储器单元的单个存储器层面(其可被称为二维存储器)可构建在衬底335上方。在一些实例中，存储器单元的两个或更多个层面可以类似方式配置成三维交叉点架构。此外，在一些情况中，图3中展示或参考图3描述的元件可如展示或描述那样彼此电耦合但物理上重新布置(例如，存储元件320及可能选择元件或电极可电串联在行线210与列线215之间但可不在支柱或堆叠中)。
存储器阵列300的架构也可被称为平面架构，且存储器阵列300可被称为平面存储器阵列。可通过将不同材料彼此堆叠地沉积在衬底上以获得材料层堆叠而形成平面存储器阵列。在形成材料层堆叠之后，可从材料层堆叠移除材料以形成包含相对于衬底335竖直安置的存储器单元(也可被称为竖直安置存储器单元)的支柱。在一些实例中，导电接触件嵌入在衬底335内且用于存取存取线(例如，行线210)。在一些实例中，第一材料层(例如，导电材料层)可形成在衬底335的顶部上。第二材料层(例如，另一导电材料层)可形成在第一材料层的顶部上。第三材料层(例如，硫属化物材料层)可形成在第二材料层的顶部上。第四材料层(例如，另一导电材料层)可形成在第三材料层的顶部上。且第五材料层(例如，又一导电材料层)可形成在第五材料层的顶部上。
在形成材料层堆叠的同时(或之后)，可(例如，使用蚀刻工艺)移除材料层的部分以形成竖直支柱，所述竖直支柱延伸在字线与位线之间且包含由不同材料层组成并(例如，通过空白空间)彼此分离的竖直安置存储器单元。在一些实例中，使用第一材料层来形成行线210；使用第二材料层来形成与相应字线接触的竖直安置存储器单元的第二电极330；使用第三材料层来形成竖直安置存储器单元的存储元件320；使用第四材料层来形成竖直安置存储器单元的第一电极325；且使用第五材料层来形成与相应第一电极325接触的列线215。
在一些实例中，在形成竖直安置存储器单元之后(或在形成竖直安置存储器单元的同时)，可用填充材料(例如，用绝缘材料、介电材料等)填充竖直安置存储器单元之间的空间。因此，用于形成平面存储器阵列的工艺可导致通过绝缘材料(例如，介电材料)彼此分离(隔离)的竖直安置存储器单元。在一些实例中，用于移除及形成材料层的部分的工艺可包含用于清洁、密封、温度处理、(例如，用污染物)掺杂材料层的所暴露部分或其任何组合的操作。
如本文中描述，竖直安置存储器单元可包含第二电极330、存储元件320及第一电极325。在一些实例中，竖直安置存储器单元可为自选择存储器单元的实例。在此类实例中，存储元件320中使用的材料可基于合金(例如上文列出的合金)。存储元件320可经操作以便在存储器单元的正常操作期间经历到不同物理状态的改变。举例来说，自选择存储器单元可经编程以具有高阈值电压状态或低阈值电压状态。高阈值电压状态可对应于第一逻辑状态(例如，重置状态)且低阈值电压状态可对应于第二逻辑状态(例如，设置状态)。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压的差异(例如，在材料存储逻辑状态‘0’时阈值电压与存储逻辑状态‘1’时阈值电压之间的差异)可对应于存储元件320的读取窗。
由于具有可编程阈值电压，当跨存储元件320施加的电压超过编程阈值电压时，电流可流动通过存储元件320。因此，用于存取一个自选择存储器单元的操作可能不会干扰与共同存取线耦合的另一自选择存储器单元(例如，其具有较高阈值电压)的状态。因此，自选择存储器单元可不与用于将自选择存储器单元与施加到电耦合存储器单元的电压隔离的选择元件(例如，晶体管或二极管)耦合。
可将电压(或电压序列)施加到存储元件以将存储元件的阈值电压编程到所要电平。将电压施加到存储元件可(机械地、热地、电地等)对存储元件施加应力。随着时间推移，电压的施加可降低存储元件的结构完整性。而且，存储元件的结构完整性的降低可降低自选择存储器单元的结构完整性—例如，当存储元件完全由硫属化物材料组成时。另外，在一些实例中，当存储元件的尺寸具有与竖直安置存储器单元中的其它元件相同(或几乎相同)的尺寸时，可降低存储元件的性能。
在一些实例中，存储器单元的方面(例如，存储元件的一部分的侧或外部)可暴露于在形成存储器单元的一部分之后发生的形成及移除工艺—例如，清洁、密封或温度处理工艺。在一些实例中，暴露于额外形成及移除工艺的存储元件的方面的组合物可相对于未(或较少)暴露于额外形成及移除工艺的存储元件(其可被称为块体区域)的方面(例如，存储元件的内部部分)改变。即，形成存储元件且暴露于额外工艺的硫属化物材料的一部分可被污染，合金的成分的浓度可改变，或两者。
在一些实例中，存储元件的所修改部分可被称为存储元件的侧壁区域且存储元件的未修改部分可被称为存储元件的块体区域。在一些实例中，存储元件的侧壁区域可具有与存储元件的块体区域不同(例如，降低)的导电率。另外，存储元件的侧壁区域可并非可编程的—即，当跨存储器单元施加电压时，存储元件的侧壁区域可不改变它们的状态。因此，存储元件的侧壁区域可能不会经受与存储元件的块体区域相同的应力且可在结构上比存储元件的块体区域更强—例如，随着时间推移。
在一些实例中，存储元件的侧壁区域可在平行于通过竖直安置存储器单元的导电路径的竖直方向上从接触字线的竖直安置存储器的电极(其可被称为底部电极)延伸到接触位线的竖直安置存储器的另一电极(其可被称为顶部电极)。而且，在一些实例中，侧壁区域可环绕(或部分环绕)竖直安置存储器单元的存储元件。因此，存储元件的侧壁区域可保护存储元件的块体区域且可机械地稳定竖直安置存储器单元以抵抗在编程操作期间可能出现的应力。然而，在一些实例中，存储元件的侧壁区域可引入过量泄漏电流，从而降低存储器阵列的功率效率。在一些实例中，通过侧壁区域的泄漏电流可与侧壁区域的宽度成比例，且可基于侧壁区域中的不同元素的浓度而增加或减少。另外或替代地，侧壁区域的尺寸可能引起存储元件的块体区域具有非所要尺寸。
为了改进竖直安置自选择存储器单元的性能，用于形成平面存储器阵列的过程可经修改以获得存储元件的侧壁区域及块体区域，这增加存储器单元的结构完整性、改进存储元件的性能或两者，而不增加(或最小增加)存储器阵列的功率消耗。在一些实例中，用于形成平面存储器阵列的过程可经配置以增加存储元件的侧壁区域的宽度(例如，机械强化存储元件)。在一些实例中，用于形成平面存储器阵列的过程可经配置以增加侧壁区域的电阻率(例如，减少通过存储元件的泄漏)。在一些实例中，用于形成平面存储器阵列的过程可经配置以获得导致块体区域的宽度在阈值范围内的侧壁区域的宽度(例如，改进块体区域的性能)。在一些实例中，用于形成平面存储器阵列的过程经配置以获得存储元件的强度、泄漏及性能特性组合。
图4说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。第一透视图400-a展示存储元件420的三维视图。存储元件420可为如参考图3描述的存储元件320的实例(例如，与横截面线0相关联的存储元件)。
存储元件420可包含块体区域440及侧壁区域450(由较暗阴影指示)。如本文中描述，块体区域440及侧壁区域450两者可包含硫属化物材料，其中块体区域440中的硫属化物材料的组合物可不同于侧壁区域450中的硫属化物材料的组合物。举例来说，块体区域440的组成元素的百分比可不同于侧壁区域450的组成元素的百分比。在一些实例中，块体区域440中的硫属化物材料可为可编程以具有不同阈值电压，而侧壁区域450中的硫属化物材料可并非可编程的。在一些实例中，侧壁区域450中的硫属化物材料可在结构上比块体区域440中的硫属化物材料更可靠(例如，在存储元件420的操作寿命内)。侧壁区域450中的硫属化物材料还可具有高电阻率以防止在跨存储元件420施加电压时通过侧壁区域450的电气泄漏。
第二透视图400-b展示沿图3A中展示的线0-0'的存储器阵列300的横截面视图。第二透视图400-b的横截面视图可包含竖直支柱的方面，所述竖直支柱包含存储元件420且可通过在获得第二透视图400-b中展示的横截面之后从存储器阵列300的正面或背面观察来获得。竖直支柱可包含位线415、顶部电极425、底部电极430及字线410，其可为图2及3中描述的列线215、第一电极325、第二电极330及行线210的实例。
在一些实例中，侧壁区域450可分成第一侧壁区域450-1及第二侧壁区域450-2。在一些实例中，密封件455可应用在竖直支柱周围—例如，以保护竖直支柱中的材料免受电介质填充材料的影响。在一些实例中，竖直支柱可在法向于由衬底435界定的平面的方向上延伸(且竖直支柱的组件可堆叠在所述方向上)。如由电流路径460描绘，电流可在法向于由衬底435界定的平面的方向上流动通过存储元件420。在一些实例中，字线410与嵌入在衬底435中的一或多个导电接触件接触。
第三透视图400-c展示沿第二透视图400-b中展示的线1-1'的存储元件420的横截面视图。可通过沿通过存储元件420的电流路径460的方向观察(例如，从存储元件420的底侧或顶侧观察)来获得第三透视图400-c的横截面视图。在一些情况中，侧壁区域450可包围块体区域440。在此类实例中，侧壁区域可分成第三侧壁区域450-3及第四侧壁区域450-4，所述两者接触第一侧壁区域450-1及第二侧壁区域450-2。在一些情况中，侧壁区域450可包含两个不连续区域，例如第一侧壁区域450-1及第二侧壁区域450-2而不包含第三侧壁区域450-3或第四侧壁区域450-4。在一些实例中，侧壁区域450可包含一个区域(例如，第一侧壁区域450-1、第二侧壁区域450-2、第三侧壁区域450-3或第四侧壁区域450-4中的一者)。
在一些实例中，与形成存储元件420相关联的工艺可经配置以获得所要侧壁区域及块体区域配置。在一些实例中，形成工艺经配置以获得所要组合物、所要电阻率、所要尺寸或其任何组合的侧壁区域。举例来说，形成工艺可经配置以形成侧壁区域，其中侧壁区域450的侧不具有小于存储元件420的宽度的5％的宽度(因此，侧壁区域250的两侧的组合宽度可为存储元件420的宽度的至少10％)。在一些实例中，形成工艺经配置以获得具有所要尺寸的块体区域。在此类实例中，形成工艺可经配置以形成侧壁区域，其中侧壁区域的侧不大于存储元件420的宽度的25％(因此，侧壁区域250的两侧的组合宽度可为存储元件420的宽度的至多50％)。在一些实例中，侧壁区域的宽度相对于存储元件420的宽度在10％与50％之间、在15％与45％之间、在20％与40％之间、在25％与35％之间或约30％。在一些实例中，存储元件420可具有大约20纳米的单元尺寸。侧壁区域450的所获得组合物可增加侧壁区域450的结构完整性(例如，强度)，增加侧壁区域450的电阻率(例如，减少通过侧壁区域450的泄漏电流)或两者。侧壁区域450的所获得尺寸可增加侧壁区域450的结构完整性且可得到具有所要尺寸的块体区域。
在一些实例中，所述工艺可经配置使得块体区域440被侧壁区域450环绕。在其它实例中，所述工艺可经配置使得块体区域440被侧壁区域450部分环绕—例如，块体区域440可定位成抵靠存储元件420的侧且在三侧上被侧壁区域450包围。在其它实例中，所述工艺可经配置使得侧壁区域450沿块体区域440的一个侧、两个相对或两个邻近侧定位。块体区域440可从存储元件420的底部延伸到存储元件420的顶部。侧壁区域450还可从存储元件420的底部延伸到存储元件420的顶部。
在一些实例中，用于形成字线410的工艺可能影响第一侧壁区域450-1及第二侧壁区域450-2的形成。即，第一侧壁区域450-1的组合物(例如，其可由S'表示)及尺寸以及第二侧壁区域450-2的组合物及尺寸可基于用于形成字线410的工艺，其中第一侧壁区域450-1及第二侧壁区域450-2的组合物及尺寸可为相同的。类似地，用于形成位线415的工艺可能影响第三侧壁区域450-3及第四侧壁区域450-4的形成。即，第三侧壁区域450-3的组合物(例如，其可由S”表示)及尺寸以及第四侧壁区域450-4的组合物及尺寸可基于用于形成位线415的工艺，其中第三侧壁区域450-3及第四侧壁区域450-4的组合物及尺寸可为相同的。在一些实例中，侧壁区域450的隅角(例如，第一侧壁区域450-1及第三侧壁区域450-3相接的位置，第二侧壁区域450-2及第四侧壁区域450-4相接的位置等等)可具有不同于其它侧壁区域的组合物(例如，其可由S”'表示)。在一些实例中，用于形成字线410及位线415的工艺可经配置使得侧壁区域450的所得部分具有相同组合物及尺寸。
在一些实例中，侧壁区域450的一部分可将块体区域440的顶部与存储元件420的顶部分离—即，块体区域440可从存储元件420的底部延伸到将块体区域440的顶部与存储元件420的顶部分离的侧壁区域450的部分的底部。在此类情况中，侧壁区域450的分离部分可被击穿(例如，通过施加电流通过存储元件420)，使得侧壁区域450的至少一些分离部分可与块体区域440重新集成在一起。因此，块体区域440可延伸穿过侧壁区域450的部分到存储元件420的顶部。本文中且参考图5更详细地描述用于形成存储元件420的工艺。
图5说明根据如本文中公开的实例的用于形成包含具有侧壁及块体区域的存储器单元的竖直支柱的一或多个操作。流程图500可由制造系统或者与制造系统相关联的一或多个控制器执行。流程图500展示经执行以支持形成具有侧壁及块体区域的自选择存储器单元(例如，参考图3及4描述的自选择存储器单元)的操作序列的实例。举例来说，流程图500描绘用于形成具有侧壁区域的竖直安置自选择存储器单元的操作，这增加存储器单元的结构完整性，具有高电阻率，且用于控制存储器单元的尺寸。
流程图500中描述的操作中的一或多者可在工艺中更早或更晚地执行、省略、替换、补充或与另一操作组合执行。而且，可包含本文中描述的未包含在流程图500中的额外操作。
在505，可形成竖直安置存储器单元的存储元件。在一些实例中，可通过在已形成的字线或底部电极上沉积硫属化物材料而形成存储元件。在一些实例中，可通过蚀除(例如，使用干式或湿式蚀刻)硫属化物层的部分，从而留下存储元件(及在一些实例中，底部电极、顶部电极或两者)而形成存储元件。在一些实例中，蚀刻工艺改变暴露于蚀刻工艺的存储元件的一部分的组合物。举例来说，用于蚀刻的化学品(例如，甲烷或氮化物化学品)可与存储元件的所暴露部分反应/组合。在一些实例中，化学品改变存储元件的所暴露部分的组合物，从而形成存储元件的侧壁区域。在一些实例中，选择用于蚀刻的化学品、蚀刻的持续时间或两者以获得侧壁区域的所要组合物。举例来说，可选择蚀刻化学品以增加侧壁区域的结构完整性、电阻率或两者。而且，可选择蚀刻的持续时间以增加化学品渗透到硫属化物材料中—例如，增加侧壁区域的宽度。在一些情况中，侧壁区域的增加宽度与侧壁区域的增加结构完整性相关联。
在一些实例中，蚀刻工艺可修改存储元件的所暴露表面中的一或多种元素的浓度(例如，通过将元素引入到所暴露表面或从所暴露表面移除元素)。在一些实例中，可基于蚀刻溶液中使用的化学品的稀释度、与蚀刻相关联的温度、与蚀刻相关联的压力或其组合来调制蚀刻操作对侧壁区域的效应。
在一些实例中，存储元件可被形成为包含形成字线及位线的工艺的部分。举例来说，在形成字线时可形成存储元件的第一对相对侧且在形成位线时可形成存储元件的第二对相对侧。在一些实例中，可基于形成字线而形成对应于第一对相对侧的第一侧壁区域—所述相对侧中的每一者上的第一侧壁区域的部分可具有彼此相同的组合物及尺寸。在一些实例中，可基于形成位线而形成对应于第二对相对侧的第二侧壁区域—所述相对侧中的每一者上的第一侧壁区域的部分可具有彼此相同的组合物及尺寸。在一些实例中，用于形成字线及位线的工艺可经配置使得存储元件的所有侧上的第一侧壁区域及第二侧壁区域具有彼此相同的组合物及尺寸。
在一些实例中，在形成存储元件之后，可在存储元件的外部上沉积牺牲衬层。牺牲衬层可在形成底部电极及字线的同时保护存储元件。在形成底部电极及字线之后，可替换牺牲衬层—例如，在清洁及/或密封操作之前。在一些实例中，牺牲衬层与存储元件的外部反应，从而影响存储元件的侧壁区域的特性。
在510，可清洁存储元件。在一些实例中，清洁存储元件包含移除定位在存储元件的所暴露表面上的杂质(例如，由于蚀刻)。在一些实例中，用于清洁的化学品(例如，柠檬酸、氨基溶液或过氧化物，例如H2O2或NH4OH)、清洁的持续时间或两者可改变存储元件的组合物。举例来说，可选择清洁化学品以增加侧壁区域的结构完整性、电阻率或两者。而且，可选择清洁的持续时间以增加清洁化学品渗透到硫属化物材料中—例如，增加侧壁区域的宽度。在一些实例中，清洁工艺可修改存储元件的所暴露表面中的一或多种元素的浓度(例如，通过将元素引入到所暴露表面或从所暴露表面移除元素)。在一些实例中，可基于清洁溶液中使用的化学品的稀释度、与清洁相关联的温度、与清洁相关联的压力或其组合来调制清洁操作对侧壁区域的效应。
在515，可掺杂存储元件。存储元件的掺杂可为在一些工艺中可能不会发生的工艺的任选部分。在一些实例中，掺杂存储元件包含将杂质引入到存储元件的所暴露表面中。在一些实例中，用于掺杂的化学品、掺杂的持续时间或两者可改变存储元件的组合物。举例来说，可选择掺杂化学品以增加侧壁区域的结构完整性、电阻率或两者。而且，可选择掺杂的持续时间以增加掺杂化学品渗透到硫属化物材料中—例如，增加侧壁区域的宽度。在一些实例中，掺杂工艺可修改存储元件的所暴露表面中的一或多种元素的浓度。
在520，可对存储元件进行温度处理。存储元件的温度处理可为在一些工艺中可能不会发生的工艺的任选部分。在一些实例中，对存储元件进行温度处理包含将存储元件暴露于高温(在一些实例中，存储元件的外部可暴露于比存储元件的内部更高的温度)。在一些实例中，用于温度处理的温度、温度处理的持续时间或两者可改变存储元件的组合物(例如，通过引起沉积副产物的释放)。举例来说，可选择温度及温度的持续时间以增加侧壁区域的结构完整性、电阻率或两者。在一些实例中，温度处理工艺可修改存储元件的所暴露表面中的一或多种元素的浓度—例如，如果一或多种元素迁移出所暴露表面。
在525，可密封存储元件。在一些实例中，密封存储元件包含在存储元件的外部上沉积密封层(例如参考图4描述的密封件455)。在一些实例中，用于密封的化学品可改变存储元件的组合物。举例来说，可选择密封化学品以增加侧壁区域的结构完整性、电阻率或两者。在一些实例中，密封工艺可修改存储元件的所暴露表面中的一或多种元素的浓度。在一些实例中，可基于密封件中使用的化学品的稀释度、与密封相关联的温度、与密封相关联的压力或其组合来调制密封操作对侧壁区域的效应。在一些实例中，在将密封层应用到存储元件之后可执行温度处理操作，其可与在520描述的温度处理操作类似地影响侧壁区域。
在一些实例中，在形成工艺的不同阶段，可沉积接触存储元件的牺牲材料(例如，占位材料，例如氮化硅或氧化铝)，其中牺牲材料可改变存储元件的侧壁区域的组合物。
因此，可执行用于形成、清洁、掺杂、温度处理及密封存储元件的工艺以增加侧壁区域的结构完整性及电阻率—例如，通过获得存储元件的侧壁区域中的一或多种元素的所要浓度。在一些实例中，用于形成、清洁、掺杂、温度处理及密封存储元件的工艺可相对于存储元件的块体区域增加存储元件的侧壁区域中的元素(例如，具有低易失性的元素，例如铟)的浓度，相对于存储元件的块体区域降低存储元件的侧壁区域中的存储元件中的元素(例如，砷)的浓度，或两者。在一些实例中，不同形成工艺可增加或降低侧壁区域中的不同元素的浓度。在一些实例中，侧壁区域中的具有低易失性的较重元素的浓度可高于块体区域中的较重元素的浓度。
在一些实例中，在完成形成工艺后，侧壁区域中的元素(例如，砷、硒、铟)或元素群组的浓度可与块体区域中的元素的浓度相差2％与20％之间。举例来说，侧壁区域中的砷的浓度可比块体区域中的砷的浓度低2％与20％之间。在另一实例中，硒的浓度可比块体区域中的硒的浓度高20％。在一些实例中，存储元件在形成工艺中的一或多者期间受氧污染。氧可显著更改侧壁区域的电、机械及热稳定性性质。在一些实例中，存储元件中的氧的浓度可在侧壁区域的边缘(例如，密封界面)处达到峰值且可在块体区域内的点处(例如，线性或非线性地)降低到零。
还可执行用于形成、清洁、掺杂、温度处理及密封存储元件的过程以获得侧壁区域的所要尺寸(例如，导致块体区域具有所要尺寸的尺寸)以用于执行不同操作—例如，通过选择特定持续时间、温度、压力或其任何组合。举例来说，可延长所述操作中的一或多者的持续时间(例如，以在较长持续时间内将存储元件暴露于对应化学品)或可(例如，通过增加用其将对应化学品压抵在存储元件上/压入存储元件中的力)增加与一或多个操作相关联的压力以增加侧壁区域的宽度。在一些实例中，实现存储组件的所要尺寸导致存储组件具有低于所要电阻率或结构强度且反之亦然—即，调整(例如，优化)存储组件的一个特性可削弱存储组件的另一特性。因此，在一些实例中，可协同执行用于形成、清洁、掺杂、温度处理及密封存储元件的工艺以获得具有落在所要范围内的尺寸、所要范围内的电阻率及所要范围内的结构强度的侧壁区域。
图6A及6B说明根据如本文中公开的实例的具有水平安置存储器单元的竖直存储器阵列的多个视图。存储器阵列600可为参考图1及2描述的存储器阵列或存储器裸片的部分的实例。
第一透视图601-a展示存储器阵列600的三维视图。存储器阵列600可包含定位在第一衬底635上方的存储器单元的第一群组605及定位成邻近第一群组605且定位在第一衬底635上方的存储器单元的第二群组610。尽管存储器阵列600的实例包含两个群组(第一群组605及第二群组610)，但存储器阵列600可包含任何数量的群组(例如，一个群组或多于两个群组)。
存储器阵列600还可包含行线210及列线215，其可为如参考图2描述的行线210及列线215的实例。在一些实例中，行线210也可被称为字线且列线215可被称为位线或数字线。存储器阵列600的一或多个存储器单元可包含存取线之间的水平导轨(其也可被称为水平支柱)中的一或多种硫属化物材料。举例来说，存取线之间的单个堆叠可包含第一电极、第一硫属化物材料(例如，选择器组件)、第二电极、第二硫属化物材料(例如，存储元件)、第三电极或其任何组合。尽管用数值指示符标记图6A中包含的一些元件，但未标记其它对应元件，但它们是相同或类似的，以试图增加所描绘特征的可见性及清晰度。
第一群组605的一或多个存储器单元可包含第一电极625-a、存储元件620-a或第二电极630-a。第二群组610的一或多个存储器单元可包含第一电极625-b、存储元件620-b及第二电极630-b。存储元件620可为硫属化物材料的实例，例如相变存储元件、阈值化存储元件或自选择存储元件。在一些实例中，第一群组605及第二群组610的存储器单元可具有共同导电线使得第一群组605及第二群组610的对应存储器单元可共享列线215或行线210。举例来说，第二群组610的第一电极625-b及第一群组605的第二电极630-b可与列线215-c耦合使得列线215-c可由水平邻近存储器单元共享。在一些实例中，接触列线215的电极(例如，第一电极625)可被称为顶部电极且接触行线210的电极(例如，第二电极630)可被称为底部电极。
图3的存储器阵列300中的行线210及列线215可均平行于由衬底335界定的平面延伸，存储器阵列600的列线215可被形成为支柱且法向于由第一衬底635界定的平面延伸。而且，而图3的存储器阵列300中的行线210及列线215可沿法向于由衬底335界定的平面伸展的轴定位在彼此上方/下方，存储器阵列600的行线210及列线215可沿与由第一衬底635界定的平面平行伸展的轴定位成彼此邻近。在一些实例中，存储器阵列600可实现比存储器阵列300更高密度的数据存储。
存储元件620可使用与图3的存储元件320类似的材料(例如，硫属化物材料或合金)。而且，存储元件620可被包含在相变存储器单元及/或自选择存储器单元中。在一些实例中，电流在平行于由第一衬底635界定的平面的方向上流动通过存储元件620，而电流可在法向于由衬底335界定的平面的方向上流动通过图3中的存储元件320。
虽然图6A的实例展示两个存储器群组，但其它配置是可行的。在一些实例中，存储器单元的单个存储器群组可构建在第一衬底635上方(其可被称为二维存储器)。在一些实例中，存储器单元的两个或更多个群组可以类似方式配置成三维交叉点架构。此外，在一些情况中，图6A中展示或参考图6A描述的元件可如展示或描述那样彼此电耦合但在物理上重新布置(例如，存储元件620及可能选择元件或电极可电串联在行线210与列线215之间但可不在导轨或堆叠中)。
第二透视图601-b展示沿第二透视图601-a中展示的线2-2'的存储器阵列600的横截面视图。可从存储器阵列600的正面观察第二透视图601-b的横截面视图。第二透视图601-b展示包含在存储器阵列600中的在第一透视图601-a中未描绘的额外材料层(以增加所描绘特征的可见性及清晰度)。第二透视图601-b展示行线210之间的介电层645。第二透视图601-b还展示在存储器堆叠相对于第一衬底635的相对侧上的第二衬底640。
存储器阵列600的架构可被称为交叉点架构、竖直存储器架构或两者，且存储器阵列600可被称为竖直存储器阵列。可通过以下各者形成竖直存储器阵列：彼此堆叠地沉积导电及绝缘材料的交替层以获得材料层堆叠；形成(例如，以蛇形方式)通过材料层堆叠的沟槽；及使用沟槽以相对于衬底(例如，第一衬底635或第二衬底640)形成水平安置存储器单元。在一些实例中，导电接触件650嵌入在第一衬底635内且用于将存取线(例如，列线215)与一或多个解码器或其它组件耦合。在一些实例中，第一材料层(例如，包含介电层645的绝缘材料层)可形成在第一衬底635的顶部上，第二材料层(例如，包含行线210的导电材料层)可形成在第一材料层的顶部上，第三材料层(例如，包含另一介电层的绝缘材料层)可形成在第二材料层的顶部上等等。在形成材料层堆叠之后，可(例如，使用蚀刻工艺)移除材料层的部分以形成沟槽。
在一些实例中，沟槽可延伸穿过由列线215占用的空间—在形成列线215之前。在一些实例中，沟槽可用于将导电及绝缘层分成两个部分且水平(例如，等距地)蚀除剩余导电材料层的部分，从而在沟槽的一或多个侧壁中形成多个行线210及腔。腔可延伸穿过由存储元件620占用的空间—在形成存储元件620之前。接着，可用填充材料(例如，用绝缘材料、介电材料等)填充沟槽及腔。填充材料可使用不同于介电层645的绝缘材料。
接着，可在填充沟槽的部分中(例如，在导电接触件650上方)产生竖直开口。所述竖直开口中的竖直开口可定位在由列线215占用的空间中—在形成列线215之前。竖直开口可用于移除填充材料的部分，从而形成在水平、竖直及向内/向外方向上(例如，通过绝缘材料)彼此分离的多个腔。腔可定位在由存储元件620占用的空间中—在形成存储元件620之前。
接着，可使用硫属化物材料来填充多个腔(形成存储元件620)，且可使用导电材料来填充在填充腔之后保留的竖直开口(形成列线215)。在一些实例中，代替用硫属化物材料填充多个腔的是，可将导电材料沉积到多个腔中(形成第二电极630)，接着可将硫属化物材料沉积到多个腔中(形成存储元件620)，且接着可使用另一导电材料来填充腔的剩余部分(形成第一电极625)。在沉积硫属化物材料(及/或另一导电材料)之后，可蚀刻腔以准备形成存取线(例如，列线215)。可在腔中沉积导电材料以形成存取线(例如，列线215)。在一些实例中，第二电极630可与行线210接触，且第一电极625可与列线215接触。
因此，用于形成竖直存储器阵列的过程可导致通过绝缘材料(例如，介电层645)彼此分离(隔离)的水平安置存储器单元的竖直堆叠。在一些实例中，用于移除及形成材料层的部分的工艺可包含用于清洁、密封、温度处理、(例如，用污染物)掺杂材料层的所暴露部分或其任何组合的操作。
如本文中描述，水平安置存储器单元可包含第二电极630、存储元件620及第一电极625。在一些实例中，水平安置存储器单元可为自选择存储器单元的实例。如本文中且参考图3描述，自选择存储器单元可经编程以具有高阈值电压状态或低阈值电压状态，且可能不会采取措施以将自选择存储器单元与施加到其它电耦合存储器单元的电压隔离。
可将电压(或电压序列)施加到存储元件以将存储元件的阈值电压编程到所要电平。将电压施加到存储元件可(机械地、热地、电地等)对存储元件施加应力。随着时间推移，电压的施加可降低存储元件的结构完整性。而且，当自选择存储器单元的第二层完全由硫属化物材料组成时，举例来说，存储元件的结构完整性的降低可降低自选择存储器单元的结构完整性。另外，在一些实例中，当存储元件的尺寸具有与水平安置存储器单元中的其它元件相同(或几乎相同)的尺寸时，可降低存储元件的性能。
在一些实例中，存储器单元的方面(例如，存储元件的一部分的侧或外部)可暴露于在形成存储器单元的一部分之后发生的形成及移除工艺—例如，清洁、密封或温度处理工艺。在一些实例中，暴露于额外形成及移除工艺的存储元件的方面的组合物可相对于未(或较少)暴露于额外形成及移除工艺的存储元件(其可被称为块体区域)的方面(例如，存储元件的内部部分)改变。即，形成存储元件且暴露于额外工艺的硫属化物材料的一部分可被污染，合金的成分的浓度可改变，或两者。
在一些实例中，存储元件的所修改部分可被称为存储元件的侧壁区域且存储元件的未修改部分可被称为存储元件的块体区域。在一些实例中，存储元件的侧壁区域可具有与存储元件的块体区域不同(例如，降低)的导电率。另外，存储元件的侧壁区域可并非可编程的—即，当跨存储器单元施加电压时，存储元件的侧壁区域可不改变它们的状态。因此，存储元件的侧壁区域可能不会经受与存储元件的块体区域相同的应力且可在结构上比存储元件的块体区域更强—例如，随着时间推移。
对于竖直安置存储器单元(例如，如参考图3描述)，存储元件的侧壁区域可在平行于通过竖直安置存储器单元的导电路径的竖直方向上从竖直安置存储器的底部电极延伸到顶部电极。而且，在一些实例中，侧壁区域可环绕(或部分环绕)竖直安置存储器单元的存储元件—由于用于形成平面阵列的工艺。存储元件的侧壁区域还可在平行于通过竖直安置存储器单元的电流路径的方向上延伸。因此，存储元件的侧壁区域可保护存储元件的块体区域且可机械地稳定竖直安置存储器单元以抵抗在编程操作期间可能出现的应力。
对于水平安置存储器单元(如图6A及6B中描述)，存储元件的侧壁区域可在正交于通过水平安置存储器单元的导电路径的竖直方向上从存储元件的底部延伸到存储元件的顶部。而且，在一些实例中，侧壁区域可将存储元件的块体区域与接触对应位线的水平安置存储器单元的电极(例如，顶部电极)分离—由于用于形成水平安置存储器单元的工艺。因此，相对于竖直安置存储器单元的存储元件的侧壁区域，水平安置存储器单元的存储元件的侧壁区域可为块体区域提供降低的保护。而且，尽管增加水平安置存储器单元的结构完整性以抵抗在编程操作期间可能出现的应力，但存储元件的侧壁区域可相对于竖直安置存储器单元的存储元件的侧壁区域为水平安置存储器单元提供降低的机械稳定性。而且，例如，基于将存储元件的块体区域与水平安置存储器单元的电极分离，水平安置存储器单元的存储元件的侧壁区域可降低水平安置存储器单元的性能。
为了改进水平安置自选择存储器单元的性能，用于形成竖直存储器阵列的过程可经修改以移除水平安置自选择存储器单元的至少子集的侧壁区域。在一些实例中，可通过施加电流通过水平安置自选择存储器单元的选定子集而移除侧壁区域。未经受电流的水平安置自选择存储器单元的另一子集可保留侧壁区域且可增加存储器阵列的强度。在一些实例中，未经受电流的存储器单元对应于在存储器阵列的操作期间将不用于数据存储的存储器单元。在一些实例中，未经受电流的存储器单元定位在存储器阵列的外围上。在一些实例中，未经受电流的存储器单元以增加存储器阵列的结构完整性的方式分布在整个存储器阵列中。
另外或替代地，为了改进水平安置自选择存储器单元的性能，用于形成竖直存储器阵列的过程可经修改以形成侧壁区域，所述侧壁区域在平行于通过水平安置存储器单元的导电路径的水平方向上从存储元件的第一侧延伸到存储元件的第二侧。用于形成此侧壁区域的一个选项可包含使用与硫属化物材料反应以形成侧壁区域的介电材料。用于形成此侧壁区域的另一选项可包含在硫属化物材料之前将污染物层沉积到用于存储元件的腔中，其中所述污染物层与硫属化物材料反应以形成侧壁区域。用于形成此侧壁区域的另一选项可涉及将具有第一组合物的硫属化物材料沉积到用于存储元件的腔中以形成侧壁区域及将具有第二组合物的第二硫属化物材料沉积到腔中以形成块体区域。用于形成此侧壁区域的另一选项可涉及从横向方向填充用于存储元件的腔及处理存储元件的所暴露部分以形成侧壁区域。
通过形成在平行于通过存储器单元的导电路径的水平方向上从存储元件的第一侧延伸到存储元件的第二侧的侧壁区域，可在竖直存储器阵列的整个操作期间实现及维持存储元件的所要结构及尺寸特性。
图7说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。第一透视图700-a展示存储元件720的三维视图。存储元件720可为如参考图6A描述的存储元件620的实例(例如，与横截面线3到6相关联的存储元件)。
存储元件720可包含块体区域740及侧壁区域750(由较暗阴影指示)。如本文中描述，块体区域740及侧壁区域750两者可包含硫属化物材料，其中块体区域740中的硫属化物材料的组合物可不同于侧壁区域750中的硫属化物材料的组合物。在一些实例中，块体区域740中的硫属化物材料可为可编程以具有不同阈值电压，而侧壁区域750中的硫属化物材料可并非可编程的。在一些实例中，侧壁区域750中的硫属化物材料可在结构上比块体区域740中的硫属化物材料更可靠(例如，在存储元件720的操作寿命内)。侧壁区域750中的硫属化物材料还可具有高电阻率以防止在跨存储元件720施加电压时通过侧壁区域750的泄漏。
第二透视图700-b展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第二透视图700-b的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件720且可通过在获得第二透视图700-b中展示的横截面之后从存储器阵列600的顶部或底部观察来获得。水平导轨可包含位线715、顶部电极725、底部电极730及字线710，其可为图2及6A中描述的列线215、第一电极625、第二电极630及行线210的实例。
在一些实例中，例如，顶部电极725可与位线715共同延伸—如果顶部电极725未沉积到腔中。在一些实例中，可通过介电材料755围封水平导轨。在一些实例中，水平导轨可在平行于由衬底735界定的平面的方向上延伸(且水平导轨的组件可定位在所述方向上)。如由电流路径760描绘，电流可在平行于由衬底735界定的平面的方向上流动通过存储元件720。在一些实例中，位线715与嵌入在衬底735中的一或多个导电接触件接触。
第三透视图700-c展示沿图6A的第一透视图601-a中展示的线4-4'的存储器阵列600的横截面视图。第三透视图700-c的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件720且可通过在获得第三透视图700-c中展示的横截面之后从存储器阵列600的正面或背面观察来获得。在一些实例中，水平导轨可定位在多个介电层(例如介电层765)之间。如第三透视图700-c中展示，水平导轨可在衬底735上方但不与衬底735直接接触，而位线715可竖直延伸以接触衬底735。
第四透视图700-d展示沿线5-5'及6-6'的存储元件720的横截面视图。可通过在获得第四透视图700-d中展示的横截面之后在通过存储元件720的电流路径760的方向上观察(例如，从存储元件720的左侧或右侧观察)来获得第四透视图700-d的横截面视图。
第四透视图700-d-1展示沿第一透视图700-a及第二透视图700-b中展示的线5-5'的存储元件720的横截面视图(且还可对应于图6A中展示的线5-5')。可通过在获得第四透视图700-d-1中展示的横截面之后，从存储元件720的一个侧(例如，最左侧或起点)开始，在通过存储元件720的电流路径760的方向上观察来获得第四透视图700-d-1的横截面视图。
第四透视图700-d-2展示沿第一透视图700-a及第二透视图700-b中展示的线6-6'的存储元件720的横截面视图(且还可对应于图6A的第一透视图601-a中展示的线6-6')。可通过在获得第四透视图700-d-2中展示的横截面之后，从存储元件720的相对侧(例如，最右侧或端部)开始，在通过存储元件720的电流路径760的方向上观察来获得第四透视图700-d-2的横截面视图。
如第四透视图700-d-1中展示，在存储元件720的第一端部处，块体区域740可跨存储元件720的整个横截面延伸，而如第四透视图700-d-2中展示，在存储元件720的第二端部处，侧壁区域750可跨存储元件720的整个横截面延伸。如由不同透视图700展示，侧壁区域750可将块体区域与顶部电极725分离。在一些实例中，侧壁区域750的存在可影响(例如，降低)存储元件720的性能。
在一些实例中，与形成存储元件720相关联的工艺可经配置以获得所要侧壁区域及块体区域配置。在一些实例中，形成工艺经配置以获得所要组合物、所要电阻率、所要尺寸或其任何组合的侧壁区域。在一些实例中，形成工艺经配置以获得具有所要尺寸的块体区域。侧壁区域750的所获得组合物可增加存储元件720的结构完整性(例如，强度)，增加侧壁区域750的电阻率(例如，减少通过侧壁区域750的泄漏电流)或两者。侧壁区域750的所获得尺寸可增加存储元件720的结构完整性且可得到具有所要尺寸的块体区域。
在一些实例中，所述工艺可包含用于施加电流通过包含在存储器阵列中的存储元件的至少子集的操作。施加电流可导致侧壁区域(例如，侧壁区域750)的至少一部分的击穿，使得侧壁区域的所击穿部分与相应块体区域(例如，块体区域740)混合。在混合之后，侧壁区域的所击穿部分可具有与块体区域的组合物相同(或类似)的组合物；因此，块体区域可延伸穿过侧壁区域以接触位线。本文中且参考图8更详细地描述用于形成存储元件720的工艺。
图8说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
形成图800可描绘用于形成存储器单元的一或多个组件(包含存储元件，例如存储元件820)的一组操作。形成图800展示字线810、底部电极830及介电材料，例如介电材料855。形成图800还展示腔865及开口870—开口870可为法向于衬底的面延伸且接触所述面的竖直开口。在一些实例中，用于形成腔865的操作(例如，蚀刻工艺)使用开口870来进入腔865。
第一透视图801-a展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第一透视图801-a的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件820且可通过在获得第一透视图801-a中展示的横截面之后从存储器阵列600的顶部或底部观察来获得。
第二透视图801-b-1展示沿第一透视图801-a中展示的线5-5'的存储元件820的横截面视图(且还可对应于图6A及7中展示的线5-5')。可通过在获得第二透视图801-b-1中展示的横截面之后，在存储元件820的一个侧(例如，最左侧或起点)处，在通过存储元件820的电流路径860的方向上观察来获得第二透视图801-b-1的横截面视图。
第二透视图801-b-2展示沿第一透视图801-a中展示的线6-6'的存储元件820的横截面视图(且还可对应于图6A及7中展示的线6-6')。可通过在获得第二透视图801-b-2中展示的横截面之后，在存储元件820的相对侧(例如，最右侧或端部)处，在通过存储元件820的电流路径860的方向上观察来获得第二透视图801-b-2的横截面视图。
在一些实例中，用于形成水平安置自选择存储器单元的工艺包含通过将硫属化物材料沉积到腔865中而填充腔865的至少一部分(例如，以形成存储元件820)。在一些实例中，在沉积硫属化物材料之前，可将导电材料(例如，碳)沉积到腔865中(例如，如果尚未形成底部电极830)。在任一情况中，在将硫属化物材料沉积到腔865中之后，可执行额外操作以蚀除过量硫属化物材料，清洁硫属化物材料的所暴露表面的杂质(例如，通过清洁工艺留下)，密封硫属化物材料的所暴露表面(例如，以保护硫属化物材料免受其它工艺的影响)，对硫属化物材料进行温度处理或其任何组合。在一些实例中，额外工艺可导致硫属化物材料暴露于额外步骤的一部分改变，从而在存储元件820的端部(例如，最右侧)处形成侧壁区域850。
在形成存储元件之后，导电材料(例如，碳)可沉积在腔865中(或与腔865的所暴露面重合)以形成顶部电极825。在一些实例中，基于导电材料的沉积进一步改变侧壁区域850的组合物，其中侧壁区域850可将块体区域840与顶部电极825分离。在一些实例中，块体区域840与第一组合物相关联且侧壁区域850与第二组合物相关联。在形成顶部电极825以形成位线815之后，可沉积另一导电材料(例如，钨)。
在一些实例中，在已形成位线815之后，可施加电流通过存储元件820以击穿侧壁区域850的一部分。施加电流通过存储元件820可导致块体区域840及侧壁区域850混合，使得侧壁区域850的所击穿部分具有与块体区域840相同(或类似)的组合物。
因此，块体区域840可从底部电极830延伸到顶部电极825，如第一透视图801-a中描绘。而且，如第二透视图801-b-1中展示，在存储元件820的第一端部处，块体区域840可跨存储元件820的整个横截面延伸，同时如第二透视图801-b-2中展示，在存储元件820的第二端部处，块体区域840可跨存储元件820的横截面的内部部分延伸。尽管块体区域840在第二透视图801-b中被描绘为位于存储元件820的中心，但在一些实例中，块体区域840可偏离存储元件820的中心。而且，在一些实例中，块体区域可在一个方向上从存储元件820的横截面的一个侧延伸到存储元件820的横截面的另一侧，而不会在另一方向上从存储元件820的横截面的第三侧延伸到存储元件820的横截面的第四侧。
在一些实例中，可对于存储器阵列中的存储器单元的子集执行与施加电流通过存储元件相关联的操作。在一些实例中，可施加电流通过将用于数据存储的存储器阵列中的存储器单元。在此类情况中，可不用于数据存储的存储器单元的存储组件可保留将块体区域与顶部电极分离的侧壁。因此，一些存储器装置可包含其中块体区域在电极间延伸的第一组存储器单元(例如，用于存储信息的存储器单元)及其中侧壁区域将块体区域与电极中的至少一者分离的第二组存储器单元(例如，可不用于存储信息的存储器单元)。在一些情况中，存储组件可增加存储器阵列的结构完整性。在一些实例中，存储组件可沿存储器阵列的外围定位，分布在整个存储器阵列中，或其组合。在一些实例中，可基于将存储器阵列的结构可靠性增加达阈值量而选择包括未更改存储组件的存储器单元。
图9说明根据如本文中公开的实例的具有侧壁及块体区域的存储元件的多个视图。第一透视图900-a展示存储元件920的三维视图。存储元件920可为如参考图6A描述的存储元件620的实例(例如，与横截面线3到6相关联的存储元件)。
存储元件920可包含块体区域940及侧壁区域950(由较暗阴影指示)。存储元件920的结构可与图4的存储元件420的结构类似，存储元件920的侧壁区域从第一电极延伸到第二电极且在平行于通过存储元件920的电流路径的方向的方向上延伸。然而，不同于存储元件420，可水平而非竖直安置存储元件920。因此，存储元件920的结构可提供与存储元件420的结构类似的优点；然而，用于形成存储元件420的方法可与形成存储元件920不兼容。本文中描述用于形成具有图9中展示的侧壁结构及其它类似结构的水平安置存储元件的方法。
如本文中描述，块体区域940及侧壁区域950两者可包含硫属化物材料，其中块体区域940中的硫属化物材料的组合物可不同于侧壁区域950中的硫属化物材料的组合物。在一些实例中，块体区域940中的硫属化物材料可为可编程以具有不同阈值电压，而侧壁区域950中的硫属化物材料可并非可编程的。在一些实例中，侧壁区域950中的硫属化物材料可在结构上比块体区域940中的硫属化物材料更可靠(例如，在存储元件920的操作寿命内)。侧壁区域950中的硫属化物材料还可具有高电阻率以防止在跨存储元件920施加电压时通过侧壁区域950的泄漏。
第二透视图900-b展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第二透视图900-b的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件920且可通过在获得第二透视图900-b中展示的横截面之后从存储器阵列600的顶部或底部观察来获得。存储元件920可包含侧壁区域950及块体区域940。水平导轨可包含位线915、顶部电极925、底部电极930及字线910，其可为图2及6A中描述的列线215、第一电极625、第二电极630及行线210的实例。在一些实例中，例如，顶部电极925可与位线915共同延伸—如果顶部电极925未沉积到腔中。在一些实例中，可由介电材料955围封水平导轨。在一些实例中，水平导轨可在平行于由衬底935界定的平面的方向上延伸(且水平导轨的组件可定位在所述方向上)。如由电流路径960描绘，电流可在平行于由衬底935界定的平面的方向上流动通过存储元件920。在一些实例中，位线915与嵌入在衬底935中的一或多个导电接触件接触。
第三透视图900-c展示沿图6A的第一透视图601-a中展示的线4-4'的存储器阵列600的横截面视图。第三透视图900-c的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件920且可通过在获得第三透视图900-c中展示的横截面之后从存储器阵列900的正面或背面观察来获得。在一些实例中，水平导轨可定位在多个介电层(例如介电层965)之间。如第三透视图900-c中展示，水平导轨可在衬底935上方但不与衬底935直接接触，而位线915可竖直延伸以与衬底935接触。
第四透视图900-d展示沿第一透视图900-a及第二透视图900-b中展示的线7-7'的存储元件920的横截面视图。可通过在获得第四透视图900-d中展示的横截面之后在通过存储元件920的电流路径960的方向上观察(例如，从存储元件920的左侧或右侧观察)来获得第四透视图900-d的横截面视图。
在一些实例中，与形成存储元件920相关联的工艺可经配置以获得所要侧壁区域及块体区域配置。在一些实例中，形成工艺经配置以获得所要组合物、所要电阻率、所要尺寸或其任何组合的侧壁区域。在一些实例中，形成工艺经配置以获得具有所要尺寸的块体区域。侧壁区域950的所获得组合物可增加侧壁区域950的结构完整性(例如，强度)，增加存储元件920的电阻率(例如，减少通过侧壁区域950的泄漏电流)或两者。侧壁区域950的所获得尺寸可增加存储元件920的结构完整性且可得到具有所要尺寸的块体区域。
在一些实例中，所述工艺可经配置使得块体区域940被侧壁区域950环绕。在其它实例中，所述工艺可经配置使得块体区域940被侧壁区域950部分环绕—例如，块体区域940可定位成抵靠存储元件920的顶部且在三个侧上被侧壁区域950包围。在其它实例中，所述工艺可经配置使得侧壁区域950沿块体区域940的一个侧、两个相对侧或两个邻近侧定位。块体区域940可从存储元件920的第一侧(例如，左侧)延伸到存储元件920的第二侧(例如，右侧)。侧壁区域950还可从存储元件920的第一侧延伸到存储元件920的第二侧。
在一些实例中，侧壁区域950的一部分可将块体区域940的侧与存储元件920的端部(例如，最右侧)分离—即，块体区域940可从存储元件920的一个端部延伸到将块体区域940的端部与存储元件920的另一端部分离的侧壁区域950的部分的侧。在此类情况中，侧壁区域950的分离部分可被击穿(例如，通过施加电流通过存储元件920)，使得侧壁区域950的至少一些分离部分可与块体区域940重新集成在一起。因此，块体区域940可延伸穿过侧壁区域950的部分到存储元件920的另一端部。本文中且参考图10到图13更详细地描述用于形成存储元件920的工艺。
图10说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
形成图1000可描绘用于形成存储器单元的一或多个组件(包含存储元件，例如存储元件1020)的一组操作。存储元件1020可与图9的存储元件920类似地结构化，具有从存储元件的一个端部延伸到存储元件的另一端部的侧壁及块体区域。形成图1000展示字线1010、底部电极1030及介电材料，例如介电材料1055。形成图1000还展示腔1065及开口1070—开口1070可为法向于衬底的面延伸且接触所述面的竖直开口。在一些实例中，用于形成腔1065的操作(例如，蚀刻工艺)使用开口1070来进入腔1065。
第一透视图1001-a展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第一透视图1001-a的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件1020且可通过在获得第一透视图1001-a中展示的横截面之后从存储元件1020的顶部观察来获得。
第二透视图1001-b-1展示沿第一透视图1001-a中展示的线5-5'的存储元件1020的横截面视图(且还可对应于图6A及9中展示的线5-5')。可通过在获得第二透视图1001-b-1中展示的横截面之后，在存储元件1020的一个侧(例如，最左侧或起点)处，在通过存储元件1020的电流路径1060的方向上观察来获得第二透视图1001-b-1的横截面视图。
第二透视图1001-b-2展示沿第一透视图1001-a中展示的线6-6'的存储元件1020的横截面视图(且还可对应于图6A及9中展示的线6-6')。可通过在获得第二透视图1001-b-2中展示的横截面之后，在存储元件1020的相对侧(例如，最右侧或端部)处，在通过存储元件1020的电流路径1060的方向上观察来获得第二透视图1001-b-2的横截面视图。
在一些实例中，用于形成水平安置自选择存储器单元的工艺包含通过移除介电材料1055的一部分而形成腔1065。在一些实例中，介电材料1055可选定为在材料与硫属化物材料接触的情况下将与硫属化物材料反应的材料。
在形成腔1065之后，所述工艺可包含通过将硫属化物材料沉积到腔1065中而填充腔1065的至少一部分(例如，以形成存储元件1020)。在一些实例中，在沉积硫属化物材料之前，导电材料(例如，碳)可沉积到腔1065中(例如，如果尚未形成底部电极1030)。在任一情况中，在将硫属化物材料沉积到腔1065中之后，硫属化物材料的外部部分可接触介电材料1055。在一些实例中，硫属化物材料的第一对相对侧暴露于介电材料1055，而硫属化物材料的第二对相对侧未暴露于介电材料1055。因此，接触介电材料1055的硫属化物材料的部分的组合物可改变，从而沿介电材料1055的边界形成侧壁区域1050的第一部分。
在一些实例中，在沉积硫属化物材料之后，可执行额外操作以处理硫属化物材料，从而导致硫属化物材料的第二部分改变且在存储元件1020的一个侧(例如，最右侧或端部)处形成侧壁区域1050的第二部分，如本文中且参考图8描述。而且，可执行额外操作以形成顶部电极1025及位线1015，如本文中且参考图8描述。另外，可施加电流通过存储元件1120以击穿侧壁区域1050的第二部分，从而引起块体区域1040延伸穿过侧壁区域1050且接触顶部电极1025，如本文中且参考图8描述。
因此，块体区域1040可从底部电极1030延伸到顶部电极1025，如第一透视图1001-a中描绘。而且，如第二透视图1001-b-1中展示，在存储元件1020的第一端部处，块体区域1040可跨存储元件1020的横截面的第一部分延伸，同时如第二透视图1001-b-2中展示，在存储元件1020的第二端部处，块体区域1040可跨存储元件1020的横截面的较小部分延伸。
通过使用反应性介电材料，侧壁区域1050的一部分可在电流路径1060的方向上从底部电极1030延伸到顶部电极1025。因此，侧壁区域1050的这个部分在存储元件的操作期间可能不会被击穿且可在存储元件1020的整个操作寿命期间增加其结构完整性。而且，基于在操作期间不被击穿，侧壁区域1050的这个部分可用于可预测地且一致地控制块体区域1040的尺寸。
图11说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
形成图1100可描绘用于形成存储器单元的一或多个组件(包含存储元件，例如存储元件1120)的一组操作。存储元件1120可与图9的存储元件920类似地结构化，具有从存储元件的一个端部延伸到存储元件的另一端部的侧壁及块体区域。形成图1100展示字线1110、底部电极1130及介电材料，例如介电材料1155。形成图1100还展示腔1165及开口1170—开口1170可为法向于衬底的面延伸且接触所述面的竖直开口。在一些实例中，用于形成腔1165的操作(例如，蚀刻工艺)使用开口1170来进入腔1165。
第一透视图1101-a展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第一透视图1101-a的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件1120且可通过在获得第一透视图1101-a中展示的横截面之后从存储元件1120的顶部观察来获得。
第二透视图1101-b-1展示沿第一透视图1101-a中展示的线5-5'的存储元件1120的横截面视图(且还可对应于图6A及9中展示的线5-5')。可通过在获得第二透视图1101-b-1中展示的横截面之后，在存储元件1120的一个侧(例如，最左侧或起点)处，在通过存储元件1120的电流路径1160的方向上观察来获得第二透视图1101-b-1的横截面视图。
第二透视图1101-b-2展示沿第一透视图1101-a中展示的线6-6'的存储元件1120的横截面视图(且还可对应于图6A及9中展示的线5-5')。可通过在获得第二透视图1101-b-2中展示的横截面之后，在存储元件1120的相对侧(例如，最右侧或端部)处，在通过存储元件1120的电流路径1160的方向上观察来获得第二透视图1101-b-2的横截面视图。
在一些实例中，用于形成水平安置自选择存储器单元的工艺包含在腔1165的内部上(或上方)沉积污染物材料1180。在一些实例中，污染物材料1180未沉积在腔1165的背壁上(例如，未沉积在由底部电极1130形成的腔1165的背壁上)。
在沉积污染物材料1180之后，所述工艺可包含通过将硫属化物材料沉积到腔1165中而填充腔1165的至少一部分(例如，以形成存储元件1120)。在一些实例中，在沉积硫属化物材料之前，可将导电材料(例如，碳)沉积到腔1165中(例如，如果尚未形成底部电极1130)。在任一情况中，在将硫属化物材料沉积到腔1165中之后，硫属化物材料的外部部分可接触污染物材料1180。在一些实例中，硫属化物材料的第一对相对侧及第二对相对侧暴露于污染物材料1180。因此，接触介电材料1155的硫属化物材料的部分的组合物可改变，从而沿腔1165的内部形成侧壁区域1150的第一部分。
在一些实例中，在沉积硫属化物材料之后，可执行额外操作以处理硫属化物材料，从而导致硫属化物材料的第二部分改变且在存储元件1120的一个侧(例如，最右侧或端部)处形成侧壁区域1150的第二部分，如本文中且参考图8及10描述。而且，可执行额外操作以形成顶部电极1125及位线1115，如本文中且参考图8及10描述。另外，可施加电流通过存储元件1120以击穿侧壁区域1150的第二部分，从而引起块体区域1140延伸穿过侧壁区域1150且接触顶部电极1125，如本文中且参考图8及10描述。
因此，块体区域1140可从底部电极1130延伸到顶部电极1125，如第一透视图1101-a中描绘。而且，如第二透视图1101-b-1中展示，在存储元件1120的第一端部处，块体区域1140可跨存储元件1120的横截面的第一内部部分延伸，同时如第二透视图1101-b-2中展示，在存储元件1120的第二端部处，块体区域1140可跨存储元件1120的横截面的较小内部部分延伸。
通过在腔1165中沉积污染物材料1180，侧壁区域1150的一部分可在电流路径1160的方向上从底部电极1130延伸到顶部电极1125。而且，侧壁区域1150可存在于在电流路径1160的方向上延伸的存储元件1120的所有四侧上。侧壁区域1150可增加存储元件1120的结构完整性且用于控制块体区域1140的尺寸。在一些实例中，形成侧壁区域1150使得在电流路径1160的方向上截取的块体区域1140的横截面具有类似宽度及高度尺寸—例如，基于存在于存储元件1120的所有四侧上的侧壁区域1150。
图12说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
形成图1200可描绘用于形成存储器单元的一或多个组件(包含存储元件，例如存储元件1220)的一组操作。存储元件1220可与图9的存储元件920类似地结构化，具有从存储元件的一个端部延伸到存储元件的另一端部的侧壁及块体区域。形成图1200展示字线1210、底部电极1230及介电材料，例如介电材料1255。形成图1200还展示腔1265及开口1270—开口1270可为法向于衬底的面延伸且接触所述面的竖直开口。在一些实例中，用于形成腔1265的操作(例如，蚀刻工艺)使用开口1270来进入腔1265。
第一透视图1201-a展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第一透视图1201-a的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件1220且可通过在获得第一透视图1201-a中展示的横截面之后从存储元件1220的顶部观察来获得。
第二透视图1201-b-1展示沿第一透视图1201-a中展示的线5-5'的存储元件1220的横截面视图(且还可对应于图6A及9中展示的线5-5')。可通过在获得第二透视图1201-b-1中展示的横截面之后，在存储元件1220的一个侧(例如，最左侧或起点)处，在通过存储元件1220的电流路径1260的方向上观察来获得第二透视图1201-b-1的横截面视图。
第二透视图1201-b-2展示沿第一透视图1201-a中展示的线7-7'的存储元件1220的横截面视图(且还可对应于图9中展示的线7-7')。可通过在获得第二透视图1201-b-2中展示的横截面之后，在存储元件1220中间，在通过存储元件1220的电流路径1260的方向上观察来获得第二透视图1201-b-2的横截面视图。
第二透视图1201-b-3展示沿第一透视图1201-a中展示的线6-6'的存储元件1220的横截面视图(且还可对应于图6A及9中展示的线6-6')。可通过在获得第二透视图1201-b-3中展示的横截面之后，在存储元件1220的相对侧(例如，最右侧或端部)处，在通过存储元件1220的电流路径1260的方向上观察来获得第二透视图1201-b-3的横截面视图。
在一些实例中，用于形成水平安置自选择存储器单元的工艺包含在腔1265的内部上(或上方)沉积第一硫属化物材料1280。在一些实例中，第一硫属化物材料1280沉积在腔1165的背壁上(例如，沉积在通过底部电极1130形成的腔1165的背壁上)。
在沉积第一硫属化物材料1280之后，工艺可包含通过将第二硫属化物材料沉积到腔1265中而填充腔1265的至少一部分(例如，以形成存储元件1220)。在一些实例中，在沉积硫属化物材料之前，可将导电材料(例如，碳)沉积到腔1265中(例如，如果尚未形成底部电极1230)。在任一情况中，第二硫属化物材料可具有与第一硫属化物材料1280的组合物不同的组合物。在此类情况中，第一硫属化物材料1280可形成侧壁区域1250的方面且第二硫属化物材料可形成块体区域1240。在一些实例中，第一硫属化物材料1280可在存储元件1220的一个侧(例如，最左侧或端部)处形成侧壁区域1250的第一部分，其中侧壁区域1250的第一部分可将块体区域1240与底部电极1230分离。第一硫属化物材料1280还可形成沿存储元件1220的外部上从底部电极1230延伸到顶部电极1225的侧壁区域1250的第二部分。
在一些实例中，在沉积第二硫属化物材料之后，可执行额外操作以处理第二硫属化物材料，从而导致第二硫属化物材料的一部分改变且在存储元件1220的一个侧(例如，最右侧或端部)处形成侧壁区域1250的第三部分，如本文中且参考图8、10及11描述。而且，可执行额外操作以形成顶部电极1225及位线1215，如本文中且参考图8、10及11描述。另外，可施加电流通过存储元件1220以击穿侧壁区域1250的第一部分及侧壁区域1250的第二部分，从而引起块体区域1240在两个方向上延伸穿过侧壁区域1250以接触底部电极1230及顶部电极1225，如本文中且参考图8、10及11描述。
因此，块体区域1240可从底部电极1230延伸到顶部电极1225，如第一透视图1201-a中描绘。而且，如第二透视图1201-b-1中展示，在存储元件1220的第一端部处，块体区域1240可跨存储元件1220的横截面的第一内部部分延伸。如第二透视图1201-b-2中展示，在存储元件1220中间，块体区域1240可跨存储元件1220的横截面的较大内部部分延伸。且如第二透视图1201-b-3中展示，在存储元件1220的第二端部处，块体区域1240可跨与存储元件1220的第一端部处类似的存储元件1220的横截面的内部部分延伸。
通过在腔1265中沉积第一硫属化物材料1280，侧壁区域1250的一部分可在电流路径1260的方向上从底部电极1230延伸到顶部电极1225。而且，侧壁区域1250可存在于在电流路径1260的方向上延伸的存储元件1220的所有四侧上。侧壁区域1250可增加存储元件1220的结构完整性且用于控制块体区域1240的尺寸。在一些实例中，相较于使用基于主要基于沉积的第一硫属化物材料1280的量(而非基于化学反应)的侧壁区域1250的尺寸的其它技术，更容易控制侧壁区域1250的尺寸。
图13说明根据如本文中公开的实例的用于形成包含具有块体区域及侧壁区域的存储器单元的水平导轨的图以及存储元件的多个视图。
形成图1300可描绘用于形成存储器单元的一或多个组件(包含存储元件，例如存储元件1320)的一组操作。存储元件1320可与图9的存储元件920类似地结构化，具有从存储元件的一个端部延伸到存储元件的另一端部的侧壁及块体区域。形成图1300展示字线1310、底部电极1330及介电材料，例如介电材料1355。形成图1300还展示腔1365及开口1370—开口1370可为法向于衬底的面延伸且接触所述面的竖直开口。在一些实例中，用于形成腔1365的操作(例如，蚀刻工艺)使用开口1370来进入腔1365。在一些实例中，开口1370可在形成顶部电极1325之后形成且可横向于腔1365(而非与腔1365成直线，如图8及10到12中展示)。
第一透视图1301-a展示沿图6A的第一透视图601-a中展示的线3-3'的存储器阵列600的横截面视图。第一透视图1301-a的横截面视图可包含水平导轨的方面，所述水平导轨包含存储元件1320且可通过在获得第一透视图1301-a中展示的横截面之后从存储元件1320的顶部观察来获得。
第二透视图1301-b展示沿第一透视图1101-a中展示的线7-7'的存储元件1320的横截面视图(且还可对应于图9中展示的线7-7')。可通过在获得第二透视图1301-b中展示的横截面之后在通过存储元件1320的电流路径1360的方向上观察来获得第二透视图1301-b-1的横截面视图。
在一些实例中，用于形成水平安置自选择存储器单元的工艺包含通过将硫属化物材料沉积到腔1365中而填充腔1365的至少一部分(例如，以形成存储元件1320)。在将硫属化物材料沉积到腔1365中之后，可执行额外操作以蚀除过量硫属化物材料，清洁硫属化物材料的所暴露表面的杂质(例如，通过清洁工艺留下)，密封硫属化物材料的所暴露表面(例如，以保护硫属化物材料免受其它工艺的影响)，对硫属化物材料进行温度处理或其任何组合。在一些实例中，额外工艺可导致硫属化物材料暴露于额外步骤的一部分改变，从而形成与电流路径1360平行地从底部电极1330延伸到顶部电极1325的侧壁区域1350，如第一透视图1301-a中展示。块体区域1340还可从底部电极1330延伸到顶部电极1325，如第一透视图1301-a中描绘。
在一些实例中，块体区域1340与第一组合物相关联且侧壁区域1350与第二组合物相关联。在一些实例中，可如参考图5中描述的操作类似地描述那样执行用于形成侧壁区域1350的额外操作以增加侧壁区域1350的结构强度，增加侧壁区域1350的电阻率，控制侧壁区域1350的尺寸，修改(例如，增加或减少)侧壁区域1350中的一或多种成分(例如，一或多种元素或元素组合)的浓度或其任何组合。
如第二透视图1301-b中展示，在整个存储元件1320中，块体区域1340可跨存储元件1320的第一部分均匀地延伸且侧壁区域1350可跨存储元件1320的第二部分均匀地延伸。
通过从腔1365的横向侧沉积硫属化物材料，用于形成水平安置存储器单元的工艺可避免与施加电流通过存储元件1320以击穿侧壁区域1350的一部分相关联的操作。因此，块体区域1340及侧壁区域1350的尺寸在整个存储元件1320中可为均匀的。
在一些实例中，用于形成水平安置存储器单元的工艺可包含用于形成侧壁区域1350的额外操作。在一些实例中，形成工艺可包含与形成介电材料1355相关联的操作，其中介电材料与硫属化物材料反应以在块体区域1340的相对侧上形成具有下部的侧壁区域1350。在一些实例中，形成工艺可包含与在腔1365的内部上方沉积与硫属化物材料反应的污染物材料以形成具有下部的侧壁区域1350相关联的操作。在一些实例中，污染物材料未沉积在底部电极1330或顶部电极1325上(或上方)。在一些实例中，基于将污染物材料沉积到腔1365中，侧壁区域1350环绕块体区域1340。
在一些实例中，形成工艺可包含与在将第二硫属化物材料沉积到腔1365中以形成块体区域1340之前将第一硫属化物材料沉积到腔1365中以形成具有下部的侧壁区域1350相关联的操作。在一些实例中，第一硫属化物材料还可形成将块体区域1340与底部电极1330及顶部电极1325分离的侧壁区域1350的最左及最右部分。在此类情况中，可施加电流通过存储元件1320以击穿接触底部电极1330及顶部电极1325的侧壁区域1350的部分。
图14展示说明根据如本文中公开的实例的支持具有竖直结构中的侧壁及块体区域的存储器单元的方法1400的流程图。方法1400的操作可由制造系统或者与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件以执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述功能的方面。
在1405，所述方法可包含形成衬底。1405的操作可根据如本文中公开的实例来执行。
在1410，所述方法可包含在衬底上形成交替层堆叠，所述交替层堆叠包括导电材料及介电材料。1410的操作可根据如本文中公开的实例来执行。
在1415，所述方法可包含蚀刻交替层堆叠以形成多个腔。1415的操作可根据如本文中公开的实例来执行。
在1420，所述方法可包含将硫属化物材料沉积到多个腔中的腔中以形成自选择存储元件，所述自选择存储元件与所述导电材料中的第一导电材料及所述介电材料中的两种介电材料接触且包括块体区域及侧壁区域，所述块体区域延伸在所述第一导电材料与所述侧壁区域之间且包括具有第一组合物的所述硫属化物材料的至少第一部分，且所述侧壁区域从所述块体区域延伸且包括具有不同于所述第一组合物的第二组合物的所述硫属化物材料的至少第二部分。1420的操作可根据如本文中公开的实例来执行。
在1425，所述方法可包含沉积接触硫属化物材料的侧壁区域的第二导电材料。1425的操作可根据如本文中公开的实例来执行。
在一些实例中，如本文中描述的设备可执行一或若干方法，例如方法1400。所述设备可包含用于以下各者的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：形成衬底；在所述衬底上形成交替层堆叠，所述交替层堆叠包含导电材料及介电材料；蚀刻所述交替层堆叠以形成多个腔；将硫属化物材料沉积到所述多个腔中的腔中以形成自选择存储元件，所述自选择存储元件与所述导电材料中的第一导电材料及所述介电材料中的两种介电材料接触且包含块体区域及侧壁区域，所述块体区域延伸在所述第一导电材料与所述侧壁区域之间且包含具有第一组合物的所述硫属化物材料的至少第一部分，且所述侧壁区域从所述块体区域延伸且包含具有不同于所述第一组合物的第二组合物的所述硫属化物材料的至少第二部分；及沉积接触所述硫属化物材料的所述侧壁区域的第二导电材料。
本文中描述的方法1400及设备的一些实例可进一步包含用于在可将所述硫属化物材料沉积到所述多个腔中之前将所述第一导电材料沉积到所述多个腔中以形成第一电极的操作、特征、电路系统、逻辑、构件或指令，且其中沉积所述第二导电材料包含在可沉积所述硫属化物材料之后沉积所述第二导电材料以形成第二电极。
在本文中描述的方法1400及设备的一些实例中，导电路径在可平行于由所述衬底界定的平面的第一方向上或在可垂直于所述平面的第二方向上延伸在所述第一导电材料与所述第二导电材料之间。
在本文中描述的方法1400及设备的一些实例中，可通过所述硫属化物材料将所述块体区域与所述第二导电材料分离，且所述方法、设备及非暂时性计算机可读媒体可包含用于使用所述第一导电材料及所述第二导电材料跨所述自选择存储元件施加电压的进一步操作、特征、电路系统、逻辑、构件或指令，其中所述块体区域至少部分基于所述施加而延伸穿过所述侧壁区域的一部分且接触所述第二导电材料。
在本文中描述的方法1400及设备的一些实例中，形成所述自选择存储元件可包含用于以下各者的操作、特征、电路系统、逻辑、构件或指令：蚀刻所述硫属化物材料的第一部分；清洁在所述蚀刻之后保留的所述硫属化物材料的第二部分；对所述硫属化物材料的所述第二部分进行温度处理；掺杂所述硫属化物材料的所述第二部分；及密封所述硫属化物材料的所述第二部分。
在本文中描述的方法1400及设备的一些实例中，所述侧壁区域的宽度、所述侧壁区域的机械稳定性、所述侧壁区域的导电率或其任何组合可至少部分基于用于所述蚀刻的工艺、所述清洁的持续时间、用于所述清洁的化学品、所述温度处理的持续时间所述、温度处理的温度、用于所述掺杂的元件、用于所述密封的化学品或其任何组合。
在本文中描述的方法1400及设备的一些实例中，可选择所述清洁的持续时间以增加所述侧壁区域的宽度直到所述块体区域的宽度达到阈值，增加所述侧壁区域的机械稳定性，降低所述侧壁区域的导电率或其任何组合，且可选择所述温度处理的持续时间以增加所述侧壁区域的所述宽度直到所述块体区域的宽度达到所述阈值，增加所述侧壁区域的所述机械稳定性，降低所述侧壁区域的所述导电率或其任何组合。
在本文中描述的方法1400及设备的一些实例中，所述块体区域在可平行于由所述衬底界定的平面的第一方向上延伸，且所述方法、设备及非暂时性计算机可读媒体可包含用于在沉积所述第二导电材料之后沉积第三导电材料以形成数字线的进一步操作、特征、电路系统、逻辑、构件或指令，其中所述数字线在可垂直于所述平面的第三方向上延伸。
应注意，本文中描述的方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤且其它实施方案是可能的。此外，可组合来自两种或更多种方法的部分。
描述一种设备。所述设备可包含第一电极、第二电极及定位在所述第一电极与所述第二电极之间的自选择存储元件，其中所述自选择存储元件包含块体区域及侧壁区域，所述块体区域延伸在所述第一电极与所述侧壁区域之间且包含具有第一组合物的硫属化物材料，且所述侧壁区域延伸在所述块体区域与所述第二电极之间且包含具有不同于所述第一组合物的第二组合物的所述硫属化物材料。
在一些实例中，所述设备可包含在平行于由衬底界定的平面的第一方向上延伸的字线，其中所述第一电极可与所述字线及在垂直于所述平面的第二方向上延伸的数字线接触，其中所述第二电极可与所述数字线接触，且其中所述块体区域在可平行于所述平面的第三方向上延伸。
在所述设备的一些实例中，导电路径在可平行于由衬底界定的平面的第一方向上或在可垂直于所述平面的第二方向上延伸在所述第一电极与所述第二电极之间。
在所述设备的一些实例中，所述侧壁区域延伸在所述自选择存储元件的第一侧与所述自选择存储元件的第二侧之间，延伸在所述自选择存储元件的第三侧与所述自选择存储元件的第四侧之间，且延伸在所述块体区域与所述第一电极之间。
在所述设备的一些实例中，所述块体区域延伸穿过所述侧壁区域的一部分且接触所述第二电极。
在所述设备的一些实例中，用以存储信息的所述块体区域的性能可至少部分基于所述侧壁区域的宽度，所述侧壁区域的所述宽度经配置以增加所述块体区域的所述性能。
在所述设备的一些实例中，所述侧壁区域的所述宽度可介于所述自选择存储元件的宽度的5％与50％之间。
在所述设备的一些实例中，所述硫属化物材料的第一组合物中的一或多种成分的第一浓度超过一或多个阈值且所述硫属化物材料的第二组合物中的一或多种成分的第二浓度可小于或等于所述一或多个阈值。
在所述设备的一些实例中，所述硫属化物材料的所述第一组合物中的一或多种成分的第一浓度可与所述第二组合物中的所述一或多种成分的第二浓度相差2％与20％之间。
在所述设备的一些实例中，所述硫属化物材料的所述第一组合物可至少部分基于跨所述自选择存储元件施加电压而可在多种状态之间编程，且所述硫属化物材料的所述第二组合物保持在一种状态中，而与跨所述自选择存储元件施加所述电压无关。
在所述设备的一些实例中，所述硫属化物材料的所述第二组合物可具有可高于所述硫属化物材料的所述第一组合物的第二机械稳定性的第一机械稳定性。
在所述设备的一些实例中，所述自选择存储元件包含延伸在所述第一电极与所述第二电极之间的多个侧，且所述侧壁区域包含所述多个侧中的至少一者。
在所述设备的一些实例中，所述自选择存储元件可在可平行于衬底的方向上定位成邻近所述第一电极，且所述第二电极可在所述方向上定位成邻近所述自选择存储元件。
在一些实例中，所述设备可包含存储器单元，所述存储器单元包含所述第一电极、所述自选择存储元件及所述第二电极，所述存储器单元与由衬底界定的平面平行延伸。
描述另一设备。所述设备可包含存储器阵列，其包含：第一多个存储器单元，其包含第一电极、第二电极以及具有块体区域及侧壁区域的自选择存储元件，所述侧壁区域将相应块体区域及相应第二电极分离；及第二多个存储器单元，其包含第一电极、第二电极及具有块体区域的第二自选择存储元件，所述块体区域从所述第二多个存储器单元的所述第一电极延伸通过所述第二自选择存储元件的侧壁区域到所述第二多个存储器单元的所述第二电极，所述第二自选择存储元件的所述侧壁区域的至少一部分延伸在所述第二自选择存储元件的所述块体区域与所述第二多个存储器单元的所述第二电极之间。
在所述设备的一些实例中，在所述存储器阵列的操作期间可能无法存取所述第一多个存储器单元以进行数据存储且在所述存储器阵列的所述操作期间可存取所述第二多个存储器单元以进行数据存储。
在所述设备的一些实例中，所述第一多个存储器单元可沿所述存储器阵列的外围定位，跨所述存储器阵列分布或两者。
在所述设备的一些实例中，可至少部分基于包含将相应块体区域及相应第一电极分离的所述侧壁区域的所述第一多个存储器单元而增加所述存储器阵列的机械稳定性。
在所述设备的一些实例中，所述第一多个存储器单元及所述第二多个存储器单元在平行于由衬底界定的平面伸展的方向上延伸。
可使用多种不同科技及技术中的任一者来表示本文中描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或者其任何组合表示可贯穿描述引用的数据、指令、命令、信息、信号、位、符号及芯片。一些附图可将信号说明为单个信号；然而，信号可表示信号的总线，其中总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可是指组件之间的关系，所述关系支持组件之间的信号流。如果组件之间存在可随时支持组件之间的信号流的任何导电路径，那么将组件视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，基于包含连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，举例来说，可使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流中断一段时间。
术语“耦合”是指从当前无法经由导电路径在组件之间传递信号的组件之间的开路关系移动到能够经由导电路径在组件之间传递信号的组件之间的闭路关系的条件。当组件(例如控制器)将其它组件耦合在一起时，组件启动允许信号经由先前不允许信号流动的导电路径在其它组件之间流动的变化。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么所述组件彼此隔离。举例来说，通过定位在组件之间的开关分离的两个组件在所述开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器影响防止信号使用先前允许信号流动的导电路径在所述组件之间流动的变化。
本文中使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片状物。每一层或层级可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层或层级可为其中两个维度大于第三维度的三维结构，例如，薄膜。层或层级可包含不同元件、组件及/或材料。在一些实例中，一个层或层级可由两个或更多个子层或子层级构成。
如本文中使用，术语“电极”可是指电导体，且在一些实例中，可用作到存储器单元或存储器阵列的其它组件的电接触件。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似者。
本文中论述的装置(包含存储器阵列)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电率。可通过离子植入或通过任何其它掺杂手段在衬底的初始形成或生长期间执行掺杂。
本文中论述的切换组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极与门极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。可通过轻度掺杂半导体区域或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极而控制沟道导电率。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变成导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“开启”或“激活”所述晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，可“关闭”或“撤销激活”所述晶体管。
本文中陈述的描述结合附图描述例示性配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“例示性”表示“充当实例、例子或说明”且非“优选”或“优于其它实例”。详细描述包含特定细节以提供对所描述技术的理解。然而，可在不具有这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。如果在说明书中仅使用第一参考标签，那么所述描述可适用于具有相同第一参考标签的类似组件中的任一者，而而与第二参考标签无关。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施本文中描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
举例来说，可运用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散闸或晶体管逻辑、离散硬件组件或者其任何组合来实施或执行结合本公开描述的各种说明性框及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
如本文中(包含在权利要求书中)使用，如项目列表(举例来说，以例如“···中的至少一者”或“···中的一或多者”的短语开始的项目列表)中使用的“或”指示包含性列表，使得举例来说A、B或C中的至少一者的列表表示A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为对条件闭集的参考。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的例示性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式进行解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，所述通信媒体包含促进将计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构的形式携载或存储所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接被适宜地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线技术来从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤缆线、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘以激光方式光学地重现数据。这些的组合还包含在计算机可读媒体的范围内。
提供本文描述以使所属领域的技术人员能够制作或使用本公开。本公开的各种修改对于所属领域的技术人员来说将是显而易见的，且在不脱离本公开的范围的情况下，本文中定义的通用原理可应用于其它变体而。因此，本公开不限于本文中描述的实例及设计而应符合与本文中公开的原理及新颖特征一致的最宽范围。

Claims (27)

1.一种设备，其包括：
第一电极；
第二电极；及
自选择存储元件，其定位在所述第一电极与所述第二电极之间，其中所述自选择存储元件包括块体区域及侧壁区域，所述块体区域延伸在所述第一电极与所述侧壁区域之间且包括具有第一组合物的硫属化物材料，且所述侧壁区域延伸在所述块体区域与所述第二电极之间且包括具有不同于所述第一组合物的第二组合物的所述硫属化物材料。
2.根据权利要求1所述的设备，其进一步包括：
字线，其在平行于由衬底界定的平面的第一方向上延伸，其中所述第一电极与所述字线接触；及
数字线，其在垂直于所述平面的第二方向上延伸，其中所述第二电极与所述数字线接触，且其中所述块体区域在平行于所述平面的第三方向上延伸。
3.根据权利要求1所述的设备，其中导电路径在平行于由衬底界定的平面的第一方向上或在垂直于所述平面的第二方向上延伸在所述第一电极与所述第二电极之间。
4.根据权利要求1所述的设备，其中所述侧壁区域延伸在所述自选择存储元件的第一侧与所述自选择存储元件的第二侧之间，延伸在所述自选择存储元件的第三侧与所述自选择存储元件的第四侧之间，且延伸在所述块体区域与所述第一电极之间。
5.根据权利要求1所述的设备，其中所述块体区域延伸穿过所述侧壁区域的一部分且接触所述第二电极。
6.根据权利要求1所述的设备，其中用以存储信息的所述块体区域的性能至少部分基于所述侧壁区域的宽度，所述侧壁区域的所述宽度经配置以增加所述块体区域的所述性能。
7.根据权利要求6所述的设备，其中所述侧壁区域的所述宽度介于所述自选择存储元件的宽度的5％与50％之间。
8.根据权利要求1所述的设备，其中所述硫属化物材料的所述第一组合物中的一或多种成分的第一浓度超过一或多个阈值且所述硫属化物材料的所述第二组合物中的所述一或多种成分的第二浓度小于或等于所述一或多个阈值。
9.根据权利要求1所述的设备，其中所述硫属化物材料的所述第一组合物中的一或多种成分的第一浓度与所述第二组合物中的所述一或多种成分的第二浓度相差2％到20％。
10.根据权利要求1所述的设备，其中所述硫属化物材料的所述第一组合物能够至少部分基于跨所述自选择存储元件施加电压而在多种状态之间编程，且其中所述硫属化物材料的所述第二组合物保持在一种状态中，而与跨所述自选择存储元件施加所述电压无关。
11.根据权利要求1所述的设备，其中所述硫属化物材料的所述第二组合物具有高于所述硫属化物材料的所述第一组合物的第二机械稳定性的第一机械稳定性。
12.根据权利要求1所述的设备，其中所述自选择存储元件包括延伸在所述第一电极与所述第二电极之间的多个侧，且其中所述侧壁区域包括所述多个侧中的至少一者。
13.根据权利要求1所述的设备，其中所述自选择存储元件在平行于衬底的方向上定位成邻近所述第一电极，且其中所述第二电极在所述方向上定位成邻近所述自选择存储元件。
14.根据权利要求1所述的设备，其进一步包括：
存储器单元，其包括所述第一电极、所述自选择存储元件及所述第二电极，所述存储器单元与由衬底界定的平面平行延伸。
15.一种方法，其包括：
形成衬底；及
在所述衬底上形成交替层堆叠，所述交替层堆叠包括导电材料及介电材料；
蚀刻所述交替层堆叠以形成多个腔；
将硫属化物材料沉积到所述多个腔中的腔中以形成自选择存储元件，所述自选择存储元件与所述导电材料中的第一导电材料及所述介电材料中的两种介电材料接触且包括块体区域及侧壁区域，所述块体区域延伸在所述第一导电材料与所述侧壁区域之间且包括具有第一组合物的所述硫属化物材料的至少第一部分，且所述侧壁区域从所述块体区域延伸且包括具有不同于所述第一组合物的第二组合物的所述硫属化物材料的至少第二部分；及
沉积接触所述硫属化物材料的所述侧壁区域的第二导电材料。
16.根据权利要求15所述的方法，其进一步包括：
在将所述硫属化物材料沉积到所述多个腔中之前将所述第一导电材料沉积到所述多个腔中以形成第一电极，
其中沉积所述第二导电材料包括在沉积所述硫属化物材料之后沉积所述第二导电材料以形成第二电极。
17.根据权利要求16所述的方法，其中导电路径在平行于由所述衬底界定的平面的第一方向上或在垂直于所述平面的第二方向上延伸在所述第一导电材料与所述第二导电材料之间。
18.根据权利要求15所述的方法，其中通过所述硫属化物材料将所述块体区域与所述第二导电材料分离，所述方法进一步包括：
使用所述第一导电材料及所述第二导电材料跨所述自选择存储元件施加电压，其中所述块体区域至少部分基于所述施加而延伸穿过所述侧壁区域的一部分且接触所述第二导电材料。
19.根据权利要求15所述的方法，其中形成所述自选择存储元件包括：
蚀刻所述硫属化物材料的第一部分；
清洁在所述蚀刻之后保留的所述硫属化物材料的第二部分；
对所述硫属化物材料的所述第二部分进行温度处理；
掺杂所述硫属化物材料的所述第二部分；及
密封所述硫属化物材料的所述第二部分。
20.根据权利要求19所述的方法，其中所述侧壁区域的宽度、所述侧壁区域的机械稳定性、所述侧壁区域的导电率或其任何组合至少部分基于用于所述蚀刻的工艺、所述清洁的持续时间、用于所述清洁的化学品、所述温度处理的持续时间、所述温度处理的温度、用于所述掺杂的元件、用于所述密封的化学品或其任何组合。
21.根据权利要求19所述的方法，其中：
选择所述清洁的持续时间以增加所述侧壁区域的宽度直到所述块体区域的宽度达到阈值，增加所述侧壁区域的机械稳定性，降低所述侧壁区域的导电率或其任何组合，且
选择所述温度处理的持续时间以增加所述侧壁区域的所述宽度直到所述块体区域的所述宽度达到所述阈值，增加所述侧壁区域的所述机械稳定性，降低所述侧壁区域的所述导电率或其任何组合。
22.根据权利要求15所述的方法，其中所述块体区域在平行于由所述衬底界定的平面的第一方向上延伸，且其中至少部分基于蚀刻所述交替层堆叠以形成所述多个腔而形成在平行于所述平面的第二方向上延伸的字线，所述方法进一步包括：
在沉积所述第二导电材料之后沉积第三导电材料以形成数字线，其中所述数字线在垂直于所述平面的第三方向上延伸。
23.一种设备，其包括：
存储器阵列，其包括：
第一多个存储器单元，其包括第一电极、第二电极以及具有块体区域及侧壁区域的自选择存储元件，所述侧壁区域将相应块体区域及相应第二电极分离；及
第二多个存储器单元，其包括第一电极、第二电极及具有块体区域的第二自选择存储元件，所述块体区域从所述第二多个存储器单元的所述第一电极延伸穿过所述第二自选择存储元件的侧壁区域到所述第二多个存储器单元的所述第二电极，所述第二自选择存储元件的所述侧壁区域的至少一部分延伸在所述第二自选择存储元件的所述块体区域与所述第二多个存储器单元的所述第二电极之间。
24.根据权利要求23所述的设备，其中在所述存储器阵列的操作期间无法存取所述第一多个存储器单元以进行数据存储且在所述存储器阵列的所述操作期间能够存取所述第二多个存储器单元以进行数据存储。
25.根据权利要求23所述的设备，其中所述第一多个存储器单元沿所述存储器阵列的外围定位，跨所述存储器阵列分布或两者。
26.根据权利要求23所述的设备，其中至少部分基于包括将相应块体区域及相应第一电极分离的所述侧壁区域的所述第一多个存储器单元而增加所述存储器阵列的机械稳定性。
27.根据权利要求23所述的设备，其中所述第一多个存储器单元及所述第二多个存储器单元在平行于由衬底界定的平面伸展的方向上延伸。
CN202280036881.5A 2021-05-27 2022-05-06 具有竖直结构中的侧壁及块体区域的存储器单元 Pending CN117397387A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/332,672 2021-05-27
US17/332,672 US11957068B2 (en) 2021-05-27 2021-05-27 Memory cells with sidewall and bulk regions in vertical structures
PCT/US2022/072170 WO2022251778A1 (en) 2021-05-27 2022-05-06 Memory cells with sidewall and bulk regions in vertical structures

Publications (1)

Publication Number Publication Date
CN117397387A true CN117397387A (zh) 2024-01-12

Family

ID=84194338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280036881.5A Pending CN117397387A (zh) 2021-05-27 2022-05-06 具有竖直结构中的侧壁及块体区域的存储器单元

Country Status (5)

Country Link
US (1) US11957068B2 (zh)
EP (1) EP4348714A1 (zh)
CN (1) CN117397387A (zh)
TW (1) TW202301569A (zh)
WO (1) WO2022251778A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257147B (en) 2004-12-17 2006-06-21 Macronix Int Co Ltd Method of manufacturing memory device, memory device and phase change memory device
US7973384B2 (en) 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
TWI407549B (zh) 2008-12-10 2013-09-01 United Microelectronics Corp 相變記憶體
US9306159B2 (en) 2014-04-30 2016-04-05 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9548450B2 (en) 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
US10256406B2 (en) 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10490602B2 (en) 2017-09-21 2019-11-26 Micron Technology, Inc. Three dimensional memory arrays
US10693065B2 (en) * 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10593399B2 (en) 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
EP3570339B1 (en) 2018-05-17 2020-12-30 IMEC vzw Switching device with active portion switching from insulating state to conducting state
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
US10700128B1 (en) 2018-12-21 2020-06-30 Micron Technology, Inc. Three-dimensional memory array
US11244855B2 (en) 2019-05-03 2022-02-08 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
US10930707B2 (en) 2019-07-02 2021-02-23 Micron Technology, Inc. Memory device with a split pillar architecture
US11282895B2 (en) 2019-07-02 2022-03-22 Micron Technology, Inc. Split pillar architectures for memory devices
US11903333B2 (en) * 2021-05-27 2024-02-13 Micron Technology, Inc. Sidewall structures for memory cells in vertical structures

Also Published As

Publication number Publication date
WO2022251778A1 (en) 2022-12-01
US20220384719A1 (en) 2022-12-01
US11957068B2 (en) 2024-04-09
EP4348714A1 (en) 2024-04-10
TW202301569A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
CN115552527A (zh) 读取刷新操作
TW202147319A (zh) 用於極性寫入記憶體單元之可變極性讀取操作
US20240147872A1 (en) Memory cells with sidewall and bulk regions in planar structures
TWI829171B (zh) 用於形成記憶體設備之方法及相關的記憶體設備
US11848072B2 (en) Edgeless memory clusters
CN117397387A (zh) 具有竖直结构中的侧壁及块体区域的存储器单元
CN114582393A (zh) 用于存储操作数据的存储器单元
US20230113960A1 (en) Techniques for manufacturing a double electrode memory array
US11864475B2 (en) Memory device with laterally formed memory cells
CN114628577B (zh) 电阻性接口材料
US11895851B2 (en) Cross point array architecture for multiple decks
US11848048B2 (en) Memory device decoder configurations
US11887661B2 (en) Cross-point pillar architecture for memory arrays
US20240221829A1 (en) Cross-point pillar architecture for memory arrays
CN117321687A (zh) 用于字线微砖的解码架构
CN117592411A (zh) 非对称存储器单元设计
CN114628577A (zh) 电阻性接口材料
CN116963509A (zh) 使用原子层沉积在三维存储器阵列中形成存储器单元
CN116634854A (zh) 硫族化物存储器装置组合物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination