CN117393017A - 数据传输结构、数据传输方法及存储器 - Google Patents

数据传输结构、数据传输方法及存储器 Download PDF

Info

Publication number
CN117393017A
CN117393017A CN202210794020.5A CN202210794020A CN117393017A CN 117393017 A CN117393017 A CN 117393017A CN 202210794020 A CN202210794020 A CN 202210794020A CN 117393017 A CN117393017 A CN 117393017A
Authority
CN
China
Prior art keywords
data
control signal
value
current bit
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210794020.5A
Other languages
English (en)
Inventor
张良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210794020.5A priority Critical patent/CN117393017A/zh
Priority to EP22835547.5A priority patent/EP4325500A4/en
Priority to PCT/CN2022/109286 priority patent/WO2024007391A1/zh
Priority to US18/154,935 priority patent/US20240013820A1/en
Priority to TW112123432A priority patent/TW202403751A/zh
Publication of CN117393017A publication Critical patent/CN117393017A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种数据传输结构、数据传输方法及存储器，数据传输结构，包括：数据传输模块，被配置为，响应于翻转控制信号和第一数据，以生成第二数据；控制模块，被配置为，响应于使能控制信号和第二数据，以生成翻转控制信号；当前一比特的第二数据与当前比特的第一数据相同，翻转控制信号和第一数据用于关断数据传输模块，当前比特的第二数据根据前一比特的第二数据生成；当前一比特的第二数据和当前比特的第一数据不同，翻转控制信号和第一数据用于导通数据传输模块，当前比特的第二数据根据当前比特的第一数据生成，以避免存储器中无效的电流消耗，以降低存储器的功耗。

Description

数据传输结构、数据传输方法及存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种数据传输结构、数据传输方法及存储器。
背景技术
由于动态随机存储器(Dynamic Random Access Memory，DRAM)存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。
存储器的总线的长度较长，为了防止数据在总线传输过程中的衰减，需要在总线上设置驱动器对总线传输数据进行补偿；数据在总线传输的过程中，如果当前数据的状态和前一数据的状态不一致，总线数据会发生翻转；如果当前数据的状态和前一数据的状态一致，虽然总线数据不会翻转，但是驱动器中控制晶体管的控制信号会发生翻转。
总线数据不发生翻转时，驱动器中的控制晶体管的控制信号翻转会导致存储器中无效的电流消耗，造成无意义的功耗损失；另外，由于驱动器的功耗比较大，经过驱动器处理的总线传输数据的数量很大，导致存储器的功耗损失较大。
发明内容
本公开实施例提供一种数据传输结构、数据传输方法及存储器，当总线数据不会翻转时，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
本公开一实施例提供了一种数据传输结构，数据传输模块，用于接收第一数据和翻转控制信号，被配置为，响应于翻转控制信号和第一数据，以生成第二数据；控制模块，用于接收第二数据和使能控制信号，被配置为，响应于使能控制信号和第二数据，以生成翻转控制信号；使能控制信号用于使能数据传输模块进行数据传输；当前一比特的第二数据与当前比特的第一数据相同，翻转控制信号和第一数据用于关断数据传输模块，当前比特的第二数据根据前一比特的第二数据生成；当前一比特的第二数据和当前比特的第一数据不同，翻转控制信号和第一数据用于导通数据传输模块，当前比特的第二数据根据当前比特的第一数据生成。
本实施例提供的数据传输结构，翻转控制信号基于前一比特第二数据生成，即翻转控制信号中包含了前一比特第二数据的信息，数据传输模块基于翻转控制信号和当前比特第一数据控制导通或关断，相当于增加了对当前比特第一数据和前一比特第二数据是否相同的判断过程，当当前比特第一数据和前一比特第二数据相同时，直接关断数据传输模块，即关断总线中的驱动器，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
另外，翻转控制信号包括第一控制信号和第二控制信号；控制模块，包括：第一控制单元，被配置为，基于第二数据和使能控制信号生成第一控制信号；第二控制单元，被配置为，基于第二数据和使能控制信号生成第二控制信号；当使能控制信号为有效信号，生成的第一控制信号和第二控制信号互为反相信号。
另外，第一控制单元，包括：第一或非门，一输入端用于接收第二数据，另一输入端用于接收使能控制信号，输出端用于输出第一控制信号。
另外，第二控制单元，包括：第一与非门，一输入端用于接收第二数据，另一输入端连接第一反相器的输出端，输出端用于输出第二控制信号，第一反相器的输入端用于接收使能控制信号。
另外，数据传输模块，包括：第二与非门，一输入端用于接收第一数据，另一输入端用于接收第一控制信号；第二或非门，一输入端用于接收第一数据，另一输入端用于接收第二控制信号；P型晶体管，栅极连接第二与非门的输出端，源极耦合电源电压，漏极用于输出第二数据；N型晶体管，栅极连接第二或非门的输出端，源极接地，漏极连接P型晶体管的漏极。
另外，控制模块，还包括：输入采样器，用于接收第二数据和使能控制信号，被配置为，响应于使能控制信号的有效电平采样第二数据生成第三数据；第一控制单元基于第三数据生成第一控制信号，第二控制单元基于第三数据生成第二控制信号。通过数据采样，以使能控制信号调节当前比特的第二数据的值，提高存储器进行数据传输的时序的稳定性。
另外，输入采样器，包括：锁存器，输入端用于接收第二数据，时钟端用于接收使能控制信号。
另外，锁存器的时钟端包括正时钟端和负时钟端，正时钟端连接第二反相器的输出端，负时钟端和第二反相器的输入端用于接收使能控制信号。
本公开另一实施例提供了一种数据传输方法，应用于上述实施例提供的数据传输方法，包括：基于前一比特第二数据的值和使能控制信号生成翻转控制信号；基于前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值；基于判断的结果，响应于翻转控制信号和当前比特第一数据的值，生成第二数据。
翻转控制信号基于前一比特第二数据生成，即翻转控制信号中包含了前一比特第二数据的信息，基于翻转控制信号和当前比特第一数据的值，即根据前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值，然后基于判断的结果生成第二数据，通过在数据传输过程中新增判断流程，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
另外，判断是否需要传输当前比特的第一数据的值以调整第二数据的值，包括：若前一比特第二数据的值与当前比特第一数据的值不同，则判断的结果用于指示传输当前比特第一数据的值以生成当前比特第二数据的值；若前一比特第二数据的值与当前比特第一数据的值相同，则判断的结果用于指示基于前一比特第二数据的值直接生成当前比特第二数据的值。
另外，基于前一比特第二数据的值和使能控制信号生成翻转控制信号，包括：响应于使能控制信号的有效电平采样第二数据生成第三数据，基于第三数据的值生成翻转控制信号。
另外，基于使能控制信号采样第二数据的值，生成第三数据；翻转控制信号包括第一控制信号和第二控制信号，基于第三数据的值生成翻转控制信号，包括：基于第三数据和使能控制信号生成第一控制信号，并基于第三数据和使能控制信号的反相信号生成第二控制信号。
另外，响应于翻转控制信号和当前比特的第一数据的值，生成第二数据，包括：基于当前比特的第一数据的值和第一控制信号生成上拉控制信号，上拉控制信号用于上拉第二数据的值；基于当前比特的第二数据的值和第二控制信号生成下拉控制信号，下拉控制信号用于下拉第二数据的值。
另外，若上拉控制信号有效，下拉控制信号无效，上拉第二数据的值；若上拉控制信号无效，下拉控制信号有效，下拉第二数据的值；若上拉控制信号和下拉控制信号均无效，基于前一比特的第二数据的值直接生成当前比特的第二数据的值。
本公开又一实施例还提供了一种存储器，采用上述实施例提供的数据传输结构进行数据传输，以避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的数据传输结构的结构示意图；
图2为本公开一实施例提供的控制模块的结构示意图；
图3为本公开一实施例提供的数据传输模块的结构示意图；
图4为本公开一实施例提供的具备数据采样器的控制模块的结构示意图；
图5～图8为本公开一实施例提供的数据传输结构的信号时序变化示意图；
图9为本公开另一实施例提供的数据传输方法各步骤对应的流程示意图。
具体实施方式
由背景技术可知，存储器的总线的长度较长，为了防止数据在总线传输过程中的衰减，需要在总线上设置驱动器对总线传输数据进行补偿；数据在总线传输的过程中，如果当前数据的状态和前一数据的状态不一致，总线数据会发生翻转；如果当前数据的状态和前一数据的状态一致，虽然总线数据不会翻转，但是驱动器中控制晶体管的控制信号会发生翻转。总线数据不发生翻转时，驱动器中的控制晶体管的控制信号翻转会导致存储器中无效的电流消耗，造成无意义的功耗损失；另外，由于驱动器的功耗比较大，经过驱动器处理的总线传输数据的数量很大，导致存储器的功耗损失较大。
本公开一实施例提供了一种数据传输结构，当总线数据不会翻转时，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的数据传输结构的结构示意图，图2为本实施例提供的控制模块的结构示意图，图3为本实施例提供的数据传输模块的结构示意图，图4为本实施例提供的具备数据采样器的控制模块的结构示意图，图5～图8为本实施例提供的数据传输结构的信号时序变化示意图，以下结合附图对本实施例提供的数据传输结构进行详细说明，具体如下：
参考图1，数据传输结构，包括：
数据传输模块100，用于接收第一数据D和翻转控制信号，被配置为，响应于翻转控制信号和第一数据D，以生成第二数据Q。
控制模块200，用于接收第二数据Q和使能控制信号EnB，被配置为，响应于使能控制信号EnB和第二数据Q，以生成翻转控制信号。
其中，第一数据D即传输前的数据，第二数据Q为传输后的数据，翻转控制信号即驱动器中控制晶体管的控制信号，使能控制信号EnB用于使能数据传输模块100进行数据传输，具体地，使能控制信号EnB通过生成翻转控制信号，控制数据传输模块100基于第一数据D生成第二数据Q。
当前一比特的第二数据Q与当前比特的第一数据D相同，翻转控制信号和第一数据D用于关断数据传输模块100，当前比特的第二数据Q根据前一比特的第二数据生成；当前一比特的第二数据Q与当前比特的第一数据D不同，翻转控制信号和第一数据D用于导通数据传输模块100，当前比特的第二数据Q根据当前比特的第一数据生成。
本实施例提供的数据传输结构，翻转控制信号基于前一比特第二数据Q生成，即翻转控制信号中包含了前一比特第二数据Q的信息，数据传输模块100基于翻转控制信号和当前比特第一数据D控制导通或关断，相当于增加了对当前比特第一数据D和前一比特第二数据Q是否相同的判断过程，当当前比特的第一数据D和前一比特第二数据Q相同时，直接关断数据传输模块100，即关断总线中的驱动器，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
具体地，参考图2，在一些实施例中，翻转控制信号包括第一控制信号En2和第二控制信号En2B，控制模块200，包括：第一控制单元301，被配置为，基于第二数据Q和使能控制信号EnB生成第一控制信号En2；第二控制单元302，被配置为，基于第二数据Q和使能控制信EnB号生成第二控制信号En2B，当使能控制信号EnB为有效信号，生成的第一控制信号En2和第二控制信号En2B互为反相信号；其中，第一控制信号En2和第二控制信号En2B的其中一者作为驱动器中P型晶体管的控制信号，另一者作为驱动器中N型晶体管的控制信号。
需要说明的是，本实施例以及后续的说明中，以第一控制信号En2作为驱动器中P型晶体管的控制信号，第二控制信号En2B作为驱动器中N型晶体管的控制信号为例进行详细说明，并不构成对本实施例的限定，在其他实施例中，可以以第一控制信号En2作为驱动器中N型晶体管的控制信号，第二控制信号En2B作为驱动器中P型晶体管的控制信号。
继续参考图2，在一个例子中，第一控制单元301，包括：第一或非门201，一输入端用于接收第二数据Q，另一输入端用于接收使能控制信号EnB，输出端用于输出第一控制信号En2。
继续参考图2，在一个例子中，第二控制单元302，包括：第一与非门210，一输入端用于接收第二数据Q，另一输入端用于连接第一反相器220的输出端，输出端用于输出第二控制信号En2B，第一反相器220的输入端用于接收使能控制信号EnB。
由于各个元器件的输入信号和输出信号之间存在延迟，假设前一比特的第一数据D在t1时间出现；相应地，前一比特的第一数据D产生的前一比特的第二数据Q会经过一定延迟后在t2时间出现；基于前一比特的第二数据Q和使能控制信号EnB产生的第一控制信号En2和第二控制信号En2B会经过一定延迟后在t3时间出现，基于第一控制信号En2和第二控制信号En2B和当前比特的第一数据D产生的当前比特的第二数据Q会经过一定延迟后在t4时间出现；基于上述论述可知，前一比特的第一数据D在t1时间出现，前一比特第二数据在t2时间出现，当前比特的第一数据D在t3～t4时间段之间出现，当前比特第二数据在t4时间出现，符合存储器的数据传输时序。
参考图3，在一些实施例中，数据传输模块100，包括：第二与非门102，一输入端用于接收第一数据D，另一输入端用于接收第一控制信号En2；第二或非门120，一输入端用于接收第一数据D，另一输入端用于接收第二控制信号En2B；P型晶体管101，栅极连接第二与非门102的输出端，源极耦合电源电压VDD，漏极用于输出第二数据Q；N型晶体管103，栅极连接第二或非门102的输出端，源极接地GND，漏极连接P型晶体管101的漏极。
具体地，第二与非门102根据第一数据D和第一控制信号En2生成P管控制信号Dp，P管控制信号Dp用于控制P型晶体管101的导通或截止；第二或非门120根据第一数据D和第二控制信号En2B生成N管控制信号Dn，N管控制信号Dn用于控制N型晶体管103的导通或截止。
基于图1～图3所述的数据传输结构，第一数据D、第二数据Q、使能控制信号EnB、第一控制信号En2、第二控制信号En2B、P管控制信号Dp和N管控制信号Dn的真值表如下：
表1-本实施例提供的数据传输结构各数据对应的真值表
D Q EnB En2 En2B Dp Dn 数据传输模块100的工作状态
0 0 1 0 1 1 0 数据传输模块100关断，Q保持
0 0 0 1 1 1 0 数据传输模块100关断，Q保持
0 1 1 0 1 1 0 数据传输模块100关断，Q保持
0 1 0 0 0 1 1 数据传输模块100开启，Q翻转
1 0 1 0 1 1 0 数据传输模块100关断，Q保持
1 0 0 1 1 0 0 数据传输模块100开启，Q翻转
1 1 1 0 1 1 0 数据传输模块100关断，Q保持
1 1 0 0 0 1 0 数据传输模块100关断，Q保持
需要说明的是，表1的设计以使能控制信号EnB＝0时使能控制模块200为例进行详细说明仅用于本领域技术人员了解本方案的实现，并不构成对本实施例的限定；在其他实施例中，同样可以设计以使能控制信号＝1时使能控制模块。结合表1和图3的内容可知，数据传输结构包括四种工作状态，具体如下：
(1)当前一比特第二数据Q为0，当前比特第一数据D为0时：
当使能控制信号EnB为1时，En2为第一或非门201根据使能控制信号EnB和第三数据En1生成，即En2为1与0的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为0与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与0的或非值，取0；由此可知，使能控制信号EnB＝1时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
当使能控制信号EnB为0时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为0与0的或非值，取1；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为1与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为1与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与0的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
综上所述，在工作状态(1)时，无论使能控制信号EnB为1还是0，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变，即第二数据Q不翻转，通过保持第二与非门102产生的P管控制信号Dp和第二或非门120产生的N管控制信号Dn不变，以避免驱动器中控制晶体管的控制信号无效翻转导致控制晶体管工作状态的变化，从而降低存储器的功耗。
(2)当前一比特第二数据Q为1，当前比特第一数据D为0时：
当使能控制信号EnB为1时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为1与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为0与1的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与0的或非值，取0；由此可知，使能控制信号EnB＝1时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
当使能控制信号EnB为0时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为0与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为1与1的与非值，取0；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为0与0的或非值，取1；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝1，P型晶体管101截止、N型晶体管导通。
综上所述，在工作状态(2)时，使能控制信号EnB为1，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变；使能控制信号EnB为0，P管控制信号Dp为1，N管控制信号Dn为1，数据传输模块100导通，当前比特第二数据Q基于N型晶体管的导通下拉为0与当前比特的第一数据D保持一致。
(3)当前一比特第二数据Q为0，当前比特第一数据D为1时：
当使能控制信号EnB为1时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为1与0的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为0与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与1的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与1的或非值，取0；由此可知，使能控制信号EnB＝1时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
当使能控制信号EnB为0时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为0与0的或非值，取1；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为1与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为1与1的与非值，取0；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与1的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝0，Dn＝0，P型晶体管101导通、N型晶体管截止。
综上所述，在工作状态(3)时，使能控制信号EnB为1，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变；使能控制信号EnB为0，P管控制信号Dp为0，N管控制信号Dn为0，数据传输模块100导通，当前比特第二数据Q基于P型晶体管的导通上拉为1与当前比特的第一数据D保持一致。
(4)当前一比特第二数据Q为1，当前比特第一数据D为1时：
当使能控制信号EnB为1时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为1与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为0与1的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与1的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与1的或非值，取0；由此可知，使能控制信号EnB＝1时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
当使能控制信号EnB为0时，En2为第一或非门201根据使能控制信号EnB和前一比特第二数据Q生成，即En2为0与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和前一比特第二数据Q生成，即En2B为1与1的与非值，取0；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与1的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为0与1的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
综上所述，在工作状态(4)时，无论使能控制信号EnB为1还是0，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变，即第二数据Q不翻转，通过保持第二与非门102产生的P管控制信号Dp和第二或非门120产生的N管控制信号Dn不变，以避免驱动器中控制晶体管的控制信号无效翻转导致控制晶体管工作状态的变化，从而降低存储器的功耗。
在一些实施例中，控制模块200，还包括：输入采样器，用于接收第二数据Q和使能控制信号EnB，被配置为，响应于使能控制信号EnB的有效电平，采用第二数据D生成第三数据En1；相应地，第一控制单元301基于第三数据En1生成第一控制信号En2，第二控制单元302基于第三数据En1生成第二控制信号En2B。通过数据采样，以使能控制信号EnB调节当前比特的第二数据Q的值，提高存储器进行数据传输的时序的稳定性。
进一步地，参考图4，输入采样器，包括：锁存器300，输入端d用于接收第二数据Q，时钟端用于接收使能控制信号EnB。更具体地，在一个例子中，锁存器的时钟端包括正时钟端Lat和负时钟端LatB，正时钟端Lat连接第二反相器320的输出端，负时钟端LatB和第二反相器320的输入端用于接收使能控制信号EnB。
对于具备锁存器300的控制模块200，参考图5～图8，第三数据En1根据使能控制信号EnB采样生成，结合对表1的论述可知，得出以下真值表：
表2-本实施例提供的数据传输结构各数据对应的真值表
需要说明的是，表2的设计以使能控制信号EnB＝0时使能控制模块200为例进行详细说明仅用于本领域技术人员了解本方案的实现，并不构成对本实施例的限定；在其他实施例中，同样可以设计以使能控制信号＝1时使能控制模块。
结合表2和图3的内容可知，数据传输结构包括四种工作状态，具体如下：
(1)当前一比特第二数据Q为0，当前比特第一数据D为0时：
当使能控制信号EnB为1时，数据传输结构未启动，使能控制信号EnB未使能锁存器300，第三数据En1保持不变，当第三数据En1为0时，数据参考表2中第二行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变；当第三数据En1为1时，数据参考表2中第四行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变。
参考图5，当使能控制信号EnB为0时，数据传输结构启动，使能控制信号EnB使能锁存器300，第三数据En1基于锁存器300和使能控制信号EnB采样前一比特第二数据Q生成，En2为第一或非门201根据使能控制信号EnB和第三数据En1生成，即En2为0与0的或非值，取1；En2B为第一与非门210根据使能控制信号EnB的反相信号和第三数据En1生成，即En2B为1与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为1与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与0的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变。
综上所述，在工作状态(1)时，无论使能控制信号EnB为1还是0，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变，即第二数据Q不翻转，通过保持第二与非门102产生的P管控制信号Dp和第二或非门120产生的N管控制信号Dn不变，以避免驱动器中控制晶体管的控制信号无效翻转导致控制晶体管工作状态的变化，从而降低存储器的功耗。
(2)当前一比特第二数据Q为1，当前比特第一数据D为0时：
当使能控制信号EnB为1时，数据传输结构未启动，使能控制信号EnB未使能锁存器300，第三数据En1保持不变，当第三数据En1为0时，数据参考表2中第二行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变；当第三数据En1为1时，数据参考表2中第四行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变。
参考图6，当使能控制信号EnB为0时，数据传输结构启动，使能控制信号EnB使能锁存器300，第三数据En1基于锁存器300和使能控制信号EnB采样前一比特第二数据Q生成，En2为第一或非门201根据使能控制信号EnB和第三数据En1生成，即En2为0与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和第三数据En1生成，即En2B为1与1的与非值，取0；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与0的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为0与0的或非值，取1；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝1，P型晶体管101截止、N型晶体管导通，当前比特第二数据Q下拉至0。
综上所述，在工作状态(2)时，使能控制信号EnB为1，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变；使能控制信号EnB为0，P管控制信号Dp为1，N管控制信号Dn为1，数据传输模块100导通，当前比特第二数据Q基于N型晶体管的导通下拉为0与当前比特的第一数据D保持一致。
(3)当前一比特第二数据Q为0，当前比特第一数据D为1时：
当使能控制信号EnB为1时，数据传输结构未启动，使能控制信号EnB未使能锁存器300，第三数据En1保持不变，当第三数据En1为0时，数据参考表2中第六行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变；当第三数据En1为1时，数据参考表2中第八行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变。
参考图7，当使能控制信号EnB为0时，数据传输结构启动，使能控制信号EnB使能锁存器300，第三数据En1基于锁存器300和使能控制信号EnB采样前一比特第二数据Q生成，En2为第一或非门201根据使能控制信号EnB和第三数据En1生成，即En2为0与0的或非值，取1；En2B为第一与非门210根据使能控制信号EnB的反相信号和第三数据En1生成，即En2B为1与0的与非值，取1；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为1与1的与非值，取0；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为1与1的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝0，Dn＝0，P型晶体管101导通、N型晶体管截止，当前比特第二数据Q上拉至1。
综上所述，在工作状态(3)时，使能控制信号EnB为1，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变；使能控制信号EnB为0，P管控制信号Dp为0，N管控制信号Dn为0，数据传输模块100导通，当前比特第二数据Q基于P型晶体管的导通上拉为1与当前比特的第一数据D保持一致。
(4)当前一比特第二数据Q为1，当前比特第一数据D为1时：
当使能控制信号EnB为1时，数据传输结构未启动，使能控制信号EnB未使能锁存器300，第三数据En1保持不变，当第三数据En1为0时，数据参考表2中第六行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变；当第三数据En1为1时，数据参考表2中第八行内容，此时Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止，当前比特第二数据Q保持不变。
参考图8，当使能控制信号EnB为0时，数据传输结构启动，使能控制信号EnB使能锁存器300，第三数据En1基于锁存器300和使能控制信号EnB采样前一比特第二数据Q生成，En2为第一或非门201根据使能控制信号EnB和第三数据En1生成，即En2为0与1的或非值，取0；En2B为第一与非门210根据使能控制信号EnB的反相信号和第三数据En1生成，即En2B为1与1的与非值，取0；Dp为第二与非门202根据第一控制信号En2和当前比特第一数据D生成，即Dp为0与1的与非值，取1；Dn为第二或非门220根据第二控制信号En2B和当前比特第一数据D生成，即Dn为0与1的或非值，取0；由此可知，使能控制信号EnB＝0时，Dp＝1，Dn＝0，P型晶体管101和N型晶体管都截止。
综上所述，在工作状态(4)时，无论使能控制信号EnB为1还是0，第二与非门102产生的P管控制信号Dp持续为1不变化，第二或非门120产生的N管控制信号Dn持续为0不变化，数据传输模块100关断，当前比特第二数据Q保持不变，即第二数据Q不翻转，通过保持第二与非门102产生的P管控制信号Dp和第二或非门120产生的N管控制信号Dn不变，以避免驱动器中控制晶体管的控制信号无效翻转导致控制晶体管工作状态的变化，从而降低存储器的功耗。
本实施例提供的数据传输结构，翻转控制信号基于第二数据Q生成，即翻转控制信号中包含了前一比特第二数据Q的信息，数据传输模块100基于翻转控制信号和当前比特第一数据D控制导通或关断，相当于增加了对当前比特第一数据D和前一比特第二数据Q是否相同的判断过程，当当前比特第一数据D和前一比特第二数据Q相同时，直接关断数据传输模块100，即关断总线中的驱动器，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的数据传输结构中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的数据传输结构实施例。
本公开另一实施例提供一种数据传输方法，应用于上述实施例提供的数据传输结构，以避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗；图9为本实施例提供的数据传输方法各步骤对应的流程示意图，以下结合附图对本实施例提供的数据传输方法进行详细说明，且与上述实施例相应部分，本实施例不再赘述，具体如下：
参考图9，数据传输方法，包括：
步骤401，基于前一比特第二数据的值和使能控制信号生成翻转控制信号。
步骤402，判断是否需要传输当前比特的第一数据的值以调整第二数据的值。
具体地，基于前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值。
更具体地，若前一比特第二数据的值与当前比特第一数据的值不同，则判断的结果指示传输当前比特第一数据的值，以生成当前比特第二数据的值；若前一比特第二数据的值与当前比特第一数据的值相同，则判断的结果用于指示基于前一比特第二数据的值直接生成当前比特第二数据的值。
步骤403，基于判断的结果，响应于翻转控制信号和当前比特第一数据的值生成第二数据。
翻转控制信号基于前一比特第二数据生成，即翻转控制信号中包含了前一比特第二数据的信息，基于翻转控制信号和当前比特第一数据的值，即根据前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值，然后基于判断的结果生成第二数据，通过在数据传输过程中新增判断流程，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
在一些实施例中，对于步骤401，还包括：响应于使能控制信号的有效电平采样第二数据生成第三数据，基于第三数据生成翻转控制信号。
进一步地，在一些实施例中，步骤401包括：基于使能控制信号采样第二数据的值，生成第三数据；翻转控制信号包括第一控制信号和第二控制信号，基于第三数据的值生成翻转控制信号，包括：基于第三数据和使能控制信号生成第一控制信号，并基于第三数据和使能控制信号的反相信号生成第二控制信号。
在一些实施例中，对于步骤403，包括：基于当前比特的第一数据的值和第一控制信号生成上拉控制信号，上拉控制信号用于上拉第二数据的值；基于当前比特的第二数据的值和第二控制信号生成下拉控制信号，下拉控制信号用于下拉第二数据的值。
具体地，若上拉控制信号有效，下拉控制信号无效，上拉第二数据的值；若上拉控制信号无效，下拉控制信号有效，下拉第二数据的值；若上拉控制信号和下拉控制信号均无效，基于前一比特的第二数据的值直接生成当前比特的第二数据的值。
需要说明的是，上述实施例所提供的数据传输方法中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的数据传输方法实施例。
本公开又一实施例提供一种存储器，采用上述实施例提供的数据传输结构进行数据传输，以避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。
具体地，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种数据传输结构，其特征在于，包括：
数据传输模块，用于接收第一数据和翻转控制信号，被配置为，响应于所述翻转控制信号和所述第一数据，以生成第二数据；
控制模块，用于接收所述第二数据和使能控制信号，被配置为，响应于所述使能控制信号和所述第二数据，以生成所述翻转控制信号；
所述使能控制信号用于使能所述数据传输模块进行数据传输；
当前一比特的所述第二数据与当前比特的所述第一数据相同，所述翻转控制信号和所述第一数据用于关断所述数据传输模块，当前比特的所述第二数据根据前一比特的所述第二数据生成；
当前一比特的所述第二数据和当前比特的所述第一数据不同，所述翻转控制信号和所述第一数据用于导通所述数据传输模块，当前比特的所述第二数据根据当前比特的所述第一数据生成。
2.根据权利要求1所述的数据传输结构，其特征在于，包括：
所述翻转控制信号包括第一控制信号和第二控制信号；
所述控制模块，包括：
第一控制单元，被配置为，基于所述第二数据和所述使能控制信号生成所述第一控制信号；
第二控制单元，被配置为，基于所述第二数据和所述使能控制信号生成所述第二控制信号；
当所述使能控制信号为有效信号，生成的所述第一控制信号和所述第二控制信号互为反相信号。
3.根据权利要求2所述的数据传输结构，其特征在于，所述第一控制单元，包括：第一或非门，一输入端用于接收所述第二数据，另一输入端用于接收所述使能控制信号，输出端用于输出所述第一控制信号。
4.根据权利要求2所述的数据传输结构，其特征在于，所述第二控制单元，包括：第一与非门，一输入端用于接收所述第二数据，另一输入端连接第一反相器的输出端，输出端用于输出所述第二控制信号，所述第一反相器的输入端用于接收所述使能控制信号。
5.根据权利要求2所述的数据传输结构，其特征在于，所述数据传输模块，包括：
第二与非门，一输入端用于接收所述第一数据，另一输入端用于接收所述第一控制信号；
第二或非门，一输入端用于接收所述第一数据，另一输入端用于接收所述第二控制信号；
P型晶体管，栅极连接所述第二与非门的输出端，源极耦合电源电压，漏极用于输出所述第二数据；
N型晶体管，栅极连接所述第二或非门的输出端，源极接地，漏极连接所述P型晶体管的漏极。
6.根据权利要求2所述的数据传输结构，其特征在于，所述控制模块，还包括：
输入采样器，用于接收所述第二数据和所述使能控制信号，被配置为，响应于所述使能控制信号的有效电平采样所述第二数据生成第三数据；
所述第一控制单元基于所述第三数据生成所述第一控制信号，所述第二控制单元基于所述第三数据生成所述第二控制信号。
7.根据权利要求6所述的数据传输结构，其特征在于，所述输入采样器，包括：锁存器，输入端用于接收所述第二数据，时钟端用于接收所述使能控制信号。
8.根据权利要求7所述的数据传输结构，其特征在于，所述锁存器的时钟端包括正时钟端和负时钟端，所述正时钟端连接第二反相器的输出端，所述负时钟端和所述第二反相器的输入端用于接收所述使能控制信号。
9.一种数据传输方法，应用于权利要求1～8任一项所述的数据传输结构，其特征在于，包括：
基于前一比特第二数据的值和使能控制信号生成翻转控制信号；
基于前一比特所述第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的所述第一数据的值以调整所述第二数据的值；
基于所述判断的结果，响应于所述翻转控制信号和当前比特所述第一数据的值，生成所述第二数据。
10.根据权利要求9所述的数据传输方法，其特征在于，所述判断是否需要传输当前比特的所述第一数据的值以调整所述第二数据的值，包括：
若前一比特第二数据的值与当前比特第一数据的值不同，则判断的结果用于指示传输当前比特所述第一数据的值以生成当前比特所述第二数据的值；
若前一比特第二数据的值与当前比特第一数据的值相同，则判断的结果用于指示基于前一比特所述第二数据的值直接生成当前比特所述第二数据的值。
11.根据权利要求9所述的数据传输方法，其特征在于，所述基于前一比特第二数据的值和使能控制信号生成翻转控制信号，包括：响应于所述使能控制信号的有效电平采样所述第二数据生成第三数据，基于所述第三数据的值生成所述翻转控制信号。
12.根据权利要求11所述的数据传输方法，其特征在于，包括：
基于使能控制信号采样所述第二数据的值，生成所述第三数据；
所述翻转控制信号包括第一控制信号和第二控制信号，所述基于所述第三数据的值生成所述翻转控制信号，包括：
基于所述第三数据和所述使能控制信号生成所述第一控制信号，并基于所述第三数据和所述使能控制信号的反相信号生成所述第二控制信号。
13.根据权利要求12所述的数据传输方法，其特征在于，所述响应于所述翻转控制信号和当前比特的所述第一数据的值，生成所述第二数据，包括：
基于当前比特的所述第一数据的值和所述第一控制信号生成上拉控制信号，所述上拉控制信号用于上拉所述第二数据的值；
基于当前比特的所述第二数据的值和所述第二控制信号生成下拉控制信号，所述下拉控制信号用于下拉所述第二数据的值。
14.根据权利要求13所述的数据传输方法，其特征在于，包括：
若所述上拉控制信号有效，所述下拉控制信号无效，上拉所述第二数据的值；
若所述上拉控制信号无效，所述下拉控制信号有效，下拉所述第二数据的值；
若所述上拉控制信号和所述下拉控制信号均无效，基于前一比特的所述第二数据的值直接生成当前比特的所述第二数据的值。
15.一种存储器，其特征在于，采用权利要求1～8任一项所述的数据传输结构进行数据传输。
CN202210794020.5A 2022-07-05 2022-07-05 数据传输结构、数据传输方法及存储器 Pending CN117393017A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210794020.5A CN117393017A (zh) 2022-07-05 2022-07-05 数据传输结构、数据传输方法及存储器
EP22835547.5A EP4325500A4 (en) 2022-07-05 2022-07-30 DATA TRANSMISSION STRUCTURE, DATA TRANSFER METHOD AND STORAGE
PCT/CN2022/109286 WO2024007391A1 (zh) 2022-07-05 2022-07-30 数据传输结构、数据传输方法及存储器
US18/154,935 US20240013820A1 (en) 2022-07-05 2023-01-16 Structure for data transmission, method for data transmission, and memory
TW112123432A TW202403751A (zh) 2022-07-05 2023-06-21 資料傳輸結構、資料傳輸方法及記憶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210794020.5A CN117393017A (zh) 2022-07-05 2022-07-05 数据传输结构、数据传输方法及存储器

Publications (1)

Publication Number Publication Date
CN117393017A true CN117393017A (zh) 2024-01-12

Family

ID=85771988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210794020.5A Pending CN117393017A (zh) 2022-07-05 2022-07-05 数据传输结构、数据传输方法及存储器

Country Status (3)

Country Link
CN (1) CN117393017A (zh)
TW (1) TW202403751A (zh)
WO (1) WO2024007391A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152922A1 (en) * 2014-04-03 2015-10-08 Empire Technology Development Llc Memory device with speculated bit flip threshold
CN111613257B (zh) * 2020-05-29 2022-07-15 西安紫光国芯半导体有限公司 一种多相位时钟信号的门控电路、方法及电子设备
CN112181710B (zh) * 2020-09-11 2022-03-29 厦门大学 一种基于比特翻转的固态盘数据存储方法和装置
CN112885388B (zh) * 2021-03-30 2022-04-26 长鑫存储技术有限公司 数据传输电路和存储器
CN113282533B (zh) * 2021-07-20 2021-09-28 中科南京智能技术研究院 一种异步链路发送端电路及芯片接收端电路

Also Published As

Publication number Publication date
TW202403751A (zh) 2024-01-16
WO2024007391A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
US10700918B2 (en) Methods and apparatuses for signal translation in a buffered memory
EP3893241B1 (en) Read operation circuit, semiconductor memory and read operation method
US8432185B2 (en) Receiver circuits for differential and single-ended signals
JP4008622B2 (ja) 同期式半導体メモリ装置の基準信号発生回路
JP3061126B2 (ja) 入力レシーバ回路
CN210575117U (zh) 写操作电路和半导体存储器
US11762579B2 (en) Read operation circuit, semiconductor memory, and read operation method
CN109949838B (zh) 选通信号发生电路和包括其的半导体装置
US4458337A (en) Buffer circuit
CN117393017A (zh) 数据传输结构、数据传输方法及存储器
US20240013820A1 (en) Structure for data transmission, method for data transmission, and memory
US11880597B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11195573B2 (en) Write operation circuit, semiconductor memory, and write operation method
US11803319B2 (en) Write operation circuit, semiconductor memory and write operation method
WO2024026964A1 (zh) 电源提供电路及存储器
US8203360B2 (en) Semiconductor integrated circuit
US11875053B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11928067B2 (en) Read operation circuit, semiconductor memory, and read operation method
US20210247929A1 (en) Write operation circuit, semiconductor memory and write operation method
US7471112B2 (en) Differential amplifier circuit
CN117636950A (zh) 数据存取处理结构、数据存取处理方法及存储器
CN118335138A (zh) 地址比较电路以及存储系统
TW202303607A (zh) 介面變換器和擬多埠儲存裝置
CN118300384A (zh) 电源切换电路结构及存储器
CN115691602A (zh) 一种电压生成电路及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination