CN117374080A - 一种顶栅金属氧化物阵列基板 - Google Patents

一种顶栅金属氧化物阵列基板 Download PDF

Info

Publication number
CN117374080A
CN117374080A CN202311157699.8A CN202311157699A CN117374080A CN 117374080 A CN117374080 A CN 117374080A CN 202311157699 A CN202311157699 A CN 202311157699A CN 117374080 A CN117374080 A CN 117374080A
Authority
CN
China
Prior art keywords
layer
metal
insulating layer
intermediate insulating
bridging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311157699.8A
Other languages
English (en)
Inventor
陈宇怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT Technology Group Co Ltd
Original Assignee
CPT Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Technology Group Co Ltd filed Critical CPT Technology Group Co Ltd
Priority to CN202311157699.8A priority Critical patent/CN117374080A/zh
Publication of CN117374080A publication Critical patent/CN117374080A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种顶栅金属氧化物阵列基板，从下到上依次设置玻璃基板、第一金属层、Buffer层、半导体层、栅极绝缘层、第二金属层、第一中间绝缘层、第三金属层、平坦层、第四金属层等；第一金属层包括遮光层、第一中间桥接层和第二中间桥接层，第一中间桥接层和第二中间桥接层分别位于遮光层两侧；半导体层的位置与遮光层相对应，且其两端分别与第一中间桥接层和第二中间桥接层的一端相搭接；第三金属层包括源极和漏极，源极和漏极分别通过第一通孔与对应的第一中间桥接层和第二中间桥接层相连接。本发明通过优化结构，将遮光金属层同时作为中间桥接层连接源漏极与半导体层，解决了现有技术需要掺杂工艺来减少半导体层与源漏极接触电阻的结构性问题。

Description

一种顶栅金属氧化物阵列基板
【技术领域】
本发明涉及显示器面板领域，具体涉及一种顶栅金属氧化物阵列基板。
【背景技术】
在液晶显示领域中，FFS(Fringe Field Switching)技术是一种通过TFT基板上的顶层条状像素电极和底层面状COM电极(Bottom COM)或者顶层COM像素电极和底层面状像素电极(Bop COM)之间产生的边缘电场，使电极之间及电极正上方的液晶分子都能在平行于玻璃基板的平面上发生转动的液晶显示技术。采用FFS像素结构下的液晶面板具有高透过率、高可视角、高对比度、高色域等特点，是目前高端液晶显示面板的主要像素结构类型。
利用金属氧化物半导体材料制备的薄膜晶体管因其具有漏电流小、场效应迁移率高、区域均匀性好等优点，成为显示面板中阵列基板的重要发展技术之一。
现有基于FFS像素结构下所制备的顶栅氧化物TFT阵列基板一般需要8～11枚光罩，同时顶栅结构氧化物TFT为了减少源漏极与半导体接触电阻，其半导体层的制备工艺中需要沟道区以外的区域进行离子掺杂，使其导体化。此过程中需要额外增加离子掺杂设备、光罩并配合一定的工艺技术，造成成本增加且工艺精度不易控制。在商业化开发氧化物阵列基板的过程中，光罩数量越少，工艺流程越精简，就意味着生产效率越高，生产周期越短，物料成本等生产成本也随之降低，如何解决商业化大面积生产高品质氧化物阵列基板的同时尽量减少所需的成本支出，提高产能，是目前业内的开发瓶颈之一。
因此，为解决现有顶栅结构TFT需要离子掺杂工艺所带来的成本以及工艺挑战，本发明提出了一种顶栅金属氧化物阵列基板，其优化了结构，无需掺杂工艺即可制备顶栅结构金属氧化物阵列基板，大大降低了生产成本，提高生产效率。
【发明内容】
本发明要解决的技术问题，在于提供一种顶栅金属氧化物阵列基板，其通过通过优化结构，将遮光金属层同时作为中间桥接层连接源漏极与半导体层，解决了现有技术需要掺杂工艺来减少半导体层与源漏极接触电阻的结构性问题，大大降低了生产成本，提高生产效率。
本发明是这样实现的：
一种顶栅金属氧化物阵列基板，包括玻璃基板，
第一金属层，设置在所述玻璃基板上，所述第一金属层包括互相不相连的遮光层、第一中间桥接层以及第二中间桥接层，所述第一中间桥接层和第二中间桥接层分别位于所述遮光层的左右两侧；
Buffer层，设置在所述第一金属层上；
半导体层，设置在所述Buffer层上，所述半导体层的位置与所述遮光层相对应，且所述半导体层的两端分别与第一中间桥接层和第二中间桥接层的一端相搭接；
栅极绝缘层，设置在所述半导体层上；
第二金属层，设置在所述栅极绝缘层上，所述第二金属层包括栅极；
第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有二第一通孔，二所述第一通孔分别位于所述栅极的两侧，且向下依次贯穿所述栅极绝缘层和所述Buffer层，并分别露出所述第一中间桥接层和第二中间桥接层的上表面；
第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括源极和漏极，所述源极和漏极分别通过对应的第一通孔与对应的第一中间桥接层和第二中间桥接层相连接；
平坦层，设置在所述第三金属层上；
第四金属层，设置在所述平坦层上，所述第四金属层包括触控金属层；
第二中间绝缘层，设置在所述第四金属层上；
第三中间绝缘层，设置在所述第二中间绝缘层上；
所述顶栅金属氧化物阵列基板还包括第一透明导电层和第二透明导电层，所述第一透明导电层包括像素电极，所述第二透明导电层包括COM电极；所述第一透明导电层位于第二中间绝缘层和第三中间绝缘层之间，所述第二透明导电层位于第三中间绝缘层之上时，所述像素电极通过第二通孔与所述漏极的上表面相连，所述第二通孔依次贯穿所述第二中间绝缘层和平坦层，所述COM电极通过第三通孔与所述触控金属层的上表面相连，所述第三通孔依次贯穿所述第三中间绝缘层和第二中间绝缘层；
所述顶栅金属氧化物阵列基板的制备步骤如下：
步骤1、在玻璃基板上成膜第一金属层，制备出遮光层、第一中间桥接层以及第二中间桥接层；
步骤2、在第一金属层之上成膜Buffer层；
步骤3、在Buffer层之上成膜半导体层；
步骤4、在半导体层之上成膜栅极绝缘层；
步骤5、在栅极绝缘层上成膜第二金属层，并制备出栅极、驱动电路走线或其他信号走线；
步骤6、在第二金属层上成膜第一中间绝缘层，制备出第一通孔，分别露出第一中间桥接层和第二中间桥接层对应处的上表面；
步骤7、第一中间绝缘层之上成膜第三金属层，并制备出源漏极，其中源极和漏极分别通过对应的第一通孔与对应的第一中间桥接层和第二中间桥接层相连接；
步骤8、在第三金属层之上依次成膜平坦层和第四金属层，并在第四金属层上制备触控金属层；
步骤9、在第四金属层之上成膜第二中间绝缘层，制备出第二通孔，并露出漏极的上表面；
步骤10、在第二中间绝缘层之上成膜第一透明导电层，制备出像素电极，所述像素电极通过第二通孔与漏极相连；
步骤11、在第一透明导电层之上成膜第三中间绝缘层，制备出第三通孔，并露出触控金属层上表面；
步骤12、在第三中间绝缘层之上成膜第二透明导电层，制备出COM电极，所述COM电极通过第三通孔与触控金属层相连。
进一步地，所述第一透明导电层位于第三中间绝缘层之上，所述第二透明导电层位于第二中间绝缘层和第三中间绝缘层之间时，所述像素电极通过第二通孔与所述漏极的上表面相连，所述第二通孔依次贯穿所述第三中间绝缘层、第二中间绝缘层和平坦层，所述COM电极通过第三通孔与所述触控金属层的上表面相连，所述第三通孔贯穿所述第二中间绝缘层。
进一步地，所述第一金属层还包括第三中间桥接层，所述第三中间桥接层位于所述第一中间桥接层左侧；
所述第三金属层还包括金属单元一，所述金属单元一通过第四通孔与所述第三中间桥接层相连，所述金属单元一和第三中间桥接层组成数据信号线，所述第四通孔依次贯穿所述第一中间绝缘层、所述栅极绝缘层和所述Buffer层。
进一步地，所述栅极的两端分别与对应侧的第一中间桥接层、第二中间桥接层在玻璃基板的垂直投影面有交叠面积。
进一步地，所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。
进一步地，所述Buffer层、栅极绝缘层、第一中间绝缘层、平坦层、第二中间绝缘层以及第三中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。
进一步地，所述第一透明导电层和所述第二透明导电层的材质为ITO。
本发明具有如下优点：
本发明通过结构优化，将遮光金属层同时作为中间桥接层连接源漏极与半导体层，解决了在顶栅结构中因栅极控制区之外的金属氧化物半导体材料阻值过大而需要掺杂工艺来减少半导体层与源漏极接触电阻的结构性问题；因此，本发明无需掺杂工艺即可制备顶栅结构金属氧化物阵列基板，大大降低了生产成本，提高生产效率。
另外，将所述金属单元一和第三中间桥接层同时组成数据信号线，可以降低电阻；所述栅极的两端分别与对应侧的第一中间桥接层、第二中间桥接层在玻璃基板的垂直投影面有交叠面积，使半导体层和中间桥接层的接触位置的上方任然由栅极控制，可降低半导体层和中间桥接层接触位置的电阻，使工作状态下阻抗更低。
【附图说明】
图1为本发明一种顶栅金属氧化物阵列基板的结构之一示意图。
图2为本发明一种顶栅金属氧化物阵列基板的结构之二示意图。
图3为本发明一种顶栅金属氧化物阵列基板的制备步骤1-8的流程图。
图4为本发明一种顶栅金属氧化物阵列基板的制备方法的步骤9-12的流程图。
附图标记说明：
玻璃基板1；
第一金属层2，遮光层21，第一中间桥接层22，第二中间桥接层23，第三中间桥接层24；
Buffer层3；
半导体层4；
栅极绝缘层5；
第二金属层6，栅极61；
第一中间绝缘层7，第一通孔71，第四通孔72；
第三金属层8，源极81，漏极82，金属单元一83；
平坦层9；
第四金属层10，触控金属层101；
第二中间绝缘层11，第二通孔111；
第一透明导电层12，像素电极121；
第三中间绝缘层13，第三通孔131；
第二透明导电层14，COM电极141。
【具体实施方式】
下面将结合附图1-4和具体实施方式对本发明的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参阅图1、3和4本发明涉及一种顶栅金属氧化物阵列基板，包括玻璃基板1，
第一金属层2，设置在所述玻璃基板1上，所述第一金属层2包括互相不相连的遮光层21、第一中间桥接层22以及第二中间桥接层23，所述第一中间桥接层22和第二中间桥接层23分别位于所述遮光层21的左右两侧；
Buffer层3，设置在所述第一金属层2上；
半导体层4，设置在所述Buffer层3上，所述半导体层4的位置与所述遮光层21相对应，且所述半导体层4的两端分别与第一中间桥接层22和第二中间桥接层23的一端相搭接；
栅极绝缘层5，设置在所述半导体层4上；
第二金属层6，设置在所述栅极绝缘层5上，所述第二金属层6包括栅极61；
第一中间绝缘层7，设置在所述第二金属层6上，所述第一中间绝缘层7开设有二第一通孔71，二所述第一通孔71分别位于所述栅极61的两侧，且向下依次贯穿所述栅极绝缘层5和所述Buffer层3，并分别露出所述第一中间桥接层22和第二中间桥接层23的上表面；
第三金属层8，设置在所述第一中间绝缘层7上，所述第三金属层8包括源极81和漏极82，所述源极81和漏极82分别通过对应的第一通孔71与对应的第一中间桥接层22和第二中间桥接层23相连接；
平坦层9，设置在所述第三金属层8上；
第四金属层10，设置在所述平坦层9上，所述第四金属层10包括触控金属层101；
第二中间绝缘层11，设置在所述第四金属层10上；
第三中间绝缘层13，设置在所述第二中间绝缘层11上；
所述顶栅金属氧化物阵列基板还包括第一透明导电层12和第二透明导电层14，所述第一透明导电层12包括像素电极121，所述第二透明导电层13包括COM电极131；所述第一透明导电层12位于第二中间绝缘层11和第三中间绝缘层13之间，所述第二透明导电层13位于第三中间绝缘层13之上时，所述像素电极121通过第二通孔111与所述漏极82的上表面相连，所述第二通孔111依次贯穿所述第二中间绝缘层11和平坦层9，所述COM电极141通过第三通孔131与所述触控金属层101的上表面相连，所述第三通孔131依次贯穿所述第三中间绝缘层13和第二中间绝缘层11；
所述顶栅金属氧化物阵列基板的制备步骤如下：
步骤1、在玻璃基板1上成膜第一金属层2，制备出遮光层21、第一中间桥接层22以及第二中间桥接层23；
步骤2、在第一金属层2之上成膜Buffer层3；
步骤3、在Buffer层3之上成膜半导体层4；
步骤4、在半导体层4之上成膜栅极绝缘层5；
步骤5、在栅极绝缘层5上成膜第二金属层6，并制备出栅极61、驱动电路走线或其他信号走线；
步骤6、在第二金属层6上成膜第一中间绝缘层7，制备出第一通孔71，分别露出第一中间桥接层22和第二中间桥接层23对应处的上表面；
步骤7、第一中间绝缘层7之上成膜第三金属层8，并制备出源漏极，其中源极81和漏极82分别通过对应的第一通孔71与对应的第一中间桥接层22和第二中间桥接层23相连接；
步骤8、在第三金属层8之上依次成膜平坦层9和第四金属层10，并在第四金属层10上制备触控金属层101；
步骤9、在第四金属层10之上成膜第二中间绝缘层11，制备出第二通孔111，并露出漏极82的上表面；
步骤10、在第二中间绝缘层11之上成膜第一透明导电层12，制备出像素电极121，所述像素电极121通过第二通孔111与漏极82相连；
步骤11、在第一透明导电层12之上成膜第三中间绝缘层13，制备出第三通孔131，并露出触控金属层101上表面；
步骤12、在第三中间绝缘层13之上成膜第二透明导电层14，制备出COM电极141，所述COM电极141通过第三通孔131与触控金属层101相连。
参阅图2所示，在具体实施中，优选的一实施例：所述第一透明导电层12位于第三中间绝缘层13之上，所述第二透明导电层14位于第二中间绝缘层11和第三中间绝缘层13之间时，所述像素电极121通过第二通孔111与所述漏极82的上表面相连，所述第二通孔111依次贯穿所述第三中间绝缘层13、第二中间绝缘层12和平坦层9，所述COM电极141通过第三通孔131与所述触控金属层101的上表面相连，所述第三通孔131贯穿所述第二中间绝缘层11。
参阅图2所示，在具体实施中，优选的一实施例：所述第一金属层2还包括第三中间桥接层24，所述第三中间桥接层24位于所述第一中间桥接层22左侧；
所述第三金属层8还包括金属单元一83，所述金属单元一83通过第四通孔72与所述第三中间桥接层24相连，所述金属单元一83和第三中间桥接层24组成数据信号线，所述第四通孔72依次贯穿所述第一中间绝缘层7、所述栅极绝缘层5和所述Buffer层3。
在具体实施中，优选的一实施例：所述栅极61的两端分别与对应侧的第一中间桥接层22、第二中间桥接层23在玻璃基板1的垂直投影面有交叠面积。
进一步地，所述第一金属层2、第二金属层6以及第三金属层8选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。且合金如MoNb、MoTi、MoTa、MoAlTi等，两种或两种以上金属多层结构如Al/Mo、Mo/Al/Mo、Al/Ti、Ti/Al/Ti、Mo/Cu等。
所述半导体层材质如ZnO、IGZO、IGZTO、ITZO、Pr-IZO等，但不仅限于此。
在具体实施中，优选的一实施例：所述Buffer层3、栅极绝缘层5、第一中间绝缘层7、平坦层9、第二中间绝缘层11以及第三中间绝缘层13为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。如SiOx、SiNx、氮氧化硅、氧化钛、氧化铝等。
在具体实施中，优选的一实施例：所述第一透明导电层12和所述第二透明导电层14的材质为ITO。
综上，本发明通过结构优化，将遮光金属层同时作为中间桥接层连接源漏极与半导体层，解决了在顶栅结构中因栅极控制区之外的金属氧化物半导体材料阻值过大而需要掺杂工艺来减少半导体层与源漏极接触电阻的结构性问题；因此，本发明无需掺杂工艺即可制备顶栅结构金属氧化物阵列基板，大大降低了生产成本，提高生产效率。
另外，将所述金属单元一和第三中间桥接层同时组成数据信号线，可以降低电阻；所述栅极的两端分别与对应侧的第一中间桥接层、第二中间桥接层在玻璃基板的垂直投影面有交叠面积，使半导体层和中间桥接层的接触位置的上方任然由栅极控制，可降低半导体层和中间桥接层接触位置的电阻，使工作状态下阻抗更低。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (7)

1.一种顶栅金属氧化物阵列基板，其特征在于：包括玻璃基板，
第一金属层，设置在所述玻璃基板上，所述第一金属层包括互相不相连的遮光层、第一中间桥接层以及第二中间桥接层，所述第一中间桥接层和第二中间桥接层分别位于所述遮光层的左右两侧；
Buffer层，设置在所述第一金属层上；
半导体层，设置在所述Buffer层上，所述半导体层的位置与所述遮光层相对应，且所述半导体层的两端分别与第一中间桥接层和第二中间桥接层的一端相搭接；
栅极绝缘层，设置在所述半导体层上；
第二金属层，设置在所述栅极绝缘层上，所述第二金属层包括栅极；
第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有二第一通孔，二所述第一通孔分别位于所述栅极的两侧，且向下依次贯穿所述栅极绝缘层和所述Buffer层，并分别露出所述第一中间桥接层和第二中间桥接层的上表面；
第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括源极和漏极，所述源极和漏极分别通过对应的第一通孔与对应的第一中间桥接层和第二中间桥接层相连接；
平坦层，设置在所述第三金属层上；
第四金属层，设置在所述平坦层上，所述第四金属层包括触控金属层；
第二中间绝缘层，设置在所述第四金属层上；
第三中间绝缘层，设置在所述第二中间绝缘层上；
所述顶栅金属氧化物阵列基板还包括第一透明导电层和第二透明导电层，所述第一透明导电层包括像素电极，所述第二透明导电层包括COM电极；所述第一透明导电层位于第二中间绝缘层和第三中间绝缘层之间，所述第二透明导电层位于第三中间绝缘层之上时，所述像素电极通过第二通孔与所述漏极的上表面相连，所述第二通孔依次贯穿所述第二中间绝缘层和平坦层，所述COM电极通过第三通孔与所述触控金属层的上表面相连，所述第三通孔依次贯穿所述第三中间绝缘层和第二中间绝缘层；
所述顶栅金属氧化物阵列基板的制备步骤如下：
步骤1、在玻璃基板上成膜第一金属层，制备出遮光层、第一中间桥接层以及第二中间桥接层；
步骤2、在第一金属层之上成膜Buffer层；
步骤3、在Buffer层之上成膜半导体层；
步骤4、在半导体层之上成膜栅极绝缘层；
步骤5、在栅极绝缘层上成膜第二金属层，并制备出栅极、驱动电路走线或其他信号走线；
步骤6、在第二金属层上成膜第一中间绝缘层，制备出第一通孔，分别露出第一中间桥接层和第二中间桥接层对应处的上表面；
步骤7、第一中间绝缘层之上成膜第三金属层，并制备出源漏极，其中源极和漏极分别通过对应的第一通孔与对应的第一中间桥接层和第二中间桥接层相连接；
步骤8、在第三金属层之上依次成膜平坦层和第四金属层，并在第四金属层上制备触控金属层；
步骤9、在第四金属层之上成膜第二中间绝缘层，制备出第二通孔，并露出漏极的上表面；
步骤10、在第二中间绝缘层之上成膜第一透明导电层，制备出像素电极，所述像素电极通过第二通孔与漏极相连；
步骤11、在第一透明导电层之上成膜第三中间绝缘层，制备出第三通孔，并露出触控金属层上表面；
步骤12、在第三中间绝缘层之上成膜第二透明导电层，制备出COM电极，所述COM电极通过第三通孔与触控金属层相连。
2.根据权利要求1所述的一种顶栅金属氧化物阵列基板，其特征在于：所述第一透明导电层位于第三中间绝缘层之上，所述第二透明导电层位于第二中间绝缘层和第三中间绝缘层之间时，所述像素电极通过第二通孔与所述漏极的上表面相连，所述第二通孔依次贯穿所述第三中间绝缘层、第二中间绝缘层和平坦层，所述COM电极通过第三通孔与所述触控金属层的上表面相连，所述第三通孔贯穿所述第二中间绝缘层。
3.根据权利要求1或2所述的一种顶栅金属氧化物阵列基板，其特征在于：所述第一金属层还包括第三中间桥接层，所述第三中间桥接层位于所述第一中间桥接层左侧；
所述第三金属层还包括金属单元一，所述金属单元一通过第四通孔与所述第三中间桥接层相连，所述金属单元一和第三中间桥接层组成数据信号线，所述第四通孔依次贯穿所述第一中间绝缘层、所述栅极绝缘层和所述Buffer层。
4.根据权利要求1所述的一种顶栅金属氧化物阵列基板，其特征在于：所述栅极的两端分别与对应侧的第一中间桥接层、第二中间桥接层在玻璃基板的垂直投影面有交叠面积。
5.根据权利要求1所述的一种顶栅金属氧化物阵列基板，其特征在于：所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金。
6.根据权利要求1所述的一种顶栅金属氧化物阵列基板，其特征在于：所述Buffer层、栅极绝缘层、第一中间绝缘层、平坦层、第二中间绝缘层以及第三中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物。
7.根据权利要求1所述的一种顶栅金属氧化物阵列基板，其特征在于：所述第一透明导电层和所述第二透明导电层的材质为ITO。
CN202311157699.8A 2023-09-08 2023-09-08 一种顶栅金属氧化物阵列基板 Pending CN117374080A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311157699.8A CN117374080A (zh) 2023-09-08 2023-09-08 一种顶栅金属氧化物阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311157699.8A CN117374080A (zh) 2023-09-08 2023-09-08 一种顶栅金属氧化物阵列基板

Publications (1)

Publication Number Publication Date
CN117374080A true CN117374080A (zh) 2024-01-09

Family

ID=89397260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311157699.8A Pending CN117374080A (zh) 2023-09-08 2023-09-08 一种顶栅金属氧化物阵列基板

Country Status (1)

Country Link
CN (1) CN117374080A (zh)

Similar Documents

Publication Publication Date Title
CN101661174B (zh) 液晶显示面板及其制造方法
US10229938B2 (en) Array substrate and fabrication method thereof
CN103309108B (zh) 阵列基板及其制造方法、显示装置
CN105739154A (zh) 一种显示面板以及电子设备
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
KR20120119368A (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
CN103413812A (zh) 阵列基板及其制备方法、显示装置
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN104914596A (zh) 显示装置
CN103439841B (zh) 像素结构、显示面板及其制作方法
CN101211929A (zh) 薄膜晶体管基板及其制造方法
CN102446913A (zh) 阵列基板及其制造方法和液晶显示器
CN108198863B (zh) 一种薄膜晶体管及其维修方法、阵列基板和显示装置
CN221008953U (zh) 一种新型顶栅金属氧化物阵列基板
CN102279483A (zh) 显示设备
CN218769531U (zh) 一种更稳定的氧化物薄膜晶体管阵列基板
CN218769536U (zh) 一种高稳定性的氧化物薄膜晶体管阵列基板
CN117374080A (zh) 一种顶栅金属氧化物阵列基板
CN203455564U (zh) 阵列基板及显示装置
CN101286515A (zh) 薄膜晶体管基板及其制造方法
CN114020167B (zh) 触控显示面板和显示装置
CN220710322U (zh) 一种新型顶栅结构金属氧化物阵列基板
CN220710323U (zh) 一种无需掺杂的顶栅氧化物tft阵列基板
CN220710321U (zh) 一种顶栅结构tft氧化物阵列基板
CN220710320U (zh) 一种无需掺杂的顶栅金属氧化物阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination