CN117353717A - 比较器电路及信号控制方法 - Google Patents

比较器电路及信号控制方法 Download PDF

Info

Publication number
CN117353717A
CN117353717A CN202311414826.8A CN202311414826A CN117353717A CN 117353717 A CN117353717 A CN 117353717A CN 202311414826 A CN202311414826 A CN 202311414826A CN 117353717 A CN117353717 A CN 117353717A
Authority
CN
China
Prior art keywords
pair
signal
amplifying unit
unit
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311414826.8A
Other languages
English (en)
Inventor
曹骁飞
张睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siruipu Microelectronics Technology Shanghai Co ltd
Original Assignee
Siruipu Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siruipu Microelectronics Technology Shanghai Co ltd filed Critical Siruipu Microelectronics Technology Shanghai Co ltd
Priority to CN202311414826.8A priority Critical patent/CN117353717A/zh
Publication of CN117353717A publication Critical patent/CN117353717A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种比较器电路及信号控制方法,电路包括:第一放大单元、第二放大单元和切换单元;第一放大单元包括一对第一输入管和第一电流源;第二放大单元包括一对第二输入管、一对第二电流源和开关控制单元。根据本发明的比较器电路及信号控制方法,通过第一放大单元基于差分信号产生第一输出信号,通过第二放大单元基于差分信号产生第二输出信号,切换单元基于不同预设时间区间或者基于不同差分信号的预设幅值进行切换以向后级传输第一输出信号或第二输出信号,从而使得在差分信号从幅度大变换至幅度小时,第二放大单元输出第二输出信号时不再需要额外的过驱恢复时间,满足高精度高速的场景需求。

Description

比较器电路及信号控制方法
技术领域
本发明是关于集成电路领域,特别是关于一种比较器电路及信号控制方法。
背景技术
运放或者比较器在输入一个很大的信号后,如果再输入一个反向很小的信号,那么由于比较器的恢复需要时间,因此会导致小信号的比较延迟时间增大,这个时间一般称为过驱恢复时间。
常用的技术,通过增大比较器的slew rate(回转率),或者限制比较器的最大输出幅度,可以改善过驱恢复时间。但是在一些场景下,过驱恢复时间仍然不能满足设计的要求,如高速应用的场景。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种比较器电路及信号控制方法,其能够在高速高精度场景下,降低过驱恢复时间。
为实现上述目的,本发明的实施例提供了一种比较器电路,包括:第一放大单元、第二放大单元和切换单元;所述第一放大单元用于基于差分信号产生第一输出信号,所述第二放大单元用于基于差分信号产生第二输出信号,所述切换单元与第一放大单元和第二放大单元相连,所述切换单元用于在预设时间区间或者基于差分信号的预设幅值进行切换以向后级传输第一输出信号或第二输出信号;
所述第一放大单元包括一对第一输入管和第一电流源,一对所述第一输入管的第二端相连且同时与第一电流源相连,一对所述第一输入管的第一端用于输出第一输出信号,一对所述第一输入管的控制端用于接收差分信号;
所述第二放大单元包括一对第二输入管、一对第二电流源和开关控制单元,一对所述第二输入管的第二端分别对应与第二电流源相连,一对所述第二输入管的第一端用于输出第二输出信号,一对所述第二输入管的控制端用于接收差分信号,所述开关控制单元用于控制一对第二输入管的第二端之间的通断。
在本发明的一个或多个实施例中,所述比较器电路还包括锁存器,所述锁存器与切换单元相连以用于基于第一输出信号或第二输出信号输出对应的比较信号。
在本发明的一个或多个实施例中,所述开关控制单元用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时控制一对第二输入管的第二端之间断开,所述开关控制单元用于在第二预设时间区间内或者差分信号的预设幅值小于预设值时控制一对第二输入管的第二端之间相连通。
在本发明的一个或多个实施例中,所述切换单元包括与第一放大单元的输出端相连的第一开关单元以及与第二放大单元的输出端相连的第二开关单元,所述第一开关单元用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时将第一输出信号向后级传输,所述第二开关单元用于在第二预设时间区间内或者差分信号的预设幅值小于预设值时将第二输出信号向后级传输。
在本发明的一个或多个实施例中,一对所述第二电流源产生的电流之和等于第一电流源产生的电流。
在本发明的一个或多个实施例中,所述第一放大单元还包括一对第一偏置单元,一对所述第一输入管的第一端分别对应与第一偏置单元相连且用于输出第一输出信号。
在本发明的一个或多个实施例中,所述第二放大单元还包括一对第二偏置单元,一对所述第二输入管的第一端分别对应与第二偏置单元相连且用于输出第二输出信号。
在本发明的一个或多个实施例中,所述比较器电路还包括寄存器,所述寄存器用于配置控制第一开关单元、第二开关单元和开关控制单元的第一控制信号和第二控制信号。
在本发明的一个或多个实施例中,所述第一控制信号和第二控制信号为一对反相信号。
本发明还公开一种信号控制方法,基于上述的比较器电路,所述信号控制方法包括:
在第一预设时间区间内或者差分信号的预设幅值大于预设值时将第一放大单元产生的第一输出信号向后级传输、在第二预设时间区间内或者差分信号的预设幅值小于预设值时将第二放大单元产生的第二输出信号向后级传输;
在第一预设时间区间内或者差分信号的预设幅值大于预设值时控制一对第二输入管的第二端之间断开,在第二预设时间区间内或者差分信号的预设幅值小于预设值时控制一对第二输入管的第二端之间相连通。
与现有技术相比,根据本发明实施例的比较器电路及信号控制方法,通过第一放大单元基于差分信号产生第一输出信号,通过第二放大单元基于差分信号产生第二输出信号,切换单元基于不同预设时间区间或者基于不同差分信号的预设幅值进行切换以向后级传输第一输出信号或第二输出信号,从而使得在差分信号从幅度大变换至幅度小时,第二放大单元输出第二输出信号时不再需要额外的过驱恢复时间,满足高精度高速的场景需求。
附图说明
图1是根据本发明一实施例的比较器电路的电路原理图。
图2是根据本发明一实施例的信号控制方法的流程图。
具体实施方式
下面结合附图,对本发明的具体实施例进行详细描述,但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
说明书中的“耦接”或“连接”或“相连”既包含直接连接,也包含间接连接。间接连接为通过中间媒介进行的连接,如通过电传导媒介进行的连接,其可具有寄生电感或寄生电容;间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接,如通过开关、跟随电路等电路或部件的连接。另外,在本发明中,例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征,而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。
如图1所示,一种比较器电路,包括:第一放大单元10、第二放大单元20、切换单元和锁存器30。第一放大单元10和第二放大单元20的数量不做具体的限定。
第一放大单元10用于基于差分信号VINP、VINN产生第一输出信号,第二放大单元20用于基于差分信号VINP、VINN产生第二输出信号。切换单元与第一放大单元10和第二放大单元20相连,切换单元用于基于不同预设时间区间或者基于不同差分信号的预设幅值进行切换以向后级传输第一输出信号或第二输出信号。
以第一预设时间区间和第二预设时间区间、差分信号的预设幅值大于预设值和差分信号的预设幅值小于预设值的情况为例。
切换单元包括第一开关单元40和第二开关单元50,第一开关单元40用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时将第一输出信号向后级传输,第二开关单元50用于在第二预设时间区间内或者差分信号的预设幅值小于预设值时将第二输出信号向后级传输。
锁存器30的输入端与第一放大单元10的输出端之间通过第一开关单元40相连,锁存器30的输入端与第二放大单元20的输出端之间通过第二开关单元50相连。
锁存器30在第一预设时间区间内或者差分信号的预设幅值大于预设值时接收第一输出信号、在第二预设时间区间内或者差分信号的预设幅值小于预设值时接收第二输出信号并分别输出对应的比较信号,即在第一预设时间区间内或者差分信号的预设幅值大于预设值时第一开关单元40处于闭合状态,在第二预设时间区间内或者差分信号的预设幅值小于预设值时第二开关单元50处于闭合状态。
如图1所示,第一放大单元10包括一对第一输入管M1、M2、第一电流源A1和一对第一偏置单元。一对第一输入管M1、M2的第二端相连且同时与第一电流源A1的第一端相连,第一电流源A1的第二端与电源电压VDD相连。一对第一输入管M1、M2的第一端分别对应与第一偏置单元相连且用于输出第一输出信号,一对第一输入管M1、M2的控制端用于接收差分信号VINP、VINN。一实施例中,第一输入管M1、M2为P沟道MOS管,第一输入管M1、M2的第一端为漏极,第一输入管M1、M2的第二端为源极,第一输入管M1、M2的控制端为栅极。一对第一偏置单元包括一对第一电阻R1、R2,一对第一电阻R1、R2的第一端与第一输入管M1、M2的第一端相连,一对第一电阻R1、R2的第二端与地电压相连。
在其他实施例中,第一输入管M1、M2也可以为N沟道MOS管,其第一端为漏极、第二端为源极,其与第一电流源A1和一对第一偏置单的连接方式则做相应变化,另外,第一偏置单元也可以由MOS管构成。
如图1所示,第二放大单元20包括一对第二输入管M3、M4、一对第二电流源A2、A3、一对第二偏置单元和开关控制单元。一对第二输入管M3、M4的第二端分别对应与第二电流源A2、A3的第一端相连,第二电流源A2、A3的第二端与电源电压VDD相连,一对第二输入管M3、M4的第一端分别对应与第二偏置单元相连且用于输出第二输出信号。一对第二输入管M3、M4的控制端用于接收差分信号VINP、VINN。开关控制单元用于控制一对第二输入管M3、M4的第二端之间的通断。
一实施例中,第二输入管M3、M4为P沟道MOS管,第二输入管M3、M4的第一端为漏极,第二输入管M3、M4的第二端为源极,第二输入管M3、M4的控制端为栅极。一对第二偏置单元包括一对第二电阻R3、R4,一对第二电阻R3、R4的第一端分别与第二输入管M3、M4的第一端相连,第二电阻R3、R4的第二端与地电压相连。
在其他实施例中,第二输入管M3、M4也可以为N沟道MOS管,其第一端为漏极、第二端为源极,其与第二电流源A2、A3和一对第二偏置单元的连接方式则做相应变化,另外,第二偏置单元也可以由MOS管构成。
开关控制单元用于在第一预设时间区间内控制一对第二输入管M3、M4的第二端之间断开,开关控制单元用于在第二预设时间区间内控制一对第二输入管M3、M4的第二端之间相连通。
如图1所示,开关控制单元包括开关管M5,开关管M5的第一端和第二端分别与第二输入管M3、M4的第二端相连。开关管M5为P沟道MOS管,开关管M5的第一端为漏极,开关管M5的第二端为源极。在其他实施例中,开关管M5可以为N沟道MOS管。在其他实施例中,开关控制单元可以是其他可以实现连通和断开的开关电路。
一实施例中,一对第二电流源A2、A3产生的电流之和等于第一电流源A1产生的电流,而第二电流源A2、A3各自单独产生的电流则不做具体限制,优选地,第二电流源A2、A3各自产生的电流为第一电流源A1产生的电流的二分之一。
第一开关单元40用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时将锁存器30的输入端与第一放大单元10的输出端相连通以输送第一输出信号,第二开关单元50用于在第二预设时间区间内差分信号的预设幅值小于预设值时将锁存器30的输入端与第二放大单元20的输出端相连通以输送第二输出信号。
如图1所示,第一开关单元40包括一对第一开关K1、K2,第二开关单元50包括一对第二开关K3、K4。第一开关K1、K2的第一端分别与第一输入管M1、M2的第一端相连,第一开关K1、K2的第二端分别与锁存器30的输入端相连,第二开关K3、K4的第一端分别与第二输入管M3、M4的第一端相连,第二开关K3、K4的第二端分别与锁存器30的输入端相连。一实施例中,第一开关K1、K2和第二开关K3、K4可以为MOS管。
一实施例中,比较器电路还包括寄存器,寄存器用于配置第一控制信号EN-DUM以在第一预设时间区间内差分信号的预设幅值大于预设值时控制第一开关单元和开关控制单元以及配置第二控制信号以在第二预设时间区间内差分信号的预设幅值小于预设值时控制第二开关单元。第一控制信号EN-DUM和第二控制信号/>为一对反相信号。
一实施例中,第一开关单元40的第一开关K1、K2与开关控制单元的开关管M5均由第一控制信号EN-DUM控制,即第一开关K1、K2闭合时,开关PMOS管M5关断;第一开关K1、K2关断时,开关管M5闭合,第二开关单元50的第二开关K3、K4由第二控制信号控制。由于第一控制信号EN-DUM和第二控制信号/>为一对反相信号,所以若第一开关K1、K2在第一控制信号EN-DUM为高电平时闭合,此时的高电平即为第一控制信号EN-DUM的有效电平,因为开关管M5是PMOS管,因此在EN_DUM为高电平时断开,第二开关K3、K4在第二控制信号/>为低电平时断开,第二开关K3、K4在第二控制信号/>为高电平时闭合,此时的高电平为第二控制信号/>的有效信号;通过寄存器可以调节第一控制信号EN-DUM的有效信号和第二控制信号/>的有效信号的长度,相应的调节第一预设时间区间和第二预设时间区间的长度,或者配合幅值比较器来调节差分信号的预设幅值的预设值。
如图2所示,本发明还公开了一种信号控制方法,基于上述的比较器电路,信号控制方法包括:
在第一预设时间区间内或者差分信号的预设幅值大于预设值时(闭合第一开关单元40)将第一放大单元10产生的第一输出信号向后级传输、在第二预设时间区间内或者差分信号的预设幅值小于预设值时(闭合第一开关单元50)将第二放大单元20产生的第二输出信号向后级传输。
通过锁存器30接收第一输出信号或第二输出信号并分别输出对应的比较信号。
在第一预设时间区间内或者差分信号的预设幅值大于预设值时(断开开关控制单元)控制一对第二输入管M3、M4的第二端之间断开,在第二预设时间区间内或者差分信号的预设幅值小于预设值时(闭合开关控制单元)控制一对第二输入管M3、M4的第二端之间相连通。
综上所述,在差分信号VINP、VINN输入幅度比较大的时候,采用第一放大单元10进行比较,同时将开关控制单元断开,在差分信号VINP、VINN输入反相幅度比较小的时候,采用第二放大单元20进行比较,同时将开关控制单元闭合,这样就保证了比较器电路在从差分信号VINP、VINN幅度较大转变至较小输入时,不再需要额外的过驱恢复时间。
另外,在开关控制单元闭合期间,第二输入管M3、M4的第二端相连,第二放大单元20构成了差分放大单元,此时第二放大单元20的功能和第一放大单元10的功能相同;在开关控制单元断开期间,一对第二输入管M3、M4的第二端分别与第二电流源A2、A3相连,一对第二输入管M3、M4相互独立,第二放大单元20构成了单端放大单元,此时第二输入管M3、M4的第二端和控制端之间的电压会跟随差分信号VINP、VINN进行浮动,第二输入管M3、M4的第二端的电压也各自独立,即使差分信号VINP、VINN很大,第二输入管M3、M4也保持工作在饱和区,从而在第二放大单元20转换到差分放大单元对反相幅度小的差分信号VINP、VINN进行比较放大时,也不再需要额外的过驱恢复时间。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化,本发明可以以其它形式、结构、布置、比例,以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员在不脱离本发明范围和精神的情况下能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种比较器电路,其特征在于,包括:第一放大单元、第二放大单元和切换单元;所述第一放大单元用于基于差分信号产生第一输出信号,所述第二放大单元用于基于差分信号产生第二输出信号,所述切换单元与第一放大单元和第二放大单元相连,所述切换单元用于基于不同预设时间区间或者基于不同差分信号的预设幅值进行切换以向后级传输第一输出信号或第二输出信号;
所述第一放大单元包括一对第一输入管和第一电流源,一对所述第一输入管的第二端相连且同时与第一电流源相连,一对所述第一输入管的第一端用于输出第一输出信号,一对所述第一输入管的控制端用于接收差分信号;
所述第二放大单元包括一对第二输入管、一对第二电流源和开关控制单元,一对所述第二输入管的第二端分别对应与第二电流源相连,一对所述第二输入管的第一端用于输出第二输出信号,一对所述第二输入管的控制端用于接收差分信号,所述开关控制单元用于控制一对第二输入管的第二端之间的通断。
2.如权利要求1所述的比较器电路,其特征在于,所述比较器电路还包括锁存器,所述锁存器与切换单元相连以用于基于第一输出信号或第二输出信号输出对应的比较信号。
3.如权利要求1所述的比较器电路,其特征在于,所述开关控制单元用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时控制一对第二输入管的第二端之间断开,所述开关控制单元用于在第二预设时间区间内或者差分信号的预设幅值小于预设值时控制一对第二输入管的第二端之间相连通。
4.如权利要求1所述的比较器电路,其特征在于,所述切换单元包括与第一放大单元的输出端相连的第一开关单元以及与第二放大单元的输出端相连的第二开关单元,所述第一开关单元用于在第一预设时间区间内或者差分信号的预设幅值大于预设值时将第一输出信号向后级传输,所述第二开关单元用于在第二预设时间区间内或者差分信号的预设幅值小于预设值时将第二输出信号向后级传输。
5.如权利要求1所述的比较器电路,其特征在于,一对所述第二电流源产生的电流之和等于第一电流源产生的电流。
6.如权利要求1所述的比较器电路,其特征在于,所述第一放大单元还包括一对第一偏置单元,一对所述第一输入管的第一端分别对应与第一偏置单元相连且用于输出第一输出信号。
7.如权利要求1所述的比较器电路,其特征在于,所述第二放大单元还包括一对第二偏置单元,一对所述第二输入管的第一端分别对应与第二偏置单元相连且用于输出第二输出信号。
8.如权利要求4所述的比较器电路,其特征在于,所述比较器电路还包括寄存器,所述寄存器用于配置控制第一开关单元、第二开关单元和开关控制单元的第一控制信号和第二控制信号。
9.如权利要求8所述的比较器电路,其特征在于,所述第一控制信号和第二控制信号为一对反相信号。
10.一种信号控制方法,其特征在于,基于如权利要求1~9任一项所述的比较器电路,所述信号控制方法包括:
在第一预设时间区间内或者差分信号的预设幅值大于预设值时将第一放大单元产生的第一输出信号向后级传输、在第二预设时间区间内或者差分信号的预设幅值小于预设值时将第二放大单元产生的第二输出信号向后级传输;
在第一预设时间区间内或者差分信号的预设幅值大于预设值时控制一对第二输入管的第二端之间断开,在第二预设时间区间内或者差分信号的预设幅值小于预设值时控制一对第二输入管的第二端之间相连通。
CN202311414826.8A 2023-10-27 2023-10-27 比较器电路及信号控制方法 Pending CN117353717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311414826.8A CN117353717A (zh) 2023-10-27 2023-10-27 比较器电路及信号控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311414826.8A CN117353717A (zh) 2023-10-27 2023-10-27 比较器电路及信号控制方法

Publications (1)

Publication Number Publication Date
CN117353717A true CN117353717A (zh) 2024-01-05

Family

ID=89366587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311414826.8A Pending CN117353717A (zh) 2023-10-27 2023-10-27 比较器电路及信号控制方法

Country Status (1)

Country Link
CN (1) CN117353717A (zh)

Similar Documents

Publication Publication Date Title
US8149055B2 (en) Semiconductor integrated circuit device
US20100283527A1 (en) Analog Switch
US7764086B2 (en) Buffer circuit
US11677370B2 (en) Lower-skew receiver circuit with RF immunity for controller area network (CAN)
CN110729995A (zh) 一种电平转换电路及电平转换方法
US7342418B2 (en) Low voltage differential signal receiver
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
US7843236B2 (en) Low voltage differential signal receiver
US5801565A (en) High speed differential data latch
JP4957405B2 (ja) 信号波形等化回路及び受信回路
CA2245757C (en) High speed, low voltage swing receiver for mixed supply voltage interfaces
US6529036B1 (en) Low noise, reduced swing differential output buffer design
US20100123506A1 (en) Multistage level translator
US7579877B2 (en) Comparator
CN117353717A (zh) 比较器电路及信号控制方法
US6686794B1 (en) Differential charge pump
KR100453424B1 (ko) 반도체 집적 회로
CN111200401B (zh) 放大器
JP2002344260A (ja) 入力レールツーレール差動増幅回路
US11967395B2 (en) Buffers and multiplexers
CN115021687B (zh) 运算放大器和电子系统
CN114362700B (zh) 差分放大器及其背栅控制方法
TWI757068B (zh) 功率放大器以及功率放大方法
CN115189702B (zh) 以太网发射器的驱动器及以太网发射器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination