CN117352371A - 一种外延生长方法和p型硅外延结构 - Google Patents

一种外延生长方法和p型硅外延结构 Download PDF

Info

Publication number
CN117352371A
CN117352371A CN202311309669.4A CN202311309669A CN117352371A CN 117352371 A CN117352371 A CN 117352371A CN 202311309669 A CN202311309669 A CN 202311309669A CN 117352371 A CN117352371 A CN 117352371A
Authority
CN
China
Prior art keywords
phosphorus
silicon layer
doped
heat treatment
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311309669.4A
Other languages
English (en)
Inventor
陈正松
许良勇
程威
王卫星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiangcheng Chip Pilot Service Co ltd
Original Assignee
Hubei Jiangcheng Chip Pilot Service Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiangcheng Chip Pilot Service Co ltd filed Critical Hubei Jiangcheng Chip Pilot Service Co ltd
Priority to CN202311309669.4A priority Critical patent/CN117352371A/zh
Publication of CN117352371A publication Critical patent/CN117352371A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

本申请提供一种外延生长方法和P型硅外延结构，该方法包括：提供一P型半导体衬底；将所述P型半导体衬底在氢气氛围下进行第一次高温热处理，通入第一硅基气体并以磷烷作为掺杂气体在所述P型半导体衬底上生长重掺磷外延硅层；在氢气氛围下进行第二次高温热处理生成磷化氢，以去除所述重掺磷外延硅层表面残留的磷原子和含磷副产物；在氢气氛围下进行第三次高温热处理，通入第二硅基气体并以硼烷作为掺杂气体在去除所述磷原子和含磷副产物后的所述重掺磷外延硅层上生长轻掺硼外延硅层。本申请减少重掺磷外延硅层与轻掺硼外延硅层界面处的损耗，避免轻掺硼外延硅层的位错以及电阻率异常。

Description

一种外延生长方法和P型硅外延结构
技术领域
本发明涉及半导体技术领域，具体涉及外延生长方法和P型硅外延结构。
背景技术
随着硅半导体器件和集成电路的高度发展，先进制程中对于器件的高集成度、储存单元的漏电流等诸多方面的要求也越来越高，外延生长工艺(EPI)应运而生。
轻掺硅外延硅层/重掺衬底的材料结构作为现代电力电子器件、光电探测器件等的功能材料，利用外延硅层的生长方式可以有效改善原始硅单晶衬底的晶体质量，但工艺难度体现在外延生长过程始终受到外延系统、衬底等背景因素自掺杂的严重影响，过渡层结构占比较大，而且界面处的缺陷(Defect)严重，严重影响后续的外延生长过程，造成外延硅层的缺陷和衬底界面附近出现反型层。
目前对于解决重掺B衬底造成的后续N型外延硅层夹层和界面处的Defect多采用提高重掺硼(B)单晶质量，或在外延生长时先长一层低阻层作为过渡层的办法，但是对于重掺P衬底的P型外延生长却效果不佳，这是由于掺磷(P)是间隙式掺杂，比替位掺杂的B更易扩散，而且P极易在表面富集引起下一外延硅层的Defect问题。
目前，针对于重掺P衬底引起的外延硅层位错和界面缺陷的方法还可以是高温HCl处理以减少夹层厚度和Defect。但是这样处理效果较差而且会破坏衬底界面进而继续引起位错，最终导致芯片性能及可靠性受到影响。
发明内容
本申请在于提供一种外延生长方法和P型硅外延结构，以解决上述背景技术中所存在的技术问题。
第一方面，本申请实施例提供了一种外延生长方法，包括：
提供一P型半导体衬底；
将所述P型半导体衬底在氢气氛围下进行第一次高温热处理，通入第一硅基气体并以磷烷作为掺杂气体在所述P型半导体衬底上生长重掺磷外延硅层；
在氢气氛围下进行第二次高温热处理生成磷化氢，以去除所述重掺磷外延硅层表面残留的磷原子和含磷副产物；
在氢气氛围下进行第三次高温热处理，通入第二硅基气体并以硼烷作为掺杂气体在去除所述磷原子和含磷副产物后的所述重掺磷外延硅层上生长轻掺硼外延硅层。
在一些实施例中，所述磷烷的浓度为500ppm，所述第一次高温热处理的温度范围包括650℃～900℃，压力范围包括10torr～500torr。
在一些实施例中，对所述P型半导体衬底进行处理使其生长厚度为1000A～3000A的所述重掺磷外延硅层。
在一些实施例中，所述生长重掺磷外延硅层中所述磷原子的掺杂浓度为2E20atom/cm3～3E20atom/cm3。
在一些实施例中，所述第二次高温热处理的温度范围包括550℃～750℃，压力范围包括300～500torr，且所述第二次高温热处理的氢气持续通入时长范围包括1000S-5000S。
在一些实施例中，所述硼烷的浓度为50ppm，第三次高温热处理的温度范围包括600℃～900℃，压力范围包括10torr～80torr，所述生长轻掺硼外延硅层中硼原子的掺杂浓度小于1E17atom/cm3。
在一些实施例中，所述第一硅基气体和所述第二硅基气体均包括硅烷、二氯二氢硅、三氯氢硅和四氯氢硅中的任意一种或多种。
在一些实施例中，所述第一硅基气体为所述二氯二氢硅，所述第一次高温热处理的压力范围包括300torr～500torr。
在一些实施例中，所述第二硅基气体包括所述硅烷和所述二氯二氢硅中的一种或两种。
第二方面，本申请还提供一种P型硅外延结构，采用第一方面任一项所述的外延生长方法制造得到。
本申请在将所述P型半导体衬底在氢气氛围下进行第一次高温热处理，通入第一硅基气体并以磷烷作为掺杂气体在所述P型半导体衬底上生长重掺磷外延硅层，在氢气氛围下进行第二次高温热处理生成磷化氢，以去除所述重掺磷外延硅层表面残留的磷原子和含磷副产物，在氢气氛围下进行第三次高温热处理，通入第二硅基气体并以硼烷作为掺杂气体在去除所述磷原子和含磷副产物后的所述重掺磷外延硅层上生长轻掺硼外延硅层。由于生长重掺磷外延硅层后持续不断注入氢气，利用高温下氢气H2和磷原子P、含磷副产物的可逆反应，使得不断生成PH3被不断注入的氢气H2吹走，从而不断地消耗重掺磷外延硅层界面处的磷原子P和含磷副产物，最终达到减少重掺磷外延硅层与轻掺硼外延硅层界面处的Defect，避免轻掺硼外延硅层的位错，以及表面大量富集的P因“自掺杂”效应引起的外延层夹层导致的外延层电阻率异常。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性地示出了本申请实施例的外延生长方法的流程示意图；
图2至图4示意性地示出了本申请实施例的制作半导体器件的一种形成工艺的剖面结构图；
图5示意性地示出了本申请实施例的反应腔室的结构示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本文描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。
在本文描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
可以理解的是，本文描述中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。“多个”的含义是两个或两个以上。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
请参见图1至图5所示，图1是本申请实施例提供的外延生长方法的流程示意图，图2至图4是本申请实施例提供的形成P型硅外延结构100在不同阶段的剖面结构图，图5是形成P型硅外延结构100的反应腔室30的结构示意图，外延生长方法可以包括：
S100、提供一P型半导体衬底10。
具体的，本申请所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型为区分掺杂浓度，于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型。
P型半导体衬底10为具有P型掺杂区的半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等半导体衬底制出。
N型埋层设于衬底中。P掺杂区形成位于N型埋层上。P掺杂区可以是通过外延的方式形成，也可以是非外延的方式形成(对一个完整的衬底先注入N型埋层，然后注入P形成P掺杂区)。在一个示例中，衬底的材料为单晶硅。
S200、将所述P型半导体衬底10在氢气氛围下进行第一次高温热处理，通入第一硅基气体并以磷烷作为掺杂气体在所述P型半导体衬底10上生长重掺磷外延硅层20。
具体的，如图5所示，将一个P型半导体衬底10放置到图5所示的反应腔室30内的承托盘2上，通过图5所示反应腔室30的主通气孔4向反应腔室30内注入氢气、第一硅基气体以及作为掺杂气体的磷烷，并且，控制反应腔室30的加热设备(例如灯泡)将反应腔室3进行加热处理，且加热温度为第一温度范围，反应腔室3内压强为第一压强范围。这样，步骤S200中注入的氢气可以作为载气，并且通过步骤S200中注入的氢气将反应腔室3内残留的残留气体通过排气口1清理或者排出。反应腔室3内注入的磷烷进行裂解反应产生磷原子P和第一硅基气体进行裂解反应产生硅原子Si，会沉积在如图1所示的P型半导体衬底10的上表面，进而如图2所示在所述P型半导体衬底10上生长重掺磷外延硅层20。同时，磷烷裂解产生的P原子、H原子、以及第一硅基气体进行裂解反应产生的硅原子Si可能会相互通过作用力结合生成一系列含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)富集在外延层上表面形成晶岛、Particle等。
本申请在所述P型半导体衬底10上生长重掺磷外延硅层20可以采用外延生长工艺，其中，外延生长工艺可以采用分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM&RP EPI)。本申请可以采用的减压外延，原理是化学气相沉积(Chemicalvapor deposition，CVD)，化学气相沉积(CVD)是指通过气体混合的化学反应在硅片表面沉积一层固体膜的工艺，本申请优选采用低压CVD(LPCVD)工艺生长形成重掺磷外延硅层20。
S300、在氢气氛围下进行第二次高温热处理生成磷化氢，以去除所述重掺磷外延硅层20表面残留的磷原子和含磷副产物。
具体的，通过上述步骤S200形成如图2所示生长有重掺磷外延硅层20的P型半导体衬底10后，通过图5所示反应腔室30的主通气孔4向反应腔室30内只注入氢气，并且，控制反应腔室30的加热设备(例如灯泡)将反应腔室3进行加热处理，且加热温度为第二温度范围，反应腔室3内压强为第二压强范围。这样，步骤S300中注入的氢气可以作为参与化学反应的气体以及载气，即与图2中所形成的重掺磷外延硅层20表面的磷原子P和含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)进行反应，例如，磷原子P与氢气H2的化学反应式如下(1)所示：
2P+H2→2PH3 (1)。
如图3所示通过步骤S300中持续不断注入的氢气作为载气将反应腔室3内生成的磷化氢PH3清理或者排出。如此，利用高温下，氢气H2和磷原子P的可逆反应，使得不断生成磷化氢PH3被反应腔室3内注入的大量的氢气H2吹走，从而不断地消耗重掺磷外延硅层20界面处的磷原子P和含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)。
S400、在氢气氛围下进行第三次高温热处理，通入第二硅基气体并以硼烷作为掺杂气体在去除所述磷原子和含磷副产物后的所述重掺磷外延硅层20上生长轻掺硼外延硅层30。
具体的，通过上述步骤S300形成如图3所示生长有重掺磷外延硅层20，且被去除重掺磷外延硅层20界面处的磷原子P和含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)的P型半导体衬底10后，通过图5所示反应腔室30的主通气孔4向反应腔室30内注入氢气、第二硅基气体以及作为掺杂气体的硼烷，并且，控制反应腔室30的加热设备(例如灯泡)将反应腔室3进行加热处理，且加热温度为第三温度范围，反应腔室3内压强为第三压强范围。这样，步骤S400中注入的氢气可以作为载气，并且通过步骤S400中注入的氢气将反应腔室3内残留的残留气体通过排气口1清理或者排出，这样就将反应腔室3内注入的硼烷进行裂解反应产生硼原子B，并将反应腔室3内注入的第二硅基气体进行裂解反应产生硅原子Si，进而可以让产生的硼原子B和硅原子Si沉积在如图3所示的重掺磷外延硅层20的上表面，进而如图4所示在所述重掺磷外延硅层20上生长轻掺硼外延硅层30。
本申请在所述重掺磷外延硅层20上生长轻掺硼外延硅层30可以采用薄膜沉积方法，外延生长工艺可以采用分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM&RP EPI)。本申请可以采用的减压外延，原理是化学气相沉积(Chemical vapordeposition，CVD)，化学气相沉积(CVD)是指通过气体混合的化学反应在硅片表面沉积一层固体膜的工艺，本申请优选采用低压CVD(LPCVD)工艺生长形成轻掺硼外延硅层30。
本申请中由于生长重掺磷外延硅层20后持续不断注入氢气，利用高温下氢气H2和磷原子P、含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)的可逆反应，使得不断生成PH3被不断注入的氢气H2吹走，从而不断地消耗重掺磷外延硅层20界面处的磷原子P和含磷副产物(例如P-P，P-Si-H，P-H等等一系列的含有磷原子的裂解副产物)，最终达到减少重掺磷外延硅层20与轻掺硼外延硅层30界面处的Defect，避免轻掺硼外延硅层30的位错，以及表面大量富集的P因“自掺杂”效应引起的外延层夹层导致的外延层电阻率异常。
在一些实施例中，所述磷烷的浓度为500ppm，所述第一次高温热处理的温度范围包括650℃～900℃，压力范围包括10torr～500torr。
具体的，磷烷亦可称为氢化磷、磷化三氢PH3。
在一些实施例中，对所述P型半导体衬底10进行处理使其生长厚度为1000A～3000A的所述重掺磷外延硅层20。
在一些实施例中，所述生长重掺磷外延硅层20中磷原子的掺杂浓度为2E20atom/cm3～3E20atom/cm3。
具体的，atom/cm3代表1cm3上的原子或者离子数量，生长重掺磷外延硅层20中磷原子和含磷副产物的掺杂浓度为2E20atom/cm3～3E20atom/cm3表示生长的重掺磷外延硅层20中磷原子的浓度。
在一些实施例中，所述第二次高温热处理的温度范围包括550℃～750℃，压力范围包括300～500torr，且所述第二次高温热处理的氢气持续通入时长范围包括1000S-5000S，所述生长轻掺硼外延硅层30中硼原子的掺杂浓度小于1E17atom/cm3。
在一些实施例中，所述硼烷的浓度为50ppm，第三次高温热处理的温度范围包括600℃～900℃，压力范围包括10torr～80torr。
具体的，硼烷包括乙硼烷B2H6、丁硼烷B4H10等。
在一些实施例中，所述第一硅基气体和所述第二硅基气体均包括硅烷、二氯二氢硅、三氯氢硅和四氯氢硅中的任意一种或多种。具体的，三氯氢硅亦可称为TCS气体，四氯化硅亦可称为STC气体。
在一些实施例中，所述第一硅基气体为所述二氯二氢硅，所述第一次高温热处理的压力范围包括300torr～500torr。
具体的，第一硅基气体为所述二氯二氢硅，二氯二氢硅亦可称为DCS气体，DCS指的是二氯二氢硅。
在一些实施例中，所述第二硅基气体包括所述硅烷和所述二氯二氢硅中的一种或两种。具体的，第二硅基气体如果同时包括硅烷和所述二氯二氢硅，那么二氯二氢硅和硅烷的浓度比例为1：9～9：1。
在一些示例中，本申请中第一硅基气体和第二硅基气体均可以是DCS气体。本申请DCS气体在高温条件下可以热裂解产生HCl，无需额外生长一层低阻层作为过渡层，就可以通过HCl处理以减少重掺磷外延硅层20与轻掺硼外延硅层30的厚度和Defect。对DCS气体进行热裂解的化学反应式如下(2)所示：
SiH2Cl2→Si+2HCl (2)。
由于Cl原子在Si表面的吸附小于氧化物或者氮化物，因此抑制了Poly-Si的形成，同时HCl对Si有刻蚀作用，对于不规则的Poly-Si刻蚀速率更快，从而实现较低的位错表现。
在一些示例中，本申请中第一硅基气体是DCS气体，第二硅基气体是四氢化硅SiH4(亦可称为硅烷)。
DCS裂解生成硅原子后生长外延硅层的形成效果好，但生长速率慢。SiH4相较于DCS裂解生成硅原子后生长外延硅层的形成效果差，但生长效率快。
在一些实施例中，P型半导体衬底10沿水平方向上的尺寸可以大于等于重掺磷外延硅层20沿水平方向上的尺寸，重掺磷外延硅层20沿水平方向上的尺寸等于轻掺硼外延硅层30沿水平方向上的尺寸。
本申请还提供一种P型硅外延结构100，采用如图1至图4所示的外延生长方法制造得到。
以上对本申请实施例所提供的一种外延生长方法和P型硅外延结构100进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种外延生长方法，其特征在于，包括：
提供一P型半导体衬底；
将所述P型半导体衬底在氢气氛围下进行第一次高温热处理，通入第一硅基气体并以磷烷作为掺杂气体在所述P型半导体衬底上生长重掺磷外延硅层；
在氢气氛围下进行第二次高温热处理生成磷化氢，以去除所述重掺磷外延硅层表面残留的磷原子和含磷副产物；
在氢气氛围下进行第三次高温热处理，通入第二硅基气体并以硼烷作为掺杂气体在去除所述磷原子和含磷副产物后的所述重掺磷外延硅层上生长轻掺硼外延硅层。
2.根据权利要求1所述的外延生长方法，其特征在于，所述磷烷的浓度为500ppm，所述第一次高温热处理的温度范围包括650℃～900℃，压力范围包括10torr～500torr。
3.根据权利要求1所述的外延生长方法，其特征在于，对所述P型半导体衬底进行处理使其生长厚度为1000A～3000A的所述重掺磷外延硅层。
4.根据权利要求1所述的外延生长方法，其特征在于，所述生长重掺磷外延硅层中所述磷原子的掺杂浓度为2E20atom/cm3～3E20atom/cm3。
5.根据权利要求1所述的外延生长方法，其特征在于，所述第二次高温热处理的温度范围包括550℃～750℃，压力范围包括300torr～500torr，且所述第二次高温热处理的氢气持续通入时长范围包括1000S-5000S。
6.根据权利要求1所述的外延生长方法，其特征在于，所述硼烷的浓度为50ppm，第三次高温热处理的温度范围包括600℃～900℃，压力范围包括10torr～80torr，所述生长轻掺硼外延硅层中硼原子的掺杂浓度小于1E17atom/cm3。
7.根据权利要求1所述的外延生长方法，其特征在于，所述第一硅基气体和所述第二硅基气体均包括硅烷、二氯二氢硅、三氯氢硅和四氯氢硅中的任意一种或多种。
8.根据权利要求7所述的外延生长方法，其特征在于，所述第一硅基气体为所述二氯二氢硅，所述第一次高温热处理的压力范围包括300torr～500torr。
9.根据权利要求7所述的外延生长方法，其特征在于，所述第二硅基气体包括所述硅烷和所述二氯二氢硅中的一种或两种。
10.一种P型硅外延结构，其特征在于，采用如权利要求1-9中任一项所述的外延生长方法制造得到。
CN202311309669.4A 2023-10-10 2023-10-10 一种外延生长方法和p型硅外延结构 Pending CN117352371A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311309669.4A CN117352371A (zh) 2023-10-10 2023-10-10 一种外延生长方法和p型硅外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311309669.4A CN117352371A (zh) 2023-10-10 2023-10-10 一种外延生长方法和p型硅外延结构

Publications (1)

Publication Number Publication Date
CN117352371A true CN117352371A (zh) 2024-01-05

Family

ID=89360652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311309669.4A Pending CN117352371A (zh) 2023-10-10 2023-10-10 一种外延生长方法和p型硅外延结构

Country Status (1)

Country Link
CN (1) CN117352371A (zh)

Similar Documents

Publication Publication Date Title
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
US8685845B2 (en) Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
US7531395B2 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
KR20080089403A (ko) 도핑된 반도체 물질들의 에피택시 증착
US9634096B2 (en) Semiconductor device with trench isolation
US7776710B2 (en) Manufacturing method of semiconductor wafer having a trench structure and epitaxial layer
KR100187743B1 (ko) 반도체 장치 제조방법
US20120126357A1 (en) Light detection devices and methods of manufacturing the same
US6818537B2 (en) Method of manufacturing a contact plug for a semiconductor device
US20030005881A1 (en) Method for forming contact plug of semiconductor device
CN115305566A (zh) 外延层的制备方法以及含外延层的半导体
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US20170221988A1 (en) Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches
CN117352371A (zh) 一种外延生长方法和p型硅外延结构
JPH1041321A (ja) バイポーラトランジスタの製造方法
KR100364813B1 (ko) 반도체 소자의 에피택셜층 형성 방법
CN114078705B (zh) 一种半导体结构的形成方法
CN118248535B (zh) 碳化硅外延片及其制备方法、半导体器件
US20240222116A1 (en) Method, system and apparatus for forming epitaxial template layer
US20240145246A1 (en) Oxidation enhanced doping
US7704843B2 (en) Method of manufacturing a semiconductor device
CN114695265A (zh) 形成接触部的方法及制造位线结构和存储节点接触的方法
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
JP2645434B2 (ja) シリコンのエピタキシャル成長方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination