CN117335791A - 一种双外部晶振作内部时钟源的SoC芯片 - Google Patents

Abstract

本发明涉及一种双外部晶振作内部时钟源的SoC芯片，包括第一外部晶振输入、第二外部晶振输入、第一时钟监控模块、第一多路复用器、第二多路复用器、故障管理模块、和若干功能模块；所述第一多路复用器输出的时钟信号经过锁相环倍频、分频后作为功能模块时钟，所述第二多路复用器输出的时钟信号经过锁相环分频后作为故障管理模块时钟；所述故障管理模块时钟用于保证所述SoC芯片基本功能运行及所述故障管理模块向外部汇报故障；所述第一时钟监控模块以输入的第一时钟源和第二时钟源互为参考时钟和被监控时钟进行时钟信号检测，控制所述第一多路复用器和第二多路复用器输出正常的时钟信号。有益效果是保证基本功能运行、以及向外部汇报故障。

Description

一种双外部晶振作内部时钟源的SoC芯片

【技术领域】

本发明涉及汽车电子技术领域，具体涉及一种双外部晶振作内部时钟源的SoC芯片。

【背景技术】

芯片内部分布了众多的时钟信号，为芯片内部不同的功能模块提供时钟源，输入的时钟信号的异常将直接影响功能模块的正常运行，如不加以检测及处理，最终将影响芯片的使用安全。

传统的微控制单元(Microcontroller Unit，MCU)时钟源选择往往采用一个外部晶振以及一个内部RC振荡电路产生，其中外部晶振稳定性高，并且能够提供非常精准的频率输出，适用于高频率应用场景，而RC振荡电路结构相对简单，频率稳定性及精度较差，仅适用于低频应用，传统微控制器因自身工作频率不高，因此RC振荡电路产生的时钟频率(MHz级别)与经外部晶振倍频、分频后产生的芯片工作时钟(百MHz级别)频率差不是太大，往往采用RC振荡电路时钟芯片的备用时钟，可以用来检测晶振时钟以及其衍生时钟信号的频率，并当故障被检测到时，作为系统的备用时钟保证芯片的基本运行及故障汇报。

目前自动驾驶芯片对于算力及功耗的要求愈发严苛，因此自动驾驶芯片往往采用更为先进的芯片制程，内部功能模块的功能工作频率要求远大于传统的微控制器单元，且更为先进的芯片制程下，目前很难提供较高频率的内部RC振荡电路，甚至低于传统的微控制器中的内部RC振荡电路频率，但目前自动驾驶芯片的时钟方案大部分仍沿用传统的微控制器单元的设计方案，采用RC振荡电路作为晶振信号的备用时钟，作为一个时钟频率的参考源对晶振及其衍生时钟进行频率的检测，但区别于传统的微控制单元，自动驾驶芯片的工作频率(百MHz～GHz级别)要求非常高，因此仍采用内部RC振荡电路作为时钟监控信号的情况下，极大的频率差进一步放大了RC振荡电路自身的频率稳定性及精度较差的缺陷，只能在频率监控的过程中人为放大监控的阈值来规避频率监控误报的问题，同时，当时钟频率故障被检测到时，内部振荡电路的频率很难满足自动驾驶芯片对工作频率范围的要求，很难作为备用时钟保证芯片的基本运行，往往只能保证故障汇报模块的基本运行，通过告知外部来保证系统的安全，但受限于自身频率，故障检测的周期及汇报时间较长，对安全产生一定的风险。

相关检索结果1：申请(专利)号、CN202211122794.X，发明名称、一种时钟监控电路及时钟监控方法，属于电子电路技术领域，解决了现有时钟监控方式存在的电路结构复杂、检测精度不可控等问题；一种时钟监控电路，包括：同相位参考时钟生成模块，用于生成与所述低频时钟的相位相同的同相位参考时钟；反相位参考时钟生成模块，用于生成与所述低频时钟的相位相反的反相位参考时钟；异常检测模块，用于以所述同相位参考时钟为参考，对待测时钟进行上升沿检测及下降沿计数，并根据上升沿检测及下降沿计数的结果生成所述待测时钟的时钟监控结果；或者，用于以所述反相位参考时钟为参考，对所述待测时钟进行上升沿计数及下降沿检测，并根据上升沿计数及下降沿检测的结果生成所述待测时钟的时钟监控结果。该检索到的专利，核心内容主要关注在时钟监控电路本身设计，未考虑电路的参考时钟失效，不是保证芯片时钟源确定、对芯片内部时钟进行监控的整体时钟方案。

本发明针对采用一个外部晶振以及一个内部RC振荡电路作时钟源只能在频率监控的过程中人为放大监控的阈值来规避频率监控误报的技术问题，对SoC芯片内部时钟源架构进行了技术改进。

【发明内容】

本发明的目的是，提供一种双外部晶振作内部时钟源，保证基本功能运行、以及向外部汇报故障的SoC芯片。

为实现上述目的，本发明采取的技术方案是一种双外部晶振作内部时钟源的SoC芯片，包括第一外部晶振输入、第二外部晶振输入、第一时钟监控模块、第一多路复用器、第二多路复用器、故障管理模块、和若干功能模块；所述第一外部晶振输入产生第一时钟源，输入到第一时钟监控模块、第一多路复用器、第二多路复用器；所述第二外部晶振输入产生第二时钟源，输入到第一时钟监控模块、第一多路复用器、第二多路复用器；所述第一多路复用器输出的时钟信号经过锁相环倍频、分频后作为功能模块时钟，所述第二多路复用器输出的时钟信号经过锁相环分频后作为故障管理模块时钟；所述故障管理模块时钟用于检测到时钟信号故障时，作为备用时钟源保证所述SoC芯片基本功能运行及所述故障管理模块向外部汇报故障；所述第一时钟监控模块以输入的第一时钟源和第二时钟源互为参考时钟和被监控时钟进行时钟信号检测，控制所述第一多路复用器和第二多路复用器输出正常的时钟信号。

优选地，所述第一时钟监控模块检测到所述第一时钟源和第二时钟源正常工作时，控制所述第一多路复用器输出第一时钟源信号、控制所述第二多路复用器输出第二时钟源信号；所述第一时钟监控模块检测到所述第一时钟源失效时，控制所述第一多路复用器、第二多路复用器输出第二时钟源信号；所述第一时钟监控模块检测到所述第一时钟监控模块检测到所述第二时钟源失效时，控制所述第一多路复用器、第二多路复用器输出第一时钟源信号。

优选地，所述第一时钟监控模块根据参考时钟在一个固定时间对被监控时钟信号边沿进行计数实现被监测时钟信号丢失、工作频率异常的监测。

优选地，所述第一时钟监控模块通过硬件控制所述第一多路复用器和第二多路复用器输出正常的时钟信号。

优选地，所述第一时钟源和第二时钟源频率范围相近。

优选地，上述的一种双外部晶振作内部时钟源的SoC芯片，还包括第二时钟监控模块，用于监控功能模块时钟和故障管理模块时钟频率；所述第二时钟监控模块检测所述功能模块时钟或故障管理模块时钟频率值低于或高于阈值时，输出监控报警信号汇报至故障管理模块。

优选地，所述阈值由软件根据预期频率通过寄存器进行编程配置。

优选地，上述的一种双外部晶振作内部时钟源的SoC芯片是自动驾驶芯片。

本发明一种双外部晶振作内部时钟源的SoC芯片有益效果如下：采用两个独立的外部晶振作为芯片的内部时钟源输入，两路独立的时钟源输入在芯片内部位经过倍频、分频为不同模块提供时钟输入；同时由这两路衍生出的时钟信号可以进行工作频率的互相校验，因监控频率与被监控频率范围相近，可以提高监控准确性，并可在检测出频率异常时进行硬件时钟信号的切换，保证内部芯片基本的工作运行，以及向外部汇报故障状态的能力，保证芯片使用的安全，当且仅当两路时钟源同时出现问题，系统才会完全失去工作能力，大大提升系统的鲁棒性。

【附图说明】

图1是一种双外部晶振作内部时钟源的SoC芯片架构示意图。

图2是一种双外部晶振作内部时钟源的SoC芯片晶振1失效下时钟输入状态示意图。

图3是一种双外部晶振作内部时钟源的SoC芯片晶振2失效下时钟输入状态示意图。

【具体实施方式】

下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明构思的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。

实施例

本实施例实现一种双外部晶振作内部时钟源的SoC芯片。

SoC(System on Chip)：片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。

RC振荡电路：采用RC选频网络构成的振荡电路，它适用于低频振荡，一般用于产生1Hz～1MHz的低频信号。

晶振：晶振是一种电子元件，用于产生稳定的振荡信号或时钟信号。它基于晶体的压电效应，通过将晶体与适当的电路连接，使晶体在特定的频率下振荡，晶振通常用于各种电子设备和系统中，以提供精确的时钟信号，确保设备在正确的时间序列下工作。

锁相环(Phase-locked Loop，PLL)：是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入频率的自动跟踪。

多路复用器：多路复用器是一种设备，能够接收多个输入信号，选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。

本实施例实现一种双外部晶振作内部时钟源的SoC芯片结构描述：

本实施例时钟监控模块：包含两路时钟输入，其中一路时钟信号为参考时钟，另一路时钟为被监控时钟，在一定的时间内根据参考时钟，对被监控时钟信号边沿进行计数，计数的阈值由软件使用寄存器进行配置，根据配置可以实现时钟信号丢失、工作频率异常的情况。

图1是一种双外部晶振作内部时钟源的SoC芯片架构示意图。如附图1所示，本实施例SoC芯片包含两个外部晶振时钟源，当两个时钟源正常工作时，分别为SoC内的功能模块和故障管理模块提供时钟信号，但同时两个晶振源互为检查，互为备份，即两个晶振信号均输入至图1中左侧时钟监控模块，两个时钟信号互为参考时钟和被监控时钟，当检测到某一路时钟信号丢失时，发出监控报警信号至多路复用器，由硬件自动完成对失效时钟信号的切换，图1中右侧时钟监控模块可以对各功能模块以及故障管理模块的频率进行监控，由软件根据预期频率进行编程，当检测的时钟频率范围与预期不一致时，发出监控报警信号至故障管理模块。

图2是一种双外部晶振作内部时钟源的SoC芯片晶振1失效下时钟输入状态示意图。如附图2所示，当本实施例SoC芯片晶振1出现硬件失效，导致时钟丢失时，可以被左侧时钟监控模块检测，并由硬件完成失效时钟信号的切换，尽管此种状态不是芯片的正常运行状态，但可以在一定时间保证芯片的基本功能运行，用于保存芯片的状态信息，保证故障输出及系统安全状态。

图3是一种双外部晶振作内部时钟源的SoC芯片晶振2失效下时钟输入状态示意图。如附图3所示，当本实施例SoC芯片晶振2出现硬件失效，导致时钟丢失时，可以被左侧时钟监控模块检测，并由硬件完成失效时钟信号的切换，故障管理模块包含了芯片的故障检测、故障响应等功能，如该模块时钟失效则可能导致芯片处于故障的状态下，但无法进行故障检测，故障响应，直接影响系统的安全，可以由硬件完成时钟的检测及故障时钟切换，保证故障管理模块基本功能，保证系统的安全。

本实施例各功能模块和故障管理模块的时钟频率由图1中右侧的时钟监控模块进行监控，由软件根据预期的时钟频率对寄存器进行配置，当实际检测到的频率值低于或高于配置阈值，将监控报警信号汇报至故障管理模块进行统一管理。

本实施例SoC芯片实质是面向自动驾驶芯片的一种芯片内部时钟设计方案，包括芯片时钟源的选择，内部时钟信号的监控策略以及故障后处理设计等。

本实施例SoC芯片采用两个独立的外部晶振作为芯片的内部时钟源输入，两路独立的时钟源输入在芯片内部位经过倍频、分频为不同模块提供时钟输入，同时由这两路衍生出的时钟信号可以进行工作频率的互相校验，因监控频率与被监控频率范围相近，可以提高监控准确性，并可在检测出频率异常时进行硬件时钟信号的切换，保证内部芯片基本的工作运行，以及向外部汇报故障状态的能力，保证芯片使用的安全，当且仅当两路时钟源同时出现问题，本实施例SoC芯片才会完全失去工作能力，大大提升本实施例SoC芯片的鲁棒性。

本领域普通技术人员可以理解，实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

Claims (8)

1.一种双外部晶振作内部时钟源的SoC芯片，其特征在于：包括第一外部晶振输入、第二外部晶振输入、第一时钟监控模块、第一多路复用器、第二多路复用器、故障管理模块、和若干功能模块；所述第一外部晶振输入产生第一时钟源，输入到第一时钟监控模块、第一多路复用器、第二多路复用器；所述第二外部晶振输入产生第二时钟源，输入到第一时钟监控模块、第一多路复用器、第二多路复用器；所述第一多路复用器输出的时钟信号经过锁相环倍频、分频后作为功能模块时钟，所述第二多路复用器输出的时钟信号经过锁相环分频后作为故障管理模块时钟；所述故障管理模块时钟用于检测到时钟信号故障时，作为备用时钟源保证所述SoC芯片基本功能运行及所述故障管理模块向外部汇报故障；所述第一时钟监控模块以输入的第一时钟源和第二时钟源互为参考时钟和被监控时钟进行时钟信号检测，控制所述第一多路复用器和第二多路复用器输出正常的时钟信号。

2.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述第一时钟监控模块检测到所述第一时钟源和第二时钟源正常工作时，控制所述第一多路复用器输出第一时钟源信号、控制所述第二多路复用器输出第二时钟源信号；所述第一时钟监控模块检测到所述第一时钟源失效时，控制所述第一多路复用器、第二多路复用器输出第二时钟源信号；所述第一时钟监控模块检测到所述第一时钟监控模块检测到所述第二时钟源失效时，控制所述第一多路复用器、第二多路复用器输出第一时钟源信号。

3.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述第一时钟监控模块根据参考时钟在一个固定时间对被监控时钟信号边沿进行计数实现被监测时钟信号丢失、工作频率异常的监测。

4.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述第一时钟监控模块通过硬件控制所述第一多路复用器和第二多路复用器输出正常的时钟信号。

5.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述第一时钟源和第二时钟源频率范围相近。

6.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：还包括第二时钟监控模块，用于监控功能模块时钟和故障管理模块时钟频率；所述第二时钟监控模块检测所述功能模块时钟或故障管理模块时钟频率值低于或高于阈值时，输出监控报警信号汇报至故障管理模块。

7.根据权利要求1所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述阈值由软件根据预期频率通过寄存器进行编程配置。

8.根据权利要求1至权利要求7任一权利要求所述的一种双外部晶振作内部时钟源的SoC芯片，其特征在于：所述SoC芯片是自动驾驶芯片。