CN117334709A - 像素结构、像素电路及工作方法 - Google Patents
像素结构、像素电路及工作方法 Download PDFInfo
- Publication number
- CN117334709A CN117334709A CN202311484561.9A CN202311484561A CN117334709A CN 117334709 A CN117334709 A CN 117334709A CN 202311484561 A CN202311484561 A CN 202311484561A CN 117334709 A CN117334709 A CN 117334709A
- Authority
- CN
- China
- Prior art keywords
- transistor
- source
- reset
- region
- negative voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000012546 transfer Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000004298 light response Effects 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 description 6
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- 229910004438 SUB2 Inorganic materials 0.000 description 5
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011017 operating method Methods 0.000 description 5
- 101150018444 sub2 gene Proteins 0.000 description 5
- 230000004308 accommodation Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 101150080287 SUB3 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101150023658 SUB4 gene Proteins 0.000 description 1
- 101150086029 SUB5 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种像素结构、像素电路及工作方法，像素结构包括感光单元、浮动扩散节点、复位晶体管及源跟随晶体管；感光单元包括至少一个感光元件及与其对应的传输晶体管，传输晶体管设于感光元件的一对应区域，源跟随晶体管设于传输晶体管远离感光元件的容置区内，浮动扩散节点设于容置区内且设于源跟随晶体管的至少一侧，复位晶体管设于容置区外且设于任一浮动扩散节点的一侧；其中，源跟随晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第一阱区，通过对第一阱区施加第一负压来调整阈值电压，使源跟随晶体管稳定工作在饱和区。通过本发明解决了现有图像传感器因光响应不均匀性导致图像质量差的问题。
Description
技术领域
本发明涉及图像传感器技术领域，特别是涉及一种像素结构、像素电路及工作方法。
背景技术
图像传感器已经被广泛地应用于数码相机、移动手机、医疗器械、汽车和其他应用场合，随着制造CMOS(互补型金属氧化物半导体)图像传感器技术的快速发展，人们对图像传感器的图像质量要求越来越高。
现有图像传感器的结构设计局限，难以实现对相关晶体管的灵活控制，进而不利于成像质量的提高。此外，光响应不均匀性(PRNU)是指输出像素信号在某一光强下的响应不均匀，是影响图像质量的重要因素，主要由晶体管制造差异引起；而如何改善图像传感器的PRNU，是本领域技术人员迫切想要解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种像素结构、像素电路及工作方法，用于解决现有图像传感器成像质量提高以及因光响应不均匀性导致图像质量差的问题。
为实现上述目的及其他相关目的，本发明提供一种像素结构，所述像素结构包括：感光单元、浮动扩散节点、复位晶体管及源跟随晶体管；
所述感光单元包括至少一个感光元件及与其对应的传输晶体管，所述传输晶体管设置于所述感光元件的一对应区域，所述源跟随晶体管设置于所述传输晶体管远离所述感光元件的容置区内，所述浮动扩散节点设置于所述容置区内且设置于所述源跟随晶体管的至少一侧，所述复位晶体管设置于所述容置区外且设置于任一所述浮动扩散节点的一侧；
其中，所述源跟随晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第一阱区，通过对所述第一阱区施加第一负压来调整阈值电压，使所述源跟随晶体管稳定工作在饱和区。
可选地，所述像素结构还包括选择晶体管，设置于所述容置区外且设置于所述源跟随晶体管的上方或下方；所述选择晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第二阱区，通过对所述第二阱区施加第二负压来调整阈值电压，使所述选择晶体管稳定工作在线性区。
可选地，所述源跟随晶体管和所述选择晶体管在同一衬底上制作并通过隔离结构进行器件隔离，其中，通过施加于所述第一阱区的所述第一负压和施加于所述第二阱区的所述第二负压分别调整所述源跟随晶体管和所述选择晶体管的阈值电压。
可选地，所述第一阱区设置有第一衬底接触，所述第二阱区设置有第二衬底接触，分别对应布置在所述源跟随晶体管和所述选择晶体管所构成的组合区域的端侧。
可选地，所述复位晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第三阱区，通过对所述第三阱区施加第三负压来调整阈值电压，使所述复位晶体管稳定工作在线性区；
和/或，所述像素结构还包括增益控制晶体管，设置于所述容置区外且设置于所述复位晶体管靠近所述浮动扩散节点的一侧；其中，所述增益控制晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第四阱区，通过对所述第四阱区施加第四负压来调整阈值电压，使所述增益控制晶体管稳定工作在线性区。
可选地，所述像素结构还包括增益控制晶体管，设置于所述容置区外且设置于所述复位晶体管靠近所述浮动扩散节点的一侧；
其中，所述衬底中形成有第二类型离子掺杂的第五阱区，所述增益控制晶体管和/或所述复位晶体管与所述感光单元布置在所述第五阱区，以通过所述第五阱区施加地电压或施加负压；或者，所述增益控制晶体管和/或所述复位晶体管与所述感光单元布置在所述衬底中，以通过所述衬底施加地电压或施加负压。
可选地，所述源跟随晶体管的源极呈漏斗型，其横截面宽度随与栅极距离的减小而逐渐增大。
可选地，所述源跟随晶体管的漏极呈漏斗型，其横截面宽度随与栅极距离的减小而逐渐增大；和/或，所述选择晶体管的漏极的横截面宽度与所述源跟随晶体管的漏极远离所述源跟随晶体管的栅极的一侧的尺寸一致。
本发明还提供一种像素电路，所述像素电路包括：感光单元、浮动扩散节点、复位晶体管及源跟随晶体管；
所述感光单元接收光信号并基于所述光信号生成电荷信号转移至所述浮动扩散节点；
所述复位晶体管耦接至所述浮动扩散节点，用于对所述浮动扩散节点进行复位操作；
所述源跟随晶体管的栅极耦接至所述浮动扩散节点，漏极耦接第一电源电位，源极输出所述电荷信号；
其中，通过在所述源跟随晶体管的衬底端施加第一负压来调整其阈值电压，使其稳定工作在饱和区。
可选地，所述像素电路还包括选择晶体管，栅极耦接行选信号，漏极耦接所述源跟随晶体管的源极，源极输出所述电荷信号；其中，通过在所述选择晶体管的衬底端施加第二负压来调整其阈值电压，使其稳定工作在线性区。
可选地，所述源跟随晶体管通过施加于第一阱区的第一负压实现阈值电压调整，所述选择晶体管通过施加于第二阱区的第二负压实现阈值电压调整，以基于所述第一负压和所述第二负压调整所述源跟随晶体管和所述选择晶体管的阈值电压差值改善图像传感器的光响应不均匀性。
可选地，所述像素电路的设计方式还包括：
所述复位晶体管的栅极耦接复位控制信号，漏极耦接第二电源电位，源极耦接至所述浮动扩散节点，通过在所述复位晶体管的衬底端施加第三负压来调整其阈值电压，使其稳定工作在线性区，和/或，所述像素电路还包括增益控制晶体管，栅极耦接增益控制信号，漏极耦接所述复位晶体管的源极，源极耦接至所述浮动扩散节点，通过在所述增益控制晶体管的衬底端施加第四负压来调整其阈值电压，使其稳定工作在线性区；
或者，所述复位晶体管的栅极耦接复位控制信号，漏极耦接第二电源电位，源极耦接至所述浮动扩散节点，所述像素电路还包括增益控制晶体管，栅极耦接增益控制信号，漏极耦接所述复位晶体管的源极，源极耦接至所述浮动扩散节点，通过在所述复位晶体管的衬底端和/或所述增益控制晶体管的衬底端施加地电压或负压，使其稳定工作在线性区。
本发明还提供一种像素电路的工作方法，基于如上所述的像素电路或者如上所述的像素结构实现，所述工作方法包括：
对所述像素电路中源跟随晶体管的衬底端施加第一负压来调整其阈值电压，使所述源跟随晶体管稳定工作在饱和区。
可选地，所述工作方法还包括：
对所述像素电路中选择晶体管的衬底端施加第二负压来调整其阈值电压，使所述选择晶体管稳定工作在线性区；
通过所述第一负压和所述第二负压调整所述源跟随晶体管和所述选择晶体管的阈值电压差值，改善图像传感器的光响应不均匀性。
可选地，所述工作方法还包括：
对所述像素电路中复位晶体管的衬底端施加第三负压来调整其阈值电压，使所述复位晶体管稳定工作在线性区，和/或，对所述像素电路中增益控制晶体管的衬底端施加第四负压来调整其阈值电压，使所述增益控制晶体管稳定工作在线性区；
或者，对所述像素电路中复位晶体管的衬底端和/或所述像素电路中增益控制晶体管的衬底端以及所述感光单元的远离所述传输晶体管的衬底端共同施加地电压或负压。
如上所述，本发明的像素结构、像素电路及工作方法，通过对源跟随晶体管的衬底端施加第一负压使其稳定工作在饱和区，对选择晶体管的衬底端施加第二负压使其稳定工作在线性区，来改善图像传感器的光响应不均匀性，提高图像质量。
附图说明
图1显示为本发明像素电路的示意图。
图2显示为本发明像素结构的排布示意图。
图3显示为本发明像素结构中源跟随晶体管和选择晶体管的结构示意图。
图4显示为本发明像素结构中各器件的一种结构示意图。
图5显示为本发明像素结构中各器件的另一种结构示意图。
元件标号说明
100 像素电路
110 感光单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本实施例提供一种像素电路100，包括感光单元110、浮动扩散节点FD、复位晶体管M2及源跟随晶体管M4；进一步的，还包括增益控制晶体管M3及/或选择晶体管M5。
感光单元110接收光信号并基于光信号生成电荷信号转移至浮动扩散节点FD。
作为示例，感光单元110包括至少一个感光元件PD及与其对应的传输晶体管M1；传输晶体管M1的控制端接收传输控制信号TX，第一端耦接至浮动扩散节点FD，第二端耦接感光元件PD的第一端，感光元件PD的第二端耦接参考电位。
在一种可能的实现方式中，感光元件PD为光电二极管，传输晶体管M1为NMOS管；其中，传输晶体管M1的栅极接收传输控制信号TX，漏极耦接至浮动扩散节点FD，源极耦接感光元件PD的第一端，感光元件PD的第二端耦接参考地电位或耦接负电位。通过传输控制信号TX控制传输晶体管M1的打开和关闭来控制电荷信号的转移。
实际应用中，感光元件PD和传输晶体管M1的数量可以根据具体需求来设计，如，感光元件PD可以是一个，也可以是两个、四个、八个等所形成的共享结构，本实施例对此不做限制。
复位晶体管M2耦接至浮动扩散节点FD，用于对浮动扩散节点FD进行复位操作。
在一种可能的实现方式中，复位晶体管M2为NMOS管；其中，复位晶体管M2的栅极耦接复位控制信号RST，漏极耦接第二电源电位VDD2，源极耦接至浮动扩散节点FD。第二电源电位VDD2通常是工作电压的电位，始终为高电位，通过复位控制信号RST控制复位晶体管M2的打开和关闭来控制浮动扩散节点FD的复位。
增益控制晶体管M3耦接于复位晶体管M2和浮动扩散节点FD之间，用于切换不同转换增益。
在一种可能的实现方式中，增益控制晶体管M3为NMOS管；其中，增益控制晶体管M3的栅极耦接增益控制信号DCG，漏极耦接复位晶体管M2的源极，源极耦接至浮动扩散节点FD。通过增益控制信号DCG控制增益控制晶体管M3的打开和关闭来控制不同转换增益的切换。
源跟随晶体管M4耦接至浮动扩散节点FD，用于输出电荷信号。
在一种可能的实现方式中，源跟随晶体管M4为NMOS管；其中，源跟随晶体管M4的栅极耦接至浮动扩散节点FD，漏极耦接第一电源电位VDD1，源极输出电荷信号。第一电源电位VDD1通常是工作电压的电位，始终为高电位；当像素电路100不包括选择晶体管M5时，复位晶体管连接的第二电源电位VDD2通常是可变电位，通过控制可变电位来控制源跟随晶体管M4进而控制电荷信号输出；当像素电路100包括选择晶体管M5时，通过控制选择晶体管M5来控制电荷信号输出。
选择晶体管M5耦接至源跟随晶体管M4，用于将电荷信号输出至列线BL。
在一种可能的实现方式中，选择晶体管M5为NMOS管；其中，选择晶体管M5的栅极耦接行选信号RS，漏极耦接源跟随晶体管M4的源极，源极输出电荷信号。通过行选信号RS控制选择晶体管M5的打开和关闭来将电荷信号输出至列线BL。
本实施例中，复位晶体管M2、增益控制晶体管M3和选择晶体管M5作为开关管使用，应工作在线性区；源跟随晶体管M4作为跟随管使用，应工作在饱和区；根据实际应用的需求，由于工艺的波动或者管子N型注入浓度(沟道区的第一类型离子掺杂浓度)过高，导致阈值电压Vth过负，出现管子关不断的现象；另外，受晶体管制造差异的影响，各晶体管可能会趋近于各自工作区的边缘甚至跳出各自的工作区，导致光响应不均匀性(PRNU)。其中，可以认为源跟随晶体管M4和选择晶体管M5对PRNU的影响相对较大，复位晶体管M2和增益控制晶体管M3对PRNU的影响相对较小。
本实施例中，可以基于源跟随晶体管的衬底加负压的像素设计，降低像素区域的电势，使高浓度注入的埋沟晶体管的沟道处于耗尽状态，晶体管能够关闭，使像素正常工作。为了改善PRNU，在源跟随晶体管M4的衬底端施加第一负压来调整其阈值电压，使公式Vgs_m4-Vth_m4<Vds_m4始终成立，从而使源跟随晶体管M4稳定工作在饱和区；当像素电路100还包括选择晶体管M5时，在选择晶体管M5的衬底端施加第二负压来调整其阈值电压，使公式Vgs_m5-Vth_m5>Vds_m5始终成立，从而使选择晶体管M5稳定工作在线性区。
实际应用中，源跟随晶体管M4通过施加于第一阱区的第一负压实现阈值电压调整，选择晶体管M5通过施加于第二阱区的第二负压实现阈值电压调整，通过第一负压和第二负压调整源跟随晶体管M4和选择晶体管M5的阈值电压差值；该阈值电压差值越大，越有利于PRNU优化，即，改善图像传感器的光响应不均匀性效果越好。
为了进一步改善PRNU，在复位晶体管M2的衬底端施加第三负压来调整其阈值电压，使公式Vgs_m2-Vth_m2>Vds_m2始终成立，从而使复位晶体管M2稳定工作在线性区；当像素电路100还包括增益控制晶体管M3时，在增益控制晶体管M3的衬底端施加第四负压来调整其阈值电压，使公式Vgs_m3-Vth_m3>Vds_m3始终成立，从而使增益控制晶体管M3稳定工作在线性区。当然，由于复位晶体管M2和增益控制晶体管M3对PRNU的影响相对较小，在复位晶体管M2和增益控制晶体管M3的衬底端施加地电压也是可行的。
其中，Vgs_m2为复位晶体管M2的栅源电压，Vth_m2为复位晶体管M2的阈值电压，Vds_m2为复位晶体管M2的漏源电压；Vgs_m3为增益控制晶体管M3的栅源电压，Vth_m3为增益控制晶体管M3的阈值电压，Vds_m3为增益控制晶体管M3的漏源电压；Vgs_m4为源跟随晶体管M4的栅源电压，Vth_m4为源跟随晶体管M4的阈值电压，Vds_m4为源跟随晶体管M4的漏源电压；Vgs_m5为选择晶体管M5的栅源电压，Vth_m5为选择晶体管M5的阈值电压，Vds_m5为选择晶体管M5的漏源电压。
需要说明的是，当复位晶体管和/或增益控制晶体管通过第三负压和/或第四负压调整阈值电压时，可以采用金属布线的方式实现其与浮动扩散节点FD电性连接，此时，浮动扩散节点FD与感光元件PD可以位于同一阱区，如直接制备在衬底EPI中。
相应的，如图2所示，本实施例还提供一种像素结构，包括感光单元110、浮动扩散节点FD、复位晶体管M2及源跟随晶体管M4；进一步的，还包括增益控制晶体管M3及/或选择晶体管M5。
感光单元110包括至少一个感光元件PD及与其对应的传输晶体管M1，传输晶体管M1设置于感光元件PD的一对应区域，如该实施例中这一对应区域选择为角部，其他实施例中还可以是感光元件PD的其他区域；另外，源跟随晶体管M4设置于传输晶体管M1远离感光元件PD的容置区内，浮动扩散节点FD设置于容置区内且设置于源跟随晶体管M4的至少一侧，复位晶体管M2设置于容置区外且设置于任一浮动扩散节点FD的一侧。
当像素结构还包括增益控制晶体管M3时，增益控制晶体管M3设置于容置区外且设置于复位晶体管M2靠近浮动扩散节点FD的一侧，即，设置于复位晶体管M2与浮动扩散节点FD之间。
当像素结构还包括选择晶体管M5时，选择晶体管M5设置于容置区外且设置于源跟随晶体管M4的上方或下方；在一种可能的实现方式中，选择晶体管M5设置于源跟随晶体管M4的上方。
需要注意的是，容置区是指传输晶体管M1远离感光元件PD所对应的区域，如图2中虚线框所示的区域；当然，对于更多数量感光元件PD的情况，容置区是相向设置于相应感光元件PD角部的各传输晶体管M1所围成的区域。
如图3所示，源跟随晶体管M4包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第一阱区P-WELL1，通过对第一阱区P-WELL1施加第一负压来调整阈值电压，使源跟随晶体管M4稳定工作在饱和区。
当像素结构还包括选择晶体管M5时，该选择晶体管M5包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第二阱区P-WELL2，通过对第二阱区P-WELL2施加第二负压来调整阈值电压，使选择晶体管M5稳定工作在线性区。
实际应用中，源跟随晶体管M4和选择晶体管M5在同一衬底上制作并通过隔离结构(如，浅沟槽隔离结构STI)进行器件隔离。在一种可能的实现方式中，器件结构包括衬底EPI、第一阱区P-WELL1、第二阱区P-WELL2、第一源极S1、第二源极S2、第一漏极D1、第二漏极D2、第一沟道区C1、第二沟道区C2、第一栅极G1及第二栅极G2。
第一阱区P-WELL1和第二阱区P-WELL2分别形成于衬底EPI中且具有第二类型离子掺杂，第一阱区P-WELL1和第二阱区P-WELL还通过隔离结构STI进行器件隔离；第一源极S1和第一漏极D1分别形成于第一阱区P-WELL1中，第一沟道区C1形成于第一源极S1和第一漏极D1之间且具有第一类型离子掺杂，第一栅极G1形成于第一沟道区C1的上方，如此形成埋沟型源跟随晶体管M4；第二源极S2和第二漏极D2分别形成于第二阱区P-WELL2中，第二沟道区C2形成于第二源极S2和第二漏极D2之间且具有第一类型离子掺杂，第二栅极G2形成于第二沟道区C2的上方，如此形成埋沟型选择晶体管M5。通过施加于第一阱区P-WELL1的第一负压和施加于第二阱区P-WELL2的第二负压分别调整源跟随晶体管M4和选择晶体管M5的阈值电压。
进一步的，器件结构还包括第一衬底接触SUB1及第二衬底接触SUB2，第一衬底接触SUB1形成于第一阱区P-WELL1的上方，第二衬底接触SUB2形成于第二阱区P-WELL2的上方；通过第一衬底接触SUB1对第一阱区P-WELL1施加第一负压，通过第二衬底接触SUB2对第二阱区P-WELL2施加第二负压。
版图设计时，第一衬底接触SUB1和第二衬底接触SUB2分别对应布置在源跟随晶体管M4和选择晶体管M5所构成的组合区域的端侧，有利于不同电压分别施加在第一阱区和第二阱区，减少信号干扰；如，第一衬底接触SUB1布置在源跟随晶体管M4和选择晶体管M5所构成的组合区域的下端，第二衬底接触SUB2布置在源跟随晶体管M4和选择晶体管M5所构成的组合区域的上端，且第二衬底接触SUB2靠近感光单元110设置，如图2所示。
另外，源跟随晶体管M4的源极呈漏斗型，其横截面宽度随之与栅极距离的减小而逐渐增大，即，第一源极S1呈漏斗型，其横截面宽度随之与第一栅极G1距离的减小而逐渐增大；同样的，源跟随晶体管M4的漏极呈漏斗型，其横截面宽度随之与栅极距离的减小而逐渐增大，即，第一漏极D1呈漏斗型，其横截面宽度随之与第一栅极G1距离的减小而逐渐增大。在一种实施方式中，漏斗型的结构由梯形和位于梯形较小的底的一侧的方形构成。
选择晶体管M5的漏极呈方型，其横截面宽度与源跟随晶体管M5的漏极远离源跟随晶体管M5的栅极的一侧的尺寸一致；同样的，选择晶体管M5的源极呈方型，其横截面宽度与其漏极尺寸一致；即，第二源极S1和第二漏极D1均呈方型且横截面宽度尺寸一致，同时，该尺寸与第一漏极D1远离第一栅极G1的一侧的尺寸一致。
其中，漏斗型的源跟随晶体管M4的源极和漏极的设计，在利于通过负压改善晶体管的阈值电压的同时，有利于其栅极面积的优化，如，有利于源跟随晶体管的W/L的增大，有利于增大驱动电流，提高读取的速度，增强信号的稳定性；另外，还有利于对噪声的改善，提高信噪比；另外，漏斗型结构中较窄的区域的设计，可以增加该部分与感光元件PD之间的距离，降低漏电风险，有利于晶体管之间的工艺及电性性能稳定性，提高成像质量。
作为本申请的一种实施方式，如图4所示，复位晶体管M2包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第三阱区P-WELL3，通过对第三阱区P-WELL3施加第三负压来调整阈值电压，使复位晶体管M2稳定工作在线性区。
当像素结构还包括增益控制晶体管M3时，该增益控制晶体管M3包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第四阱区P-WELL4，通过对第四阱区P-WELL4施加第四负压来调整阈值电压，使增益控制晶体管M3稳定工作在线性区。
实际应用中，复位晶体管M2、增益控制晶体管M3、源跟随晶体管M4和选择晶体管M5在同一衬底上制作，器件结构与上述埋沟晶体管的结构相同，此处不再赘述；当然，第三阱区P-WELL3设置有第三衬底接触SUB3，第四阱区P-WELL4设置有第四衬底接触SUB4，通过第三衬底接触SUB3对第三阱区P-WELL3施加第三负压，通过第四衬底接触SUB4对第四阱区P-WELL4施加第四负压。另外，该衬底中还形成有另一具有第二类型离子掺杂的阱区，如P-WELL，感光单元110布置在该阱区，同时，该阱区也设置有相应衬底接触，以施加地电压或负压。
需要说明的是，当复位晶体管和/或增益控制晶体管单独布置在各自的第三阱区和/或第四阱区时，可以采用金属布线的方式实现其与浮动扩散节点FD电性连接，此时，浮动扩散节点FD与感光元件PD可以位于同一阱区，如直接制备在衬底EPI中。
作为本申请的另一种实施方式，如图5所示，衬底EPI中还形成有第二类型离子掺杂的第五阱区P-WELL5，复位晶体管M2及感光单元110布置在第五阱区P-WELL5，当像素结构还包括增益控制晶体管M3时，增益控制晶体管M3也布置在第五阱区P-WELL5，以通过第五阱区P-WELL5施加地电压或负压。进一步的，第五阱区P-WELL5设置有第五衬底接触SUB5，通过第五衬底接触SUB5对第五阱区P-WELL5施加地电压或者施加负压。
当然，在其他实施方式中，还可以是不额外设置第五阱区P-WELL5，复位晶体管M2与感光单元110(包括浮动扩散点FD)布置在衬底中，当像素结构还包括增益控制晶体管M3时，增益控制晶体管M3也布置在衬底中，以通过衬底施加地电压或施加负压。
需要注意的是，上述像素结构中涉及的各晶体管通常是NMOS管，以各晶体管是NMOS管为例，第一类型离子掺杂是指N型离子掺杂，第二类型离子掺杂是指P型离子掺杂。
本实施例中，对各阱区施加负压时，各负压的值可以相同，也可以不同，最终目的是使复位晶体管M2、增益控制晶体管M3和选择晶体管M5工作在线性区，源跟随晶体管M4工作在饱和区，本实施例对各负压的值不做限制。
相应的，本实施例还提供一种像素电路100的工作方法，其中，该像素电路100采用如上记载的电路或结构实现。该工作方法包括对像素电路100中源跟随晶体管M4的衬底端施加第一负压来调整其阈值电压，使源跟随晶体管M4稳定工作在饱和区；当像素电路100还包括选择晶体管M5时，该工作方法还包括对像素电路100中选择晶体管M5的衬底端施加第二负压来调整其阈值电压，使选择晶体管M5稳定工作在线性区。
通过使源跟随晶体管M4稳定工作在饱和区，选择晶体管M5稳定工作在线性区，可改善图像传感器的光响应不均匀性(PRNU)。实际应用中，通过第一负压和第二负压调整源跟随晶体管M4和选择晶体管M5的阈值电压差值，该阈值电压差值越大，越有利于PRNU优化。
为了进一步改善PRNU，该工作方法还包括对像素电路100中复位晶体管M2的衬底端施加第三负压来调整其阈值电压，使复位晶体管M2稳定工作在线性区；当像素电路100还包括增益控制晶体管M3时，该工作方法还包括对增益控制晶体管M3的衬底端施加第四负压来调整其阈值电压，使增益控制晶体管M3稳定工作在线性区。当然，由于复位晶体管M2和增益控制晶体管M3对PRNU的影响相对较小，在复位晶体管M2和增益控制晶体管M3的衬底端施加地电压也是可行的。实际上，该工作方法还包括对感光单元110远离传输晶体管M1的衬底端共同施加地电压或负压的步骤。
综上所述，本发明的一种像素结构、像素电路及工作方法，通过对源跟随晶体管的衬底端施加第一负压使其稳定工作在饱和区，对选择晶体管的衬底端施加第二负压使其稳定工作在线性区，来改善图像传感器的光响应不均匀性，提高图像质量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种像素结构，其特征在于，所述像素结构包括：感光单元、浮动扩散节点、复位晶体管及源跟随晶体管；
所述感光单元包括至少一个感光元件及与其对应的传输晶体管，所述传输晶体管设置于所述感光元件的一对应区域，所述源跟随晶体管设置于所述传输晶体管远离所述感光元件的容置区内，所述浮动扩散节点设置于所述容置区内且设置于所述源跟随晶体管的至少一侧，所述复位晶体管设置于所述容置区外且设置于任一所述浮动扩散节点的一侧；
其中，所述源跟随晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第一阱区，通过对所述第一阱区施加第一负压来调整阈值电压，使所述源跟随晶体管稳定工作在饱和区。
2.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括选择晶体管，设置于所述容置区外且设置于所述源跟随晶体管的上方或下方；所述选择晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第二阱区，通过对所述第二阱区施加第二负压来调整阈值电压，使所述选择晶体管稳定工作在线性区。
3.根据权利要求2所述的像素结构，其特征在于，所述源跟随晶体管和所述选择晶体管在同一衬底上制作并通过隔离结构进行器件隔离，其中，通过施加于所述第一阱区的所述第一负压和施加于所述第二阱区的所述第二负压分别调整所述源跟随晶体管和所述选择晶体管的阈值电压。
4.根据权利要求2所述的像素结构，其特征在于，所述第一阱区设置有第一衬底接触，所述第二阱区设置有第二衬底接触，分别对应布置在所述源跟随晶体管和所述选择晶体管所构成的组合区域的端侧。
5.根据权利要求1所述的像素结构，其特征在于，所述复位晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第三阱区，通过对所述第三阱区施加第三负压来调整阈值电压，使所述复位晶体管稳定工作在线性区；
和/或，所述像素结构还包括增益控制晶体管，设置于所述容置区外且设置于所述复位晶体管靠近所述浮动扩散节点的一侧；其中，所述增益控制晶体管包括埋沟晶体管，其沟道区具有第一类型离子掺杂，衬底中形成有第二类型离子掺杂的第四阱区，通过对所述第四阱区施加第四负压来调整阈值电压，使所述增益控制晶体管稳定工作在线性区。
6.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括增益控制晶体管，设置于所述容置区外且设置于所述复位晶体管靠近所述浮动扩散节点的一侧；
其中，所述衬底中形成有第二类型离子掺杂的第五阱区，所述增益控制晶体管和/或所述复位晶体管与所述感光单元布置在所述第五阱区，以通过所述第五阱区施加地电压或施加负压；或者，所述增益控制晶体管和/或所述复位晶体管与所述感光单元布置在所述衬底中，以通过所述衬底施加地电压或施加负压。
7.根据权利要求1-6中任意一项所述的像素结构，其特征在于，所述源跟随晶体管的源极呈漏斗型，其横截面宽度随与栅极距离的减小而逐渐增大。
8.根据权利要求7所述的像素结构，其特征在于，所述源跟随晶体管的漏极呈漏斗型，其横截面宽度随与栅极距离的减小而逐渐增大；和/或，所述选择晶体管的漏极的横截面宽度与所述源跟随晶体管的漏极远离所述源跟随晶体管的栅极的一侧的尺寸一致。
9.一种像素电路，其特征在于，所述像素电路包括：感光单元、浮动扩散节点、复位晶体管及源跟随晶体管；
所述感光单元接收光信号并基于所述光信号生成电荷信号转移至所述浮动扩散节点；
所述复位晶体管耦接至所述浮动扩散节点，用于对所述浮动扩散节点进行复位操作；
所述源跟随晶体管的栅极耦接至所述浮动扩散节点，漏极耦接第一电源电位，源极输出所述电荷信号；
其中，通过在所述源跟随晶体管的衬底端施加第一负压来调整其阈值电压，使其稳定工作在饱和区。
10.根据权利要求9所述的像素电路，其特征在于，所述像素电路还包括选择晶体管，栅极耦接行选信号，漏极耦接所述源跟随晶体管的源极，源极输出所述电荷信号；其中，通过在所述选择晶体管的衬底端施加第二负压来调整其阈值电压，使其稳定工作在线性区。
11.根据权利要求10所述的像素电路，其特征在于，所述源跟随晶体管通过施加于第一阱区的第一负压实现阈值电压调整，所述选择晶体管通过施加于第二阱区的第二负压实现阈值电压调整，以基于所述第一负压和所述第二负压调整所述源跟随晶体管和所述选择晶体管的阈值电压差值改善图像传感器的光响应不均匀性。
12.根据权利要求9所述的像素电路，其特征在于，所述像素电路的设计方式还包括：
所述复位晶体管的栅极耦接复位控制信号，漏极耦接第二电源电位，源极耦接至所述浮动扩散节点，通过在所述复位晶体管的衬底端施加第三负压来调整其阈值电压，使其稳定工作在线性区，和/或，所述像素电路还包括增益控制晶体管，栅极耦接增益控制信号，漏极耦接所述复位晶体管的源极，源极耦接至所述浮动扩散节点，通过在所述增益控制晶体管的衬底端施加第四负压来调整其阈值电压，使其稳定工作在线性区；
或者，所述复位晶体管的栅极耦接复位控制信号，漏极耦接第二电源电位，源极耦接至所述浮动扩散节点，所述像素电路还包括增益控制晶体管，栅极耦接增益控制信号，漏极耦接所述复位晶体管的源极，源极耦接至所述浮动扩散节点，通过在所述复位晶体管的衬底端和/或所述增益控制晶体管的衬底端施加地电压或负压，使其稳定工作在线性区。
13.一种像素电路的工作方法，基于权利要求9-12中任意一项所述的像素电路或者权利要求1-8中任意一项所述的像素结构实现，其特征在于，所述工作方法包括：
对所述像素电路中源跟随晶体管的衬底端施加第一负压来调整其阈值电压，使所述源跟随晶体管稳定工作在饱和区。
14.根据权利要求13所述的像素电路的工作方法，其特征在于，所述工作方法还包括：
对所述像素电路中选择晶体管的衬底端施加第二负压来调整其阈值电压，使所述选择晶体管稳定工作在线性区；
通过所述第一负压和所述第二负压调整所述源跟随晶体管和所述选择晶体管的阈值电压差值，改善图像传感器的光响应不均匀性。
15.根据权利要求13或14所述的像素电路的工作方法，其特征在于，所述工作方法还包括：
对所述像素电路中复位晶体管的衬底端施加第三负压来调整其阈值电压，使所述复位晶体管稳定工作在线性区，和/或，对所述像素电路中增益控制晶体管的衬底端施加第四负压来调整其阈值电压，使所述增益控制晶体管稳定工作在线性区；
或者，对所述像素电路中复位晶体管的衬底端和/或所述像素电路中增益控制晶体管的衬底端以及所述感光单元的远离所述传输晶体管的衬底端共同施加地电压或负压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311484561.9A CN117334709A (zh) | 2023-11-08 | 2023-11-08 | 像素结构、像素电路及工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311484561.9A CN117334709A (zh) | 2023-11-08 | 2023-11-08 | 像素结构、像素电路及工作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117334709A true CN117334709A (zh) | 2024-01-02 |
Family
ID=89293361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311484561.9A Pending CN117334709A (zh) | 2023-11-08 | 2023-11-08 | 像素结构、像素电路及工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117334709A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577657A (zh) * | 2024-01-15 | 2024-02-20 | 上海元视芯智能科技有限公司 | 高转换增益像素单元及图像传感器 |
-
2023
- 2023-11-08 CN CN202311484561.9A patent/CN117334709A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577657A (zh) * | 2024-01-15 | 2024-02-20 | 上海元视芯智能科技有限公司 | 高转换增益像素单元及图像传感器 |
| CN117577657B (zh) * | 2024-01-15 | 2024-04-16 | 上海元视芯智能科技有限公司 | 高转换增益像素单元及图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283638B1 (ko) | Mos형 촬상 소자를 이용한 촬상 장치 | |
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US9257479B2 (en) | Solid state image pickup device and manufacturing method therefor | |
| US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| JP5538876B2 (ja) | 固体撮像装置 | |
| CN101364606B (zh) | 固态图像捕获设备及其制造方法、和电子信息装置 | |
| US9641778B2 (en) | Imaging device and method for driving the same | |
| US8154055B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| CN117334709A (zh) | 像素结构、像素电路及工作方法 | |
| JP2006157000A (ja) | ベリードチャンネルｍｏｓトランジスタを具備したｃｍｏｓイメージセンサ | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
| US10957726B2 (en) | Image sensors having a reduced settling time | |
| US20230317746A1 (en) | Imaging device | |
| KR20080023774A (ko) | 씨모스 이미지 센서의 포토 다이오드 | |
| US10734423B2 (en) | Semiconductor switching device separated by device isolation | |
| US20070096233A1 (en) | Cmos image sensor | |
| US7998782B2 (en) | Fabrication of image sensor with improved signal to noise ratio | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| CN117577657B (zh) | 高转换增益像素单元及图像传感器 | |
| KR100700268B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20060040065A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| KR100766705B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2014154562A (ja) | 固体撮像装置、その製造方法、及び撮像システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |