CN117334574A - 含铟化合物半导体的后处理 - Google Patents
含铟化合物半导体的后处理 Download PDFInfo
- Publication number
- CN117334574A CN117334574A CN202310200749.XA CN202310200749A CN117334574A CN 117334574 A CN117334574 A CN 117334574A CN 202310200749 A CN202310200749 A CN 202310200749A CN 117334574 A CN117334574 A CN 117334574A
- Authority
- CN
- China
- Prior art keywords
- plasma
- substrate
- containing component
- etching process
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 32
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 32
- 150000001875 compounds Chemical class 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 94
- 238000001020 plasma etching Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000007789 gas Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 26
- 239000000460 chlorine Substances 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 229910052801 chlorine Inorganic materials 0.000 claims description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 238000009616 inductively coupled plasma Methods 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 7
- 150000002367 halogens Chemical class 0.000 claims description 7
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 5
- 238000004378 air conditioning Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 125000001309 chloro group Chemical group Cl* 0.000 claims 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 210000002381 plasma Anatomy 0.000 description 39
- 238000002161 passivation Methods 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 12
- 230000003746 surface roughness Effects 0.000 description 11
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 244000025254 Cannabis sativa Species 0.000 description 2
- 229910021617 Indium monochloride Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- APHGZSBLRQFRCA-UHFFFAOYSA-M indium(1+);chloride Chemical compound [In]Cl APHGZSBLRQFRCA-UHFFFAOYSA-M 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- KFZUDNZQQCWGKF-UHFFFAOYSA-M sodium;4-methylbenzenesulfinate Chemical compound [Na+].CC1=CC=C(S([O-])=O)C=C1 KFZUDNZQQCWGKF-UHFFFAOYSA-M 0.000 description 2
- 241000894007 species Species 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 241001351225 Sergey Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12078—Gallium arsenide or alloys (GaAs, GaAlAs, GaAsP, GaInAs)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请案的实施例涉及含铟化合物半导体的后处理。提供一种对含铟化合物半导体衬底进行等离子体蚀刻的方法及用于对含铟半导体衬底进行等离子体蚀刻的等离子体蚀刻设备。
Description
技术领域
本发明涉及一种对含铟化合物半导体衬底进行等离子体蚀刻的方法。本发明还涉及一种等离子体蚀刻设备。
背景技术
包含InP及相关合金(例如InGaAsP)的含铟化合物半导体广泛用于电-光及光学装置中。基于这些材料的装置在光学通信应用中至关重要。在对含铟化合物半导体结构进行等离子体蚀刻时产生的常见结构包含若干微米深的沟槽或波导特征。这些沟槽或波导特征要求平滑基底及侧壁，且侧壁要求接近90°的倾斜角度。此外，当蚀刻异质结构时，避免在层之间的界面处产生凹口是很重要的。台面类型结构可具有类似要求。为了实现必要的各向异性，通常要求在蚀刻工艺期间进行钝化。在特征底部处进行离子轰击移除了特征基底处的钝化，同时侧壁上的钝化抑制了横向蚀刻。用于这些工艺中的蚀刻剂气体混合物通常是基于Cl2及/或HBr。举例来说，CH4/H2/Cl2、CH4/Ar/Cl2、CH4/H2、Cl2/N2、Cl2/H2、Cl2/N2/Ar、HBr、HBr/Ar及HBr/N2全都是已知的蚀刻剂气体混合物。
使用氯的蚀刻剂气体混合物提供大于1μm/min的相对高蚀刻速率，且在使用例如CH4、O2或N2的钝化气体的情况下，可提供对含铟化合物半导体材料的各向异性蚀刻。然而，钝化控制可为一个挑战，其中特征基底或侧壁上的残留钝化导致不可接受程度的表面粗糙度及局部厚度可变性。粗糙度及不均匀基底是不合意的，这是因为它们都导致最终装置性能降级。举例来说，在光学波导中，要求十分平滑的均匀侧表面及基底表面以最小化波导中的光损失。过量钝化也会给后续制造工艺带来困难且可导致移除非所要材料的额外成本。
用于移除钝化材料及平滑化形成于含铟化合物半导体中的特征的基底及侧壁的解决方案已在谢尔盖·伊舒特金(Sergey Ishutkin)等人的以下文章中提出：“用于集成光学器件应用的在基于Cl2的等离子体中对InP/InGaAsP异质结构进行低温ICP蚀刻的方法(The Method of Low-Temperature ICP Etching of InP/InGaAsP Heterostructures inCl2-Based Plasma for Integrated Optics Applications)”，《微型机械》(Micromachines)2021，12，1535。此解决方案涉及执行循环蚀刻工艺以限制表面粗糙度的产生。然而，此处理方法要求精确工艺调谐及配置，这提高了工艺的复杂性。
因此，所属领域中需要提供一种蚀刻含铟化合物半导体的改进方法，其去除钝化、减小表面粗糙度且在简化且灵活工艺中提供平坦基底。
发明内容
在本发明的至少一些实施例中，本发明力图解决上述问题、期望及需求。
根据本本发明的第一实施例，提供一种对含铟化合物半导体衬底进行等离子体蚀刻的方法，所述方法包括以下步骤：
·在腔室内的衬底支撑件上提供衬底，其中所述衬底包括含铟化合物半导体材料；
·通过从所述腔室内的第一蚀刻剂气体混合物产生等离子体来执行初级等离子体蚀刻工艺以对所述含铟化合物半导体材料进行等离子体蚀刻以形成经蚀刻衬底，
其中所述蚀刻剂气体混合物包括含卤素组分及含氮组分；及
·通过从包括含氧组分的第二蚀刻剂气体或气体混合物产生等离子体来执行次级等离子体蚀刻工艺，
其中RF偏压功率在所述次级蚀刻工艺期间经施加到所述经蚀刻衬底，且所述RF偏压功率在约10W与约50W之间。
不希望受任何理论或猜想的束缚，据信，钝化材料由通过在初级等离子体蚀刻工艺中含铟衬底与含氮组分之间的反应形成的InNx化合物形成。令人惊讶的是，次级等离子体蚀刻工艺的含氧等离子体不仅与经蚀刻特征的侧壁及基底上的钝化材料起反应且移除所述钝化材料，而且还与含铟表面材料起反应，从而导致材料移除且产生InOx。据信，此反应在很大程度上取决于表面结构，因此具有增加的表面粗糙度或突出的区域优先于更平滑区域而被蚀刻。次级等离子体蚀刻工艺移除促成表面粗糙度的钝化材料及过量含铟表面材料两者，而无需蚀刻条件的复杂配置或单独抛光工艺。此外，次级等离子体蚀刻工艺可在维持来自初级等离子体蚀刻工艺的真空的情况下(原位)或在真空条件及/或位置有变化的情况下(非原位)在同一腔室中同样出色地执行。这意味着本发明的方法可以比其它已知方法更大的灵活度来执行。
含铟化合物半导体材料可从由以下各者组成的群组选出：InP、InGaAs、InGaAsN、InAlGaN及InGaAsP。含铟化合物半导体材料可为InP。衬底可为含铟化合物半导体晶片。衬底可为75mm含铟化合物半导体晶片。衬底可包括含铟化合物半导体材料的至少一个外延层。衬底可进一步包括载体晶片。
在次级蚀刻工艺期间施加到衬底的RF偏压功率可在约15W与约40W之间。在次级蚀刻工艺期间施加到衬底的RF偏压功率可在约20W与约30W之间。
第二蚀刻剂气体或气体混合物可由含氧组分组成或基本上由含氧组分组成。含氧组分可包括O2、H2O、N2O及/或O3。含氧组分可为O2。含氧组分的流率可在约25sccm与约75sccm之间。含氧组分的流率可为约50sccm。
初级蚀刻工艺可在至少150℃的温度下执行。初级蚀刻工艺可在约150℃与约250℃之间的温度下执行。初级蚀刻工艺可在约175℃的温度下执行。针对初级蚀刻工艺使用至少150℃(优选地约175℃)的温度防止InClx重新沉积到衬底表面上，所述重新沉积可导致“微遮蔽”及在蚀刻前部上形成对装置操作来说不合意的突出。次级蚀刻工艺可在至少150℃的温度下执行，任选地在约150℃与约250℃之间，进一步任选地约175℃。
含卤素组分可为含氯组分。含氯组分可从由以下各者组成的群组选出：Cl2、SiCl4及BCl3。任选地，含氯组分是Cl2。替代地，含卤素组分可为HBr。
含氮组分可为N2。
衬底可包括形成于表面上的掩模，在蚀刻工艺期间所述表面与和衬底支撑件接触的表面相对。掩模可为硬掩模，例如无机介电掩模。掩模可包括含硅组分，例如SiO2、SiN或SiC。掩模可包括SiO2。
在初级及/或次级等离子体蚀刻工艺中产生的等离子体可为电感耦合等离子体。
在次级等离子体蚀刻步骤期间施加到衬底的电偏压功率可在约10W与约100W之间。在初级等离子体蚀刻步骤期间施加到衬底的电偏压功率可在约30W与约60W之间。电偏压功率可为RF偏压功率。在初级等离子体蚀刻步骤及/或次级等离子体蚀刻步骤期间施加到腔室的等离子体源功率可在约100W与1000W之间。在初级等离子体蚀刻步骤及/或次级等离子体蚀刻步骤期间施加到腔室的等离子体源功率可在约500W与700W之间。在初级等离子体蚀刻步骤期间施加到腔室的等离子体源功率可为约600W。初级等离子体蚀刻步骤及/或次级等离子体蚀刻步骤可在约2mTorr(0.267Pa)与约15mTorr(2.00Pa)之间的压力下实行。次级等离子体蚀刻步骤可在约5mTorr(0.667Pa)的压力下实行。
用于初级等离子体蚀刻步骤的第一蚀刻剂气体混合物可由至少一种含氯组分(例如Cl2及/或SiCl4)、含氮组分(例如N2)及H2组成或基本上由其组成。至少一种含氯组分的流率可在5sccm与50sccm之间。至少一种含氯组分的流率可在10与20sccm之间。含氮组分的流率可在5sccm与30sccm之间。含氮组分的流率可在10sccm与20sccm之间。H2的流率可在1sccm与10sccm之间。H2的流率可为约5sccm。
初级等离子体蚀刻步骤及次级等离子体蚀刻步骤可使用电感耦合等离子体(ICP)蚀刻设备执行。
次级等离子体蚀刻步骤可执行达至少3分钟的持续时间。次级等离子体蚀刻步骤可执行达至少5分钟的持续时间。次级等离子体蚀刻步骤可执行达至少120分钟的持续时间。
根据本发明的第二实施例，提供一种用于使用根据本发明的第一实施例所述的方法对含铟化合物半导体衬底进行等离子体蚀刻的等离子体蚀刻设备，所述设备包括：
·腔室；
·衬底支撑件，其安置于所述腔室内用于支撑其上的衬底；
·至少一个气体入口，其用于以一流率将气体或气体混合物引入到所述腔室中；
·等离子体产生构件，其用于在所述腔室中维持等离子体；
·电力供应器，其用于将至少10W及高达50W的RF偏压功率供应到所述衬底支撑件；及
·控制器，其经配置以在第一组处理条件与第二组处理条件之间切换，
其中所述第一组处理条件经配置以通过从所述腔室内的第一蚀刻剂气体混合物产生等离子体来执行初级等离子体蚀刻工艺以对所述衬底进行等离子体蚀刻以形成经蚀刻衬底，其中所述第一蚀刻剂气体混合物包括含卤素组分及含氮组分，且所述第二组处理条件经配置以通过从包括含氧组分的第二蚀刻剂气体或气体混合物产生等离子体来执行次级等离子体蚀刻工艺。
为免生疑问，每当在本文中参考‘包括’或‘包含’及类似术语时，本发明也被理解为包含更具限制性的术语，例如‘组成’及‘基本上组成’。
虽然上文已描述本发明，但其扩展到上文或以下描述、图式或权利要求书中陈述的特征的任何发明性组合。举例来说，关于本发明的第一实施例公开的任何特征可与本发明的第二实施例的任何特征组合，且反之亦然。
附图说明
现将参考附图描述根据本发明的方法及设备的方面，其中：
图1是根据本发明的第二实施例的适于执行根据本发明的第一实施例的方法的等离子体蚀刻设备；
图2是a)如图案化及b)后等离子体蚀刻的沟槽的横截面示意图；
图3是在使用从Cl2、N2及H2的气体混合物产生的等离子体进行初级等离子体蚀刻工艺之后的沟槽的横截面示意图。
图4是在使用从Cl2、N2及H2的气体混合物产生的等离子体进行初级等离子体蚀刻工艺之后的波导结构的横截面示意图。
图5是根据本发明的第一实施例的在各种处理阶段处的波导结构的横截面示意图；以及
图6展示根据本发明的第一实施例的等离子体蚀刻工艺的流程图。
具体实施方式
图1展示表示根据本发明的第二实施例的适于执行根据本发明的第一实施例的方法的等离子体蚀刻设备20的示意图。衬底的等离子体蚀刻使用合适的等离子体蚀刻设备来执行。等离子体蚀刻设备可为电感耦合等离子体(ICP)设备。然而，蚀刻还可使用其它等离子体蚀刻系统(例如TCP、RIE、ECR或微波类型设备)来执行。在此类等离子体蚀刻设备内产生等离子体的操作在所属领域中是众所周知的且除了对于理解本发明有必要的情况外本文将不再进行描述。
适于执行本发明的方法的等离子体蚀刻工具是经配置用于可向英国纽波特的SPTS技术有限公司(SPTS Technologies Limited)购买的3”(75mm)晶片的欧米茄TM(OmegaTM)ICP蚀刻系统。等离子体蚀刻设备20通常包括安置于腔室23内的用于支撑衬底25的衬底支撑件(或台板)22，其也称为晶片支撑件。偏压功率可由RF电力供应器250经由阻抗匹配网络252供应给衬底。用于操作RF电力供应器的典型RF频率可在约380kHz与13.56MHz之间。腔室可包括具有介电部分24的腔室壁。工艺气体可经由一或多个气体入口26被引入到腔室中。等离子体产生构件28(例如电感线圈)可用于在腔室23内产生并维持等离子体，如所属领域中众所周知(例如，使用RF电力供应器280及阻抗匹配网络282)。气体可经由泵送端口29从腔室23移除。还提供控制器(未展示)，其经配置以控制设备执行本文中描述的工艺序列。
将描述如图6中说明的根据本发明的第一实施例的示范性方法。在示范性方法中，含铟化合物半导体衬底30经蚀刻以形成特征，如图2中展示。在示范性方法中，特征是呈如图4中展示的脊42a形式的波导结构，其中脊42a的侧通过在衬底30中蚀刻沟槽34a来形成，且衬底30是75mm磷化铟(InP)晶片。然而，可形成其它特征，且其它含铟化合物半导体衬底可替代地用于本发明的第一实施例的方法中。其它晶片大小也可用于本发明的第一实施例的方法中。尽管下文所述的参数是用于蚀刻75mm的InP晶片的参数，但其可以所属领域中已知的方式随晶片的大小而变化。衬底30包含经图案化掩模层32，例如二氧化硅(SiO2)层或其它合适掩模层。掩模层32通常比块状衬底材料更耐等离子体蚀刻条件。
在第一步骤101中，将待蚀刻的衬底30经定位于等离子体蚀刻设备20中的衬底支撑件22上，其中待蚀刻的面朝上。预蚀刻可任选地经执行以在初级等离子体蚀刻之前制备衬底30，例如以从掩模层32的开放区域移除非所要材料。
在第二步骤102中，执行初级等离子体蚀刻步骤以选择性地蚀刻InP衬底30a使得波导结构的绝大部分经形成。元件符号42a表示如图3中说明的部分形成的波导，且元件符号34a表示经形成以界定波导42a的侧的沟槽。初级等离子体蚀刻步骤各向异性地蚀刻未被掩模层32覆盖的衬底30a的区域中的衬底30a。RF偏压功率在初级等离子体蚀刻步骤期间经施加到台板22。举例来说，施加到台板的RF偏压功率可在约10W到约100W的范围内，任选地在约30W到约60W的范围内。这有助于赋予等离子体中的物种(例如，离子)方向性使得部分形成的沟槽34a的基底36a被优先蚀刻(而非波导的侧壁38a)。
在初级等离子体蚀刻步骤期间，腔室压力可在约2mTorr(0.267Pa)到约15mTorr(2.00Pa)的范围内。在初级等离子体蚀刻步骤期间，等离子体源功率可在约100W到约1000W的范围内，任选地约500W到约700W。RF偏压功率及RF源功率的RF频率可在约2MHz与约13.56MHz之间。通常，台板22温度设置点是至少150℃，优选地约175℃。针对初级蚀刻工艺使用至少150℃(优选地约175℃)的温度防止InClx重新沉积到衬底表面上，所述重新沉积可导致“微遮蔽”及在蚀刻前部上形成突出(有时由于在经蚀刻表面上形成多个高宽高比突出而称为“植草(grassing)”)，其对装置操作来说是不合意的。仅通过实例，用于初级等离子体蚀刻步骤中的工艺气体包括Cl2及SiCl4、N2中的至少一者，且可包括Ar及H2气体中的一者或两者。
将期望暴露于在初级等离子体蚀刻步骤期间产生的等离子体的持续时间以所属领域中已知的方式取决于参数(例如衬底材料及特征尺寸)而变化。作为实例，将期望在InP衬底中形成2.5μm×1μm花费大约3分钟。
初级等离子体蚀刻步骤导致部分形成的沟槽34a的形成。部分形成的沟槽34a包括大致垂直于沟槽34a的侧壁38a的基底36a及邻近于其上形成掩模32的衬底30a的表面的开口40a。在图4中展示的波导结构中，波导42a经形成为脊，其中沟槽34a作为脊的任一侧，其中侧壁38a及基底36a作为脊的任一侧。
在第三步骤103中，接着，使衬底30b经受次级等离子体蚀刻步骤。在次级等离子体蚀刻步骤期间使用的等离子体处理参数与在初级等离子体蚀刻步骤期间使用的等离子体处理参数不同。次级等离子体蚀刻步骤穿过沟槽34b的开口40b蚀刻衬底30b以移除钝化材料在沟槽34b的侧壁38b及基底36b上的积聚且还进一步蚀刻沟槽34b的基底36b，如图5中展示。此次级等离子体蚀刻步骤移除促成表面粗糙度的钝化材料及过量含铟表面材料两者，从而使得经良好界定的波导结构42d具有基本上平坦的表面及最小的表面粗糙程度。
在约10W与约50W之间的RF偏压功率在次级等离子体蚀刻步骤期间被施加到台板22。举例来说，施加到台板的RF偏压功率可在约15W到约40W的范围内，优选地约30W。这有助于赋予等离子体中的物种(例如离子)方向性使得部分形成的沟槽34b的基底36b被优先蚀刻(而非沟槽34b的侧壁38b中的衬底材料)。
在次级等离子体蚀刻步骤期间，腔室压力可在约2mTorr(0.267Pa)到约15mTorr(2.00Pa)的范围内。在次级等离子体蚀刻步骤期间，等离子体源功率可在约100W到约1000W的范围内，任选地约500W到约700W。RF偏压功率的RF频率可在约2MHz与约13.56MHz之间。通常，台板22温度设置点是至少150℃，优选地约175℃。次级等离子体蚀刻步骤包括从包括含氧组分的第二蚀刻剂气体或气体混合物产生等离子体。含氧组分可包括O2、H2O、N2O及/或O3，但优选地是O2。据本发明者发现，当次级等离子体蚀刻工艺使用氩气作为蚀刻剂气体来实行时，还防止由初级等离子体蚀刻步骤中的不足温度致使的“植草”效应。不希望受任何理论或猜想的束缚，据信，将由氩等离子体移除的含铟衬底材料重新溅镀到波导的基底上引起微遮蔽及非所要突出的形成。然而，通过使用包括含氧组分的蚀刻剂气体或气体混合物，本发明者发现，所得沟槽34d及波导42d可经形成以具有均匀及平滑基底36d及侧壁38d，这对波导功能性来说是理想的。
次级等离子体蚀刻步骤的持续时间取决于钝化的厚度及在如图5中说明的最终特征34d、42d中可容忍的表面粗糙程度。在执行次级等离子体蚀刻步骤之前的示范性特征的最初轮廓由参考元件符号34b、36b、38b及42b标示。在示范性实施例中，具有形成于示范性特征34b、42b的侧壁38b及基底36b上的大约60nm的厚度的钝化材料在暴露于在次级等离子体蚀刻步骤中用30W的RF偏压产生的O2等离子体约3分钟内被移除。要求进行在1分钟与2分钟之间的进一步暴露以平滑化大约50nm高的基底粗糙度。在此初始暴露周期之后的示范性特征的轮廓由参考元件符号34c、36c、38c及42c说明。
为了产生具有最小表面粗糙度的基底，可能需要进一步暴露于在次级等离子体蚀刻步骤中产生的等离子体。在示范性实施例中，波导结构在20W的RF偏压下被暴露于O2等离子体达120分钟的额外周期。在此进一步暴露周期之后的示范性特征的轮廓由参考元件符号34d、36d、38d及42d说明。如图5中可见，在此处置之后特征34d、42d的所得轮廓是平滑且均匀的，具有最小残留钝化材料及表面粗糙度。将衬底暴露于在次级等离子体蚀刻步骤期间产生的等离子体的持续时间因此将以所属领域中已知的方式随着可接受的表面粗糙程度及其它参数(例如存在的钝化材料量)而变化。次级等离子体蚀刻步骤可在单独工艺腔室中非原位地实行以允许并行处理数个晶片。
所得衬底30d包括完全形成的特征34d、42d，其包括具有开口40d及基本上平坦基底36d的至少一个沟槽34d，如图2b中展示。侧壁38d可经形成具有最少残留钝化且具有与垂直相差小于3度的角度。
实例1
第一实施例的方法的初级等离子体蚀刻步骤的三组示范性工艺参数在表1中展示。示范性工艺使用源及偏压RF电力供应器(当使用时，在75mm单晶InP晶片上以13.56MHz操作)在175℃的温度下在欧米伽TM(OmegaTM)蚀刻设备中执行。
表1
| 工艺参数 | 工艺A | 工艺B | 工艺C |
| 压力(mTorr(Pa)) | 2(0.667) | 2(0.667) | 15(2.00) |
| ICP源功率(瓦特) | 600 | 600 | 0 |
| 台板功率(瓦特) | 30 | 40 | 60 |
| Cl2流(sccm) | 11 | 12 | 0 |
| H2流(sccm) | 5 | 0 | 0 |
| N2流(sccm) | 12 | 20 | 20 |
| SiCl4流(sccm) | 0 | 0 | 40 |
第一实施例的方法的次级等离子体蚀刻步骤的一组示范性工艺参数在表2中展示。示范性工艺使用在75mm单晶InP晶片上以13.56MHz操作的源及偏压RF电力供应器在175℃的温度下在欧米伽TM(OmegaTM)蚀刻设备中执行。
表2
使用上述示范性工艺参数形成的结构具有对于用作波导来说是可接受的均匀且平滑的基底及侧壁。
本发明的第一实施例的方法可提供在不要求单独抛光或其它机械处理步骤的灵活且简单工艺中形成于含铟化合物半导体中的平滑且均匀的特征。
Claims (16)
1.一种对含铟化合物半导体衬底进行等离子体蚀刻的方法，所述方法包括以下步骤：
·在腔室内的衬底支撑件上提供衬底，其中所述衬底包括含铟化合物半导体材料；
·通过从所述腔室内的第一蚀刻剂气体混合物产生等离子体来执行初级等离子体蚀刻工艺以对所述含铟化合物半导体材料进行等离子体蚀刻以形成经蚀刻衬底，其中所述蚀刻剂气体混合物包括含卤素组分及含氮组分；及
·通过从包括含氧组分的第二蚀刻剂气体或气体混合物产生等离子体来执行次级等离子体蚀刻工艺，
其中RF偏压功率在所述次级蚀刻工艺期间经施加到所述经蚀刻衬底，且所述RF偏压功率在约10W与约50W之间。
2.根据权利要求1所述的方法，其中在所述次级蚀刻工艺期间施加到所述衬底的所述RF偏压功率在约15W与约40W之间。
3.根据权利要求2所述的方法，其中在所述次级蚀刻工艺期间施加到所述衬底的所述RF偏压功率在约20W与约30W之间。
4.根据权利要求1至3中任一权利要求所述的方法，其中所述第二蚀刻剂气体或气体混合物由含氧组分组成。
5.根据权利要求1至3中任一权利要求所述的方法，其中所述含氧组分包括O2、H2O、N2O及/或O3。
6.根据权利要求5所述的方法，其中所述含氧组分是O2。
7.根据权利要求1至3中任一权利要求所述的方法，其中所述初级蚀刻工艺在至少150℃的温度下执行。
8.根据权利要求7所述的方法，其中所述初级蚀刻工艺在约150℃与约250℃之间的温度下执行。
9.根据权利要求7所述的方法，其中所述初级蚀刻工艺在约175℃的温度下执行。
10.根据权利要求1至3中任一权利要求所述的方法，其中所述含卤素组分是含氯组分。
11.根据权利要求10所述的方法，其中所述含氯组分从由以下各者组成的群组选出：Cl2、SiCl4及BCl3。
12.根据权利要求11所述的方法，其中所述含氯组分是Cl2。
13.根据权利要求1至3中任一权利要求所述的方法，其中所述含氮组分是N2。
14.根据权利要求1至3中任一权利要求所述的方法，其中所述衬底包括形成于表面上的无机介电掩模，在所述蚀刻工艺期间所述表面与和所述衬底支撑件接触的表面相对。
15.根据权利要求1至3中任一权利要求所述的方法，其中在所述初级及/或所述次级等离子体蚀刻工艺中产生的所述等离子体是电感耦合等离子体。
16.一种用于使用根据权利要求1至15中任一权利要求所述的方法对含铟化合物半导体衬底进行等离子体蚀刻的等离子体蚀刻设备，所述设备包括：
·腔室；
·衬底支撑件，其安置于所述腔室内用于支撑其上的衬底；
·至少一个气体入口，其用于以一流率将气体或气体混合物引入到所述腔室中；
·等离子体产生构件，其用于在所述腔室中维持等离子体；
·电力供应器，其用于将在约10W与约50W之间的RF偏压功率供应到所述衬底支撑件；及
·控制器，其经配置以在第一组处理条件与第二组处理条件之间切换，
其中所述第一组处理条件经配置以通过从所述腔室内的第一蚀刻剂气体混合物产生等离子体来执行初级等离子体蚀刻工艺以对所述衬底进行等离子体蚀刻以形成经蚀刻衬底，其中所述第一蚀刻剂气体混合物包括含卤素组分及含氮组分，且所述第二组处理条件经配置以通过从包括含氧组分的第二蚀刻剂气体或气体混合物产生等离子体来执行次级等离子体蚀刻工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB2209654.9A GB202209654D0 (en) | 2022-06-30 | 2022-06-30 | Post-processing of indium-containing compound semiconductors |
| GB2209654.9 | 2022-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117334574A true CN117334574A (zh) | 2024-01-02 |
Family
ID=82802537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310200749.XA Pending CN117334574A (zh) | 2022-06-30 | 2023-03-03 | 含铟化合物半导体的后处理 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240006159A1 (zh) |
| EP (1) | EP4300544A1 (zh) |
| KR (1) | KR20240002897A (zh) |
| CN (1) | CN117334574A (zh) |
| GB (1) | GB202209654D0 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118099922A (zh) * | 2024-04-28 | 2024-05-28 | 南京镭芯光电有限公司 | 一种电感耦合等离子体刻蚀化合物半导体多层结构方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118099300A (zh) * | 2024-04-26 | 2024-05-28 | 南京镭芯光电有限公司 | 一种化合物半导体多层结构刻蚀型貌调节方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1218930A1 (en) * | 1999-09-29 | 2002-07-03 | Nanovation Technologies, Inc. | Method of forming smooth morphologies in inp-based semiconductors |
| CA2400765A1 (en) * | 2000-02-28 | 2001-09-07 | Nanovation Technologies, Inc. | Dense-plasma etching of inp-based materials using chlorine and nitrogen |
| DE102013100035B4 (de) * | 2012-05-24 | 2019-10-24 | Universität Kassel | Ätzverfahren für III-V Halbleitermaterialien |
| US11107907B2 (en) * | 2018-10-30 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW202105505A (zh) * | 2019-02-22 | 2021-02-01 | 日商東京威力科創股份有限公司 | 電漿蝕刻製程 |
| GB201917734D0 (en) * | 2019-12-04 | 2020-01-15 | Spts Technologies Ltd | Method, substrate and apparatus |
-
2022
- 2022-06-30 GB GBGB2209654.9A patent/GB202209654D0/en not_active Ceased
-
2023
- 2023-01-30 EP EP23153905.7A patent/EP4300544A1/en active Pending
- 2023-02-24 KR KR1020230025265A patent/KR20240002897A/ko unknown
- 2023-03-03 CN CN202310200749.XA patent/CN117334574A/zh active Pending
- 2023-03-20 US US18/123,954 patent/US20240006159A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118099922A (zh) * | 2024-04-28 | 2024-05-28 | 南京镭芯光电有限公司 | 一种电感耦合等离子体刻蚀化合物半导体多层结构方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240006159A1 (en) | 2024-01-04 |
| GB202209654D0 (en) | 2022-08-17 |
| KR20240002897A (ko) | 2024-01-08 |
| EP4300544A1 (en) | 2024-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| CN117334574A (zh) | 含铟化合物半导体的后处理 | |
| US7056830B2 (en) | Method for plasma etching a dielectric layer | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| KR20080093392A (ko) | 제어된 임계 치수 수축의 에칭 처리 | |
| KR20160044545A (ko) | 하드마스크를 측면으로 트리밍하기 위한 방법 | |
| US20150126033A1 (en) | Method for deep silicon etching using gas pulsing | |
| CN109690735B (zh) | 用于高纵横比结构的剥离方法 | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| KR102429615B1 (ko) | 에칭 방법 | |
| US20220181162A1 (en) | Etching apparatus | |
| CN112908843A (zh) | 对特征进行等离子体蚀刻的方法、由其形成的衬底及用于等离子体蚀刻的设备 | |
| CN105810582B (zh) | 蚀刻方法 | |
| WO2002019408A2 (en) | Method of etching carbon-containing silicon oxide films | |
| US11232954B2 (en) | Sidewall protection layer formation for substrate processing | |
| WO2003088313A2 (en) | Improved method for etching vias | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| TW202420375A (zh) | 含銦化合物半導體之後處理 | |
| CN105810579B (zh) | 蚀刻方法 | |
| KR20220097191A (ko) | 화합물 반도체 웨이퍼에서 트렌치 피처를 icp 에칭하는 방법 및 장치 | |
| US11658040B2 (en) | Plasma processing method | |
| WO2014206296A1 (zh) | 基片刻蚀方法 | |
| JP2012174854A (ja) | 半導体素子の製造方法 | |
| KR20230103916A (ko) | 플라즈마 에칭된 탄화 규소 | |
| CN111106005A (zh) | 一种图形的修剪方法及等离子体处理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |