CN117330938A - 一种芯片高速接口测试的出线结构 - Google Patents

Abstract

本发明涉及芯片高速接口技术领域，具体来说是一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，所述被测芯片的高速接口通过单端走线与同轴连接器相连，每个单端走线均为独立的线路；所述被测芯片的高速接口出线设置为嵌入式微带线，所述嵌入式微带线上方和下方设有第一介质和第二介质，被测芯片和同轴连接器不用打孔直接和走线相连。本发明优点在于：本发明在测试芯片高速接口性能的时候保证测试装置对所测信号的影响最小，通过对现有微带线或者带状线出线的问题进行分析，提出来使用嵌入式微带线，既减小带状线因为过孔引起的阻抗不连续，而且也解决了微带线损耗过大的问题。

Description

一种芯片高速接口测试的出线结构

技术领域

本发明涉及芯片高速接口技术领域，具体来说是一种芯片高速接口测试的出线结构。

背景技术

当前高速通信协议的接口速率越来越高，典型的高速接口有PCIE,以太网等，高速接口一般采用交流耦合的差分低电压模式传输，由于传输速率较高，使得芯片高速接口的信号完整性测试成为一个难题。

由于接口的速率很高，低速时常用的测试探头有各种寄生参数，直接用探头点测电信号会带来很大的反射和损耗问题。业界的通用做法是设计一种专用的测试装置将被测芯片焊在装置上，再由装置上引出的同轴连接器与测试仪器相连，由于该装置用于芯片高速接口测试，意味着装置本身需要对接口的高速信号传输影响降到最低，才能保证高速信号的测试精度，而装置上待测芯片与同轴连接器相连的通道存在走线、焊盘以及过孔等因素，设计不好容易引起信号的反射和能量的损耗，所以设计一种优化的出线结构尤为重要。

发明内容

本发明要解决的技术问题是克服现有技术的不足，提供一种芯片高速接口测试的出线结构，用于芯片高速接口测试时减少信号在传输时的信号的反射和能量的损耗，保证信号测试结果的正确性。

为了实现上述目的，设计一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，所述被测芯片的高速接口通过单端走线与同轴连接器相连，每个单端走线均为独立的线路，单独进行信号发送，且相互不平行；所述被测芯片的高速接口出线设置为嵌入式微带线，所述嵌入式微带线上方和下方设有第一介质和第二介质，所述第一介质和第二介质都是均衡相同的介质，所述设置于嵌入式微带线上方的第一介质只覆盖于走线部分，与嵌入式微带线及第二介质形成阶梯结构，使被测芯片的焊盘与走线处于同一层，被测芯片和同轴连接器不用打孔直接和走线相连。

本发明还具有如下优选的技术方案：

1.单端走线端点位置必须保证设定距离以保证可测试性。

2.所述单端走线阻抗=芯片差分阻抗/2，单端走线的线宽可以根据所选的PCB材料、走线离参考面平面的距离和走线的厚度，结合下列公式计算：

Zo =[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} （1）

其中Zo为单端走线阻抗，W为单端走线线宽，T为单端走线厚度，H为走线离上下参考平面的高度，Er为PCB材料的介电常数。

3.所述第二介质下方为参考地平面。

本发明同现有技术相比，其优点在于：

本发明在测试芯片高速接口性能的时候保证测试装置对所测信号的影响最小，通过对现有微带线或者带状线出线的问题进行分析，提出来使用嵌入式微带线，既减小带状线因为过孔引起的阻抗不连续，而且也解决了微带线损耗过大的问题；

通过使用阶梯结构设计，使得被测芯片和同轴连接器不用打孔直接和走线相连，即解决了微带线走线损耗过大的问题，同时也解决了带状线过孔的问题，减少了本身测试装置对待测芯片高速信号的影响，保证了测试结果的准确性。

附图说明

图1为本发明的现有技术中差分接口的出线方式示意图；

图2为本发明的现有技术中单端走线示意图；

图3为本发明的现有技术中采用微带线的出线结构示意图；

图4为本发明的现有技术中采用带状线的出线结构示意图；

图5为本发明的出线结构示意图；

图6为本发明的出线结构的俯视图；

图中：1.走线；2.被测芯片；3.同轴连接器；4.介质；5.参考地平面；6.微带线；7.绿油；8.带状线；9.过孔；10.嵌入式微带线；11.第一介质；12.第二介质。

具体实施方式

下面结合附图对本发明作进一步说明，本发明的结构和原理对本专业的人来说是非常清楚的。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

现有技术的芯片高速接口测试出线结构：如图1所示，一般高速接口为差分接口，出线方式主要为差分出线方式，但是因为差分出线必须两根走线平行，且被测芯片的Pin之间的间距很少，所以两根走线1间距一般在4~8mil左右，距离很近。如图2所示，正常同轴连接器体积较大，一般中间间距需要保证500mil以上才能保证测试线缆的顺利对接，所以一般需要将差分走线变成距离较远的单端走线。

为了保证单端出线后不影响和芯片之间的差分阻抗匹配，所以单端走线阻抗=芯片差分阻抗/2，单端走线的线宽可以根据所选的PCB材料，走线离参考面平面的距离，走线的厚度以及结合公式1求出。

Zo =[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} （1）

其中Zo为单端走线阻抗，W为单端走线线宽，T为单端走线厚度，H为走线离上下参考平面的高度，Er为PCB材料的介电常数。

如图3所示，如果采用微带线6（外层）的话，相比走带状线（内层）来说少了两对过孔，这样可以减少过孔对高频信号的影响，使得测试的结果更加准确，差分线的损耗公式如公式2所示：

SDD21 = 0.5 * ( S21 - S23 -S41 + S43 ) （2）

其中SDD21为差分损耗，S21和S43分别为两根单端走线的损耗，S23和S41分别为两根单端走线之间的串扰耦合能量，和距离有关，两根单端走线距离越近，耦合能量越大，两根单端走线的距离越远，耦合能量越小。

如图2所示，采用的单端走线端点需要接同轴连接器3，所以距离拉的较远，耦合能量比较少，则S23以及S41偏小，由公式2可知，SDD21会变大，则最终的差分损耗会变大，这样会导致最终被测的芯片测试结果变差，得不到真实的结果。

如图4所示，如果采用带状线8（内层）的话，因为上下层都是均衡相同的介质4，奇模式和偶模式的传播速度相同，这样S23以及S41等于0，走线之间的间距不影响SDD21，再加上同样的走线线宽相比微带线损耗要低（微带线一面是介质一面是绿油，绿油损耗比介质大），这样走线部分带状线要比微带线要具有优势，但是带状线8现有的方案必须要从表层打过孔9到内层，然后经过走线到终点后再打孔9到表层连接同轴连接器3，过孔9会导致信号高频部分反射，引起信号的畸变及损耗。

无论采用微带线还是带状线都会有走线损耗变大或者有过孔等问题，所以考虑到采用了一种阶梯结构的PCB，并采用了嵌入式微带线，这样及解决了微带线损耗过大的问题，也解决了带状线过孔的问题。

如图5、6所示，芯片高速接口测试的出线结构，包括被测芯片2、同轴连接器3、与同轴连接器3相连的测试仪器，

被测芯片2的高速接口通过单端走线与同轴连接器相连，每个单端走线均为独立的线路，单独进行信号发送，且相互不平行；

被测芯片的高速接口出线设置为嵌入式微带线10，嵌入式微带线10上方和下方设有第一介质11和第二介质12，第一介质11和第二介质12都是均衡相同的介质，设置于嵌入式微带线10上方的第一介质11只覆盖于走线部分，与嵌入式微带线10及第二介质12形成阶梯结构，使被测芯片1的焊盘与走线处于同一层，被测芯片1和同轴连接器3不用打孔直接和走线相连。

这样，嵌入式微带线10上下方都为介质，这样走线部分的损耗基本和带状线一致，因为上下层都是均衡相同的介质，奇模式和偶模式的传播速度相同，S23以及S41等于0，走线之间的间距不影响SDD21。

将走线两侧的设计为阶梯形态，即走线只有上面有介质，两端没有介质，这样被测芯片1和同轴连接器3的焊盘可以设计到与走线同一层，这样就避免了内层走带状线需要打孔的问题，消除了过孔对高频信号的反射和损耗影响。

以上所述，仅为此发明的具体实施方式，但本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案和新型的构思加于等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，其特征在于

所述被测芯片的高速接口通过单端走线与同轴连接器相连，每个单端走线均为独立的线路，单独进行信号发送，且相互不平行；

所述被测芯片的高速接口出线设置为嵌入式微带线，所述嵌入式微带线上方和下方设有第一介质和第二介质，所述第一介质和第二介质都是均衡相同的介质，所述设置于嵌入式微带线上方的第一介质只覆盖于走线部分，与嵌入式微带线及第二介质形成阶梯结构，使被测芯片的焊盘与走线处于同一层，被测芯片和同轴连接器不用打孔直接和走线相连。

2.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述单端走线端点位置必须保证设定距离以保证可测试性。

3.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述单端走线阻抗=芯片差分阻抗/2，单端走线的线宽可以根据所选的PCB材料、走线离参考面平面的距离和走线的厚度，结合下列公式计算：

Zo =[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} （1）

其中Zo为单端走线阻抗，W为单端走线线宽，T为单端走线厚度，H为走线离上下参考平面的高度，Er为PCB材料的介电常数。

4.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述第二介质下方为参考地平面。