CN117317027A - 场效应管及其制造方法、集成电路器件 - Google Patents
场效应管及其制造方法、集成电路器件 Download PDFInfo
- Publication number
- CN117317027A CN117317027A CN202311620928.5A CN202311620928A CN117317027A CN 117317027 A CN117317027 A CN 117317027A CN 202311620928 A CN202311620928 A CN 202311620928A CN 117317027 A CN117317027 A CN 117317027A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- field effect
- effect transistor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 238000005468 ion implantation Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 142
- 238000009792 diffusion process Methods 0.000 claims description 62
- 230000007480 spreading Effects 0.000 claims description 20
- 238000003892 spreading Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000004378 air conditioning Methods 0.000 claims 3
- 238000013461 design Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 21
- 210000004027 cell Anatomy 0.000 description 18
- 230000005684 electric field Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开涉及场效应管及其制造方法、集成电路器件。该用于形成场效应管的方法可包括：根据位于预制半导体结构的刻蚀掩模，形成栅极沟槽，其中，栅极沟槽延伸入预制半导体结构；形成预制掩膜层，预制掩膜层覆盖刻蚀掩模并沿栅极沟槽的内壁面延展；基于预制掩膜层形成自对准掩模，自对准掩模位于栅极沟槽的侧壁面，并遮挡栅极沟槽的底壁面的一部分；以及根据自对准掩模对栅极沟槽的底壁面进行离子注入。该方法可提供较宽的设计和工艺窗口，可以较容易地执行。
Description
技术领域
本公开涉及半导体领域，特别是涉及场效应管及其制造方法、集成电路器件。
背景技术
金属-氧化物-半导体-场效应晶体管(MOSFET)器件，又可称绝缘栅场效应管。基于碳化硅（SiC）材料的绝缘栅场效应管器件具有开关损耗低、易驱动等特性，在电网、新能源汽车、国防军工等诸多领域中发挥了重要的作用，受到业界高度关注。
为了进一步提高SiC MOSFET的静态性能，业内的技术路线逐渐从平面栅SiCMOSFET过渡到沟槽栅SiC MOSFET，沟槽栅SiC MOSFET通过去除JFET区域电阻、提高沟道迁移率以及缩小元胞宽度降低了导通电阻。然而沟槽栅氧会暴露在高电场之下，其可靠性存在问题。
为了提升栅氧的可靠性，可采用在栅氧底部形成电流扩散区的工艺方式，具体地可采用离子注入的形式。不过这种工艺对设计和工艺窗口的要求较高：沟槽的宽度设计值不宜过宽，例如不超过1µm，否则沟槽底部的栅氧会暴露在高电场之下；如果沟槽宽度过窄，例如如果低于0.5µm，则器件的导通电阻较高。
发明内容
基于此，有必要针对如何在栅氧底部适宜地形成电流扩散区的问题，提供一种用于形成场效应管的方法，并提供一种场效应管、一种集成电路器件。
本公开实施方式提供一种用于形成场效应管的方法，该方法包括：根据位于预制半导体结构的刻蚀掩模，形成栅极沟槽，其中，栅极沟槽延伸入预制半导体结构；形成预制掩膜层，预制掩膜层覆盖刻蚀掩模并沿栅极沟槽的内壁面延展；基于预制掩膜层形成自对准掩模，自对准掩模位于栅极沟槽的侧壁面，并遮挡栅极沟槽的底壁面的一部分；以及根据自对准掩模对栅极沟槽的底壁面进行离子注入。
本公开实施方式提供的用于形成场效应管的方法，设计和工艺窗口较宽，适于制造尺寸范围更灵活、宽泛的产品。该方法能够自对准地形成离子注入区，能够确保离子注入区与栅极沟槽基本对正，且离子注入区比栅极沟槽窄。该方法形成的产品质量可靠性能好。
在一些实施方式中，通过各向异性刻蚀工艺将预制掩膜层形成为自对准掩模。
如此设置，可较为精确地控制自对准掩模的形成。
在一些实施方式中，自对准掩模的材料包括硅。
自对准掩模可以在离子注入工艺实现阻挡离子，并且在不同的刻蚀步骤中具有较好的刻蚀选择性。
在一些实施方式中，预制半导体结构包括依次堆叠的外延层、保护层、电流扩散层、沟道层以及第一源接触区，外延层、电流扩散层及第一源接触区具有第一掺杂类型，保护层和沟道层具有第二掺杂类型；栅极沟槽延伸入电流扩散层；离子注入的步骤中：形成电流扩散区，电流扩散区贯穿保护层并延伸入外延层，电流扩散区具有第一掺杂类型。
如此设置，在元胞截面内可形成L型电流扩散层与近似方形的电流扩散区配合的导电路径，有利于降低场效应管的导通电阻，还有利于在阻断状态下抑制栅氧电场的增加。此外，该方法的结构参数设计及工艺实现也较为容易。
在一些实施方式中，该方法还包括：去除刻蚀掩模，及去除自对准掩模；形成绝缘层，绝缘层位于栅极沟槽的内壁面；以及形成栅极。
如此设置，可较为容易地利用半导体结构形成栅极结构。
在一些实施方式中，形成栅极的步骤包括：沉积得到随形栅极；及对随形栅极进行回刻工艺，得到栅极，其中，沿栅极沟槽的延伸方向，栅极的投影暴露出绝缘层的底壁投影的一部分。
本公开实施方式提供的方法可形成分立栅，有助于降低沟槽底部中间位置的栅氧电场。此外，还有助于降低栅漏电容（Cgd）。
在另一方面，本公开实施方式还提供一种场效应管，该场效应管包括：半导体结构；及栅极结构，延伸入半导体结构，半导体结构包括离子注入区，离子注入区沿延伸方向的投影面积小于栅极结构的延伸端的投影面积，且离子注入区与栅极结构的延伸端中心对齐。
本公开实施方式提供的场效应管尺寸范围广、结构质量高、且性能稳定均衡。该场效应管的导通特性好，同时栅极结构受到较好的保护，使用寿命长。
在一些实施方式中，半导体结构包括依次堆叠的外延层、保护层、电流扩散层、沟道层以及第一源接触区，外延层、电流扩散层及第一源接触区具有第一掺杂类型，保护层和沟道层具有第二掺杂类型；栅极结构延伸入电流扩散层；离子注入区为具有第一掺杂类型的电流扩散区，电流扩散区贯穿保护层并延伸入外延层。
如此设置，该场效应管具有较好的设计裕量和较好的制造工艺，导通电阻低，栅氧电场低。
在一些实施方式中，栅极结构包括栅极和绝缘层，绝缘层位于栅极与半导体结构之间；沿栅极结构的延伸方向，栅极的投影暴露出绝缘层的底壁投影的一部分。
该场效应管，栅极结构底部中间位置的栅氧电场低且栅漏电容低。
本公开实施方式还提供一种集成电路器件，包括：电路；及前述的场效应管，场效应管与电路电连接。
本公开实施方式提供的集成电路器件具有较低的制造成本，较好的使用性能及较好的使用寿命。
附图说明
图1为本公开实施方式提供的用于形成场效应管的方法的示意性流程框图；
图2为本公开实施方式提供的形成预制半导体结构步骤的示意性工艺流程图；
图3为本公开实施方式提供的形成离子注入区步骤的示意性工艺流程图；
图4为本公开实施方式提供的形成场效应管步骤的示意性工艺流程图；
图5为本公开实施方式提供的场效应管的结构示意图；
图6为本公开实施方式提供的场效应管的结构示意图；
图7为本公开实施方式提供的场效应管的结构示意图；
图8为本公开实施方式提供的场效应管的结构示意图；
图9为本公开实施方式提供的场效应管的结构示意图；
图10为本公开实施方式提供的场效应管的结构示意图；
图11为本公开实施方式提供的场效应管的结构示意图；
图12为本公开实施方式提供的场效应管的结构示意图；
图13为本公开实施方式提供的场效应管的结构示意图；
图14为图13中A-A处截面的结构示意图；
图15为对比例的场效应管的元胞结构示意图；
图16为对比例与本公开实施例的性能曲线对比图；
图17为本公开实施方式提供的另一种形成场效应管步骤的示意性工艺流程图；
图18为本公开实施方式提供的场效应管的结构示意图；
图19为本公开实施方式提供的场效应管的结构示意图；
图20为本公开实施方式提供的场效应管的结构示意图；
图21为本公开实施方式提供的场效应管的结构示意图；
图22为图21中B-B处的示意性截面图；
图23为图21中C-C处的示意性截面图；
图24为本公开实施方式提供的场效应管的结构示意图；
图25为图24中D-D处的示意性截面图；
图26为本公开实施方式提供的集成电路器件的示意性结构框图。
附图标记说明：1、衬底；2、外延层；3、保护层；4、电流扩散层；5、沟道层；6、第一源接触区；7、第二源接触区；71、缓冲区；8、刻蚀掩模；9、栅极沟槽；10、预制掩膜层；11、自对准掩模；12、保护掩模；13、电流扩散区；14、绝缘层；150、随形栅极；15、栅极；16、源极；17、漏极；18、栅极结构；100、场效应管；200、电路；300、集成电路器件；
400、对比场效应管；401、对比扩散区。
具体实施方式
为使本公开实施方式的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进，因此本公开实施方式不受下面公开实施方式的具体实施例的限制。
在本公开实施方式的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施方式和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开实施方式的限制。
在本公开实施方式中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地，第一栅也可被称作第二栅，第二栅也可被称作第一栅。在本公开实施方式的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本公开实施方式中，除非另有明确的规定和限定，术语“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是柔性连接，也可以是沿至少一个方向的刚性连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或者使直接相连同时存在中间媒介，还可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开实施方式中的具体含义。
本文中所使用的，术语“层”、“区”指代包括具有一定厚度的区域的材料部分。层能够水平地、垂直地和/或沿着锥形表面延伸。层能够是均匀或不均匀连续结构的区域，其垂直于延伸方向的厚度可不大于连续结构的厚度。层能够包括多个层。附图中各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性地，实际可能因制造公差或技术限制而有所偏差，并可根据实际需求而调整设计。
图1示出了本公开实施方式中用于形成场效应管的方法的流程。本公开实施例提供的用于形成场效应管的方法1000包括下述步骤S101~步骤S104。
步骤S101，形成栅极沟槽。可先形成位于预制半导体结构的刻蚀掩模，然后可通过干法刻蚀或湿法刻蚀，根据该刻蚀掩模的图案在预制半导体结构形成栅极沟槽。栅极沟槽可依照刻蚀掩模的图案延伸入预制半导体结构。
步骤S102，形成预制掩膜层。预制掩膜层可覆盖刻蚀掩模并沿栅极沟槽的内壁面延展。
步骤S103，形成自对准掩模。可基于预制掩膜层形成自对准掩模。自对准掩模位于栅极沟槽的侧壁面，并遮挡栅极沟槽的底壁面的一部分。
步骤S104，进行离子注入。可根据自对准掩模对栅极沟槽的底壁面进行离子注入。此外，刻蚀掩模可用于保护预制半导体结构的非栅极沟槽的部分。
不限于栅极沟槽的尺寸，预制掩膜层及至自对准掩模都可准确良好的形成，继而在自对准掩模的遮挡下，离子注入步骤可在预制半导体结构内形成例子中注入区。该离子注入区的宽度小于栅极沟槽，还可与栅极沟槽基本对中对齐。另外，还可巧妙利用刻蚀掩模保护预制半导体结构，并且利用刻蚀掩模的厚度加深栅极沟槽的深度，以保证自对准掩模的阻挡距离。
结合图2至图5详述本公开实施方式提供的用于形成场效应管的方法。
图2示出了本公开实施例中的形成预制半导体结构步骤。在一些实施例中，该方法的形成预制半导体结构的步骤包括下述一些子步骤。
可在衬底1上通过外延工艺形成外延层2。衬底1可具有第一掺杂类型，例如N+型掺杂。外延层2可具有第一掺杂类型。外延层2的厚度根据需要配置。外延层2的材料可包括碳化硅、硅、硅锗、锗、Ⅲ-Ⅴ族化合物如氮化镓和砷化镓中的至少一种。
可在外延层2上形成沿Z轴方向依次堆叠的保护层3、电流扩散层4及沟道层5。可在沉积过程中进行原位掺杂，保护层3和沟道层5可具有第二掺杂类型，例如P型掺杂；电流扩散层4可具有第一掺杂类型，例如N型掺杂。示例性地，可通过离子注入工艺在前道的外延层2中形成保护层3。示例性地，沟道层5为P阱区。
可通过离子注入工艺形成第一源接触区6。第一源接触区6可具有第一掺杂类型，例如N+型掺杂。
示例性地，可通过离子注入工艺形成第二源接触区7。第二源接触区7可具有第二掺杂类型，例如P+型掺杂。第二源接触区7可沿Z轴方向贯穿第一源接触区6并与沟道层5电连接。示例性地，第二源接触区7可延伸入电流扩散层4。
示例性地，预制半导体结构中的各层结构均可为预制结构，可在后续工艺中进行进一步的加工。
图3示出了本公开实施方式提供的形成离子注入区步骤。示例性地，可先在预制半导体结构上形成刻蚀掩模8。刻蚀掩模8沿Z轴方向的尺寸可较厚，以应对后续的离子注入工艺，保护第一源接触区6和第二源接触区7。刻蚀掩模8可利用光刻工艺实现图形化。
可根据刻蚀掩模8形成延伸入预制半导体结构的栅极沟槽9。栅极沟槽9可延伸入电流扩散层4，并可沿Z轴方向未贯穿电流扩散层4。此时预制半导体结构在元胞截面内可大致具有对称构造。栅极沟槽9与第二源接触区7被第一源接触区6隔开。
可通过沉积工艺形成预制掩膜层10。预制掩膜层10覆盖刻蚀掩模8和预制半导体结构，其可在栅极沟槽9的内壁面延展。沿Z轴方向，预制掩膜层10在栅极沟槽9侧壁的部分具有较大的尺寸，在栅极沟槽9底壁的部分及刻蚀掩模8上的部分分别较薄。
可基于预制掩膜层10得到自对准掩模11。示例性地，可通过各向异性刻蚀工艺将预制掩膜层10形成为自对准掩模11。自对准掩模11可位于栅极沟槽9的侧壁，自对准掩模11沿Z轴方向的尺寸较大，沿X轴方向的尺寸可较小。在一些实施方式中，预制半导体结构的栅极沟槽9的两侧均存留有自对准掩模11，例如左侧的称为第一掩模，右侧的称为第二掩模。两个自对准掩模11之间具有间隔，该间隔自然地比栅极沟槽9的整体宽度窄。
示例性地，在栅极沟槽9底壁还可存留有较薄的保护掩模12。保护掩模12可基于预制掩膜层10得到，通过控制刻蚀工艺的参数可控制保护掩模12的厚度不至于过厚。示例性地，预制掩膜层10的材料，即自对准掩模11的材料包括硅。
可通过离子注入工艺在栅极沟槽9底壁形成延伸入预制半导体结构的离子注入区。保护掩模12有助于保护预制半导体结构，减少预制半导体结构在离子注入工艺的损伤。示例性地，该离子注入区可具有第一掺杂类型，例如N型掺杂。离子注入区可作为电流扩散区13，电流扩散区13贯穿保护层3并可延伸入外延层2。
形成电流扩散区13后，可去除刻蚀掩模8和自对准掩模11。可重新得到栅极沟槽9。电流扩散区13与栅极沟槽9中心对齐，电流扩散区13沿X轴方向的尺寸小于栅极沟槽9沿X轴方向的尺寸。
图4示出了本公开实施方式提供的得到场效应管的步骤。参考图1，示例性地，该方法1000可包括步骤S105：可通过氧化工艺形成绝缘层14。绝缘层14位于栅极沟槽9的内壁面。
该方法1000可包括步骤S106：可通过沉积工艺和例如机械化学抛光工艺形成栅极15。栅极15可位于绝缘层14所围成的空间内。
示例性地，该方法还包括形成源极16的步骤及形成漏极17的步骤。源极16和漏极17均可为金属层。源极16可与第一源接触区6电连接；漏极17可与衬底1电连接。
图5示出了本公开实施方式提供的场效应管。本公开实施方式提供的场效应管100可通过前述的方法1000制造得到。参考图5，场效应管100包括半导体结构和栅极结构18。
栅极结构18可大致沿Z轴方向延伸入半导体结构中。栅极结构18包括绝缘层14和栅极15，栅极15与半导体结构被绝缘层14隔开。示例性地，可特指被半导体结构包围的部分为栅极15。绝缘层14的材料可包括氧化物，其又可被称为栅氧。
半导体结构包括电流扩散区13，该电流扩散区13可为通过离子注入方式得到的离子注入区。电流扩散区13的平行于Z轴方向的纵轴与栅极结构18的纵轴可同轴，即中心对齐。在一些实施方式中，栅极结构18的底端即其延伸入半导体结构的延伸端，电流扩散区13与栅极结构18的延伸端中心对齐。示例性地，栅极结构18位于半导体结构内，栅极结构18朝向衬底1的一端为该延伸端。
沿Z轴方向，电流扩散区13的投影面积可小于栅极结构18的投影面积。示例性地，电流扩散区13的投影面积可小于栅极15投影面积。在一些实施例中，栅极15可具有例如阶梯形，示例性地，电流扩散区13的投影面积可小于栅极15底部的投影面积进而也小于栅极结构18底部的投影面积。栅极15底部的角部对应电流扩散层4并对应保护层3，可经受较低的电场。
如图5所示，半导体结构包括依次堆叠的衬底1、外延层2、保护层3、电流扩散层4、沟道层5以及第一源接触区6。衬底1、外延层2、电流扩散层4及第一源接触区6具有第一掺杂类型，保护层3和沟道层5具有第二掺杂类型。第二源接触区7与栅极结构18间隔设置，第二源接触区7可具有第二掺杂类型。栅极结构18延伸入电流扩散层4。电流扩散区13贯穿保护层3，其可电连接于电流扩散层4和外延层2之间。
示例性地，该场效应管100在制造过程中的栅极沟槽在元胞截面内为矩形沟槽，继而得到的栅极结构18的位于半导体结构内的部分为矩形，栅极15可为矩形。
图6示出了本公开实施方式提供的场效应管。示例性地，该场效应管100在制造过程中的栅极沟槽在元胞截面内为六边形沟槽。栅极结构18的位于半导体结构内的部分为六边形，栅极15可为六边形。
图7示出了本公开实施方式提供的场效应管。示例性地，该场效应管100在制造过程中的栅极沟槽在元胞截面内为圆角矩形沟槽。栅极结构18的位于半导体结构内的部分为圆角矩形，栅极15可为圆角矩形。
图8示出了本公开实施方式提供的场效应管。示例性地，该场效应管100在制造过程中的栅极沟槽在元胞截面内为U形沟槽。栅极结构18的位于半导体结构内的部分为U形，栅极15可为U形。电流扩散区13的底部也可呈弧线。
图9示出了本公开实施方式提供的场效应管。在一些实施方式中，场效应管100的半导体结构可包括缓冲区71，缓冲区71可具有第二掺杂类型，例如P+型掺杂。沿Z轴方向，缓冲区71贯穿电流扩散层4，第二源接触区7贯穿第一源接触区6。沿X轴方向，缓冲区71可与第二源接触区7对应。缓冲区71可与第二源接触区7被沟道层5隔开。场效应管100设置缓冲区71可较好地吸收体二极管反向恢复时的电荷。沟道层5与电流扩散层4可构成一个PN结，电流扩散层4与缓冲区71可构成另一个PN结，这两个PN结反向串联，构成了缓冲电路。该场效应管100的结构能减小反向恢复时的电流过冲，并可减低绝缘层14位置的电压过冲。
图10示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的半导体结构可包括缓冲区71。在制造过程中，栅极沟槽在元胞截面内为六边形沟槽。栅极结构18的位于半导体结构内的部分为六边形，栅极15可为六边形。
图11示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的半导体结构可包括缓冲区71。在制造过程中，栅极沟槽在元胞截面内为圆角矩形沟槽。栅极结构18的位于半导体结构内的部分为圆角矩形，栅极15可为圆角矩形。
图12示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的半导体结构可包括缓冲区71。在制造过程中，栅极沟槽在元胞截面内为U形沟槽。栅极结构18的位于半导体结构内的部分为U形，栅极15可为U形。电流扩散区13的底部也可呈弧线。
图13示出了本公开实施方式提供的场效应管。图14示出了图13中A-A处的截面。该场效应管100的电流扩散区13可为离子注入区。电流扩散区13沿Y轴方向可以不连续。图13中的元胞截面中，栅极结构18下具有电流扩散区13。如图14所示的元胞截面，栅极结构18下对应的是电流扩散区13的断开处。示例性地，图14所示的元胞截面中，也未对应有第二源接触区7。将电流扩散区13配置为分立的方块，继而进行N型离子注入，可提高场效应管100的栅极结构18角落的电场屏蔽效果。该电流扩散区13的配置方式也同样适用于圆形、六角形、方形以及三角形元胞的布局。
图15示出了一种对比例的对比场效应管。如图15所示，该对比场效应管400包括依次堆叠的衬底1、外延层2、沟道层5及第一源接触区6，对比场效应管400还包括穿过第一源接触区6而延伸入沟道层5的栅极结构18、位于所述第一源接触区6背向栅极结构18一侧的第二源接触区7、以及包裹栅极结构18底端并从沟道层5延伸入外延层2中的对比扩散区401。具体地，栅极结构18包括栅极15和包围栅极15的绝缘层14。参考图15，对比扩散区401沿Z轴方向的投影覆盖栅极结构18。对比扩散区401可具有第一掺杂类型。
对比例中，对比扩散区401覆盖了栅极结构18底部，其设计和工艺窗口较差。对比场效应管400中，栅极结构18沿X轴方向宽度设计值不宜过宽，基本不超过1µm，否则栅极结构18中底部位置的绝缘层14会暴露在高电场之下；同时，如果栅极结构18宽度过窄，具体大致低于0.5µm时，对比场效应管400的导通电阻较高。对比场效应管400被设计制造时，需要通过额外的工艺以及结构设计增加器件制造裕量，方便制作和加工生产。
参考图16，本公开实施例中场效应管100的栅氧处最大电场曲线与对比例中对比场效应管400的栅氧处最大电场曲线相比可见，场效应管100在相同的栅氧处最大电场水平下具有更低的比导通电阻。此外，本公开实施例能够更容易制造结构可靠性好的场效应管。
图17示出了本公开实施方式提供的另一种得到场效应管的步骤。参考图17，在一些实施方式中，在形成绝缘层14后，形成栅极15的步骤包括沉积得到随形栅极150的子步骤。随形栅极150的材料包括硅，例如为多晶硅。随形栅极150可随形地覆盖半导体结构，其堆积于栅极沟槽9的空间内，并可具有凹型的缺口。
形成栅极15的步骤可包括对随形栅极150进行回刻工艺的步骤。在回刻的过程中，随形栅极150突出于半导体结构的部分可被刻蚀，其位于栅极沟槽9的空间内的部分也可沿Z轴方向被刻蚀变薄。由于凹型缺口的存在，所得到的栅极15可包括沿X轴方向相对且间隔设置的第一栅和第二栅。栅极15沿Z轴方向的投影暴露出绝缘层14的底壁投影的一部分。示例性地，栅极15的投影与电流扩散区13的投影可部分重叠。栅极15包括分离的多晶硅栅，可降低栅漏电容，并有利于绝缘层14底壁中部的电场。
图18示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的栅极15可为分离式栅极。在制造过程中，栅极沟槽在元胞截面内为六边形沟槽。栅极结构18的位于半导体结构内的部分为六边形，栅极15的整体外轮廓可为六边形。
图19示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的栅极15可为分离式栅极。在制造过程中，栅极沟槽在元胞截面内为圆角矩形沟槽。栅极结构18的位于半导体结构内的部分为圆角矩形，栅极15的整体外轮廓可为圆角矩形。
图20示出了本公开实施方式提供的场效应管。示例性地，该场效应管100的栅极15可为分离式栅极。在制造过程中，栅极沟槽在元胞截面内为U形沟槽。栅极结构18的位于半导体结构内的部分为U形，栅极15的整体外轮廓可为U形。电流扩散区13的底部也可呈弧线。
图21示出了本公开实施方式提供的场效应管。如图21所示，沿Y轴方向，电流扩散区13包括间断的多段结构。栅极结构18沿Z轴方向的下侧部分为电流扩散区13，部分为电流扩散层4，而且电流扩散层4连接到第二源接触区7。
参考图22，该场效应管100在B-B截面处的元胞结构可参考前述实施例，不再赘述。参考图23，该场效应管100在C-C截面处，栅极结构18延伸入电流扩散层4，电流扩散层4堆叠于保护层3上，且电流扩散层4沿X轴方向背向栅极结构18的一端连接于第二源接触区7。本公开实施方式提供的场效应管100具有较小的导通电阻，同时能够保护栅极结构18。
图24示出了本公开实施方式提供的又一种场效应管。如图24所示，沿Y轴方向，电流扩散区13包括间断的多段结构，或者认为场效应管100包括间隔设置的多个电流扩散区13；栅极结构18也包括沿Y轴方向间隔的多段，或者认为场效应管100包括间隔设置的多个栅极结构18。示例性地，每段电流扩散区13与每段栅极结构18堆叠设置。每一段电流扩散区13被保护层3沿XY面围绕；每一段栅极结构18被电流扩散层4围绕、被沟道层5围绕且被第一源接触区6围绕。
参考图24和图25，沿Y轴方向，电流扩散层4、沟道层5及第一源接触区6均被第二源接触区分分割。在另一些实施例中，可认为场效应管100包括间隔设置的多个电流扩散层4、多个沟道层5及多个第一源接触区6。本公开实施例提供的场效应管100具有较小的比导通电阻，能减小反向恢复时的电流过冲，并可减低绝缘层14位置的电压过冲。
图26示出了本公开实施方式提供的集成电路器件。如图26所示，本公开实施方式提供的集成电路器件300可包括电路200和场效应管100。场效应管100可由前述的方法制造或具有前述场效应管100的构造。电路200可包括互联层、焊盘等结构。电路200可与场效应管100电连接，例如与场效应管100的栅极、源极或漏极电连接。
以上公开的各实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上公开的实施例中，除非另有明确的规定和限定，否则不限制各步骤的执行顺序，例如可以并行执行，也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程，还可重新排序、增加或删除步骤，只要能够实现本公开实施方式提供的技术方案所期望的结果，本文在此不进行限制。
以上公开的实施例仅表达了本发明创造的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明创造要求的专利保护范围。因此，本发明创造的专利保护范围应以所附权利要求为准。
Claims (10)
1.用于形成场效应管的方法，包括：
根据位于预制半导体结构的刻蚀掩模，形成栅极沟槽，其中，所述栅极沟槽延伸入所述预制半导体结构；
其特征在于，
形成预制掩膜层，所述预制掩膜层覆盖所述刻蚀掩模并沿所述栅极沟槽的内壁面延展；
基于所述预制掩膜层形成自对准掩模，所述自对准掩模位于所述栅极沟槽的侧壁面，并遮挡所述栅极沟槽的底壁面的一部分；以及
根据所述自对准掩模对所述栅极沟槽的底壁面进行离子注入。
2.根据权利要求1所述的用于形成场效应管的方法，其中，通过各向异性刻蚀工艺将所述预制掩膜层形成为自对准掩模。
3.根据权利要求1所述的用于形成场效应管的方法，其中，所述自对准掩模的材料包括硅。
4.根据权利要求1所述的用于形成场效应管的方法，其中，所述预制半导体结构包括依次堆叠的外延层、保护层、电流扩散层、沟道层以及第一源接触区，所述外延层、所述电流扩散层及所述第一源接触区具有第一掺杂类型，所述保护层和所述沟道层具有第二掺杂类型；
所述栅极沟槽延伸入所述电流扩散层；
所述离子注入的步骤中：形成电流扩散区，所述电流扩散区贯穿所述保护层并延伸入所述外延层，所述电流扩散区具有所述第一掺杂类型。
5.根据权利要求1所述的用于形成场效应管的方法，其中，还包括：
去除所述刻蚀掩模，及去除所述自对准掩模；
形成绝缘层，所述绝缘层位于所述栅极沟槽的内壁面；以及
形成栅极。
6.根据权利要求5所述的用于形成场效应管的方法，其中，形成所述栅极的步骤包括：
沉积得到随形栅极；及
对所述随形栅极进行回刻工艺，得到所述栅极，其中，沿所述栅极沟槽的延伸方向，所述栅极的投影暴露出所述绝缘层的底壁投影的一部分。
7.场效应管，包括：
半导体结构；及
栅极结构，延伸入所述半导体结构，
其特征在于，所述半导体结构包括离子注入区，所述离子注入区沿延伸方向的投影面积小于所述栅极结构的延伸端的投影面积，且所述离子注入区与所述栅极结构的延伸端中心对齐。
8.根据权利要求7所述的场效应管，其中，所述半导体结构包括依次堆叠的外延层、保护层、电流扩散层、沟道层以及第一源接触区，所述外延层、所述电流扩散层及所述第一源接触区具有第一掺杂类型，所述保护层和所述沟道层具有第二掺杂类型；
所述栅极结构延伸入所述电流扩散层；
所述离子注入区为具有所述第一掺杂类型的电流扩散区，所述电流扩散区贯穿所述保护层并延伸入所述外延层。
9.根据权利要求7所述的场效应管，其中，所述栅极结构包括栅极和绝缘层，所述绝缘层位于所述栅极与所述半导体结构之间；
沿所述栅极结构的延伸方向，所述栅极的投影暴露出所述绝缘层的底壁投影的一部分。
10.集成电路器件，包括：
电路；及
其特征在于，如权利要求7至权利要求9中任一项所述的场效应管，所述场效应管与所述电路电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620928.5A CN117317027A (zh) | 2023-11-30 | 2023-11-30 | 场效应管及其制造方法、集成电路器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620928.5A CN117317027A (zh) | 2023-11-30 | 2023-11-30 | 场效应管及其制造方法、集成电路器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117317027A true CN117317027A (zh) | 2023-12-29 |
Family
ID=89297649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311620928.5A Pending CN117317027A (zh) | 2023-11-30 | 2023-11-30 | 场效应管及其制造方法、集成电路器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117317027A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111697080A (zh) * | 2020-07-21 | 2020-09-22 | 江苏长晶科技有限公司 | 半导体元胞单元、制造方法和半导体器件 |
| CN114464680A (zh) * | 2022-01-04 | 2022-05-10 | 湖北九峰山实验室 | 碳化硅mosfet器件及其制作方法 |
| US20230111246A1 (en) * | 2021-10-08 | 2023-04-13 | Denso Corporation | Semiconductor device and method for manufacturing the same |
-
2023
- 2023-11-30 CN CN202311620928.5A patent/CN117317027A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111697080A (zh) * | 2020-07-21 | 2020-09-22 | 江苏长晶科技有限公司 | 半导体元胞单元、制造方法和半导体器件 |
| US20230111246A1 (en) * | 2021-10-08 | 2023-04-13 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| CN114464680A (zh) * | 2022-01-04 | 2022-05-10 | 湖北九峰山实验室 | 碳化硅mosfet器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576841B2 (en) | Semiconductor device and manufacturing method | |
| US7833863B1 (en) | Method of manufacturing a closed cell trench MOSFET | |
| US9214526B2 (en) | Semiconductor device | |
| JP4456013B2 (ja) | 半導体装置 | |
| US11195946B2 (en) | Method of manufacturing a silicon carbide semiconductor device with trench gate structure and vertical pn junction between body region and drift structure | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| CN114744049A (zh) | 碳化硅mosfet半导体器件及制作方法 | |
| US10388725B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20170084698A (ko) | 결합된 게이트 및 소스 트렌치 형성 및 관련 구조 | |
| US20230253460A1 (en) | Mosfet device with undulating channel | |
| KR20170107396A (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| CN117317027A (zh) | 场效应管及其制造方法、集成电路器件 | |
| CN114667609A (zh) | 垂直场效应晶体管和用于构造其的方法 | |
| CN116230549B (zh) | 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 | |
| CN116435336B (zh) | 沟槽型mosfet电场保护结构及制备方法 | |
| US11688805B2 (en) | Integrated circuit structure and method for forming the same | |
| CN220672589U (zh) | 一种半导体场效应管器件 | |
| WO2023112547A1 (ja) | 半導体装置 | |
| CN114256072A (zh) | 半导体结构及其形成方法 | |
| WO2023247117A2 (en) | Method for producing a semiconductor device and semiconductor device | |
| CN117561609A (zh) | 用于沟槽栅极半导体器件的基本单元、沟槽栅极半导体器件和制造这种基本单元的方法 | |
| CN117637825A (zh) | 半导体装置及其制造方法 | |
| CN117712153A (zh) | 半导体装置及其制造方法 | |
| CN116314254A (zh) | 一种氮化镓垂直沟槽mosfet器件、制备方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |