CN117290154B - 一种基于汽车功能安全的axi_dma冗余设计方法 - Google Patents

一种基于汽车功能安全的axi_dma冗余设计方法 Download PDF

Info

Publication number
CN117290154B
CN117290154B CN202311339481.4A CN202311339481A CN117290154B CN 117290154 B CN117290154 B CN 117290154B CN 202311339481 A CN202311339481 A CN 202311339481A CN 117290154 B CN117290154 B CN 117290154B
Authority
CN
China
Prior art keywords
ecc
dma
axi
method based
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311339481.4A
Other languages
English (en)
Other versions
CN117290154A (zh
Inventor
纪翔昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Moxin Semiconductor Co ltd
Original Assignee
Wuxi Moxin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Moxin Semiconductor Co ltd filed Critical Wuxi Moxin Semiconductor Co ltd
Priority to CN202311339481.4A priority Critical patent/CN117290154B/zh
Publication of CN117290154A publication Critical patent/CN117290154A/zh
Application granted granted Critical
Publication of CN117290154B publication Critical patent/CN117290154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种基于汽车功能安全的AXI_DMA冗余设计方法，包括以下步骤：步骤一：不再在每个dma通道内部集成FIFO，将每个dma通道内部FIFO外置，模块增加通道FIFO Memory相关接口；步骤二：在FIFO存储器添加ECC保护功能；步骤三：在AXI接口添加ECC保护功能，其中AXI通道包括AR、AW、W、R、B通道。该基于汽车功能安全的AXI_DMA冗余设计方法通过将FIFO外置不参与冗余，并添加ECC校验，由于通道越多，fifo数据宽度越大，深度越深，节省面积越多，进而该方案能够有效的减少面积消耗，降低了生产成本；同时也能够提高存储数据的安全性。

Description

一种基于汽车功能安全的AXI_DMA冗余设计方法
技术领域
本发明涉及汽车功能安全领域，具体为一种基于汽车功能安全的AXI_DMA冗余设计方法。
背景技术
在汽车功能安全领域，对系统的可靠性有苛刻的要求。要求DMA功能模块具有冗余设计，即使发生单点故障也不影响系统正常运行。
DMA功能模块冗余设计一般采用延迟锁步设计。主DMA实例称为主DMA控制器，冗余实例称为影子/辅助DMA控制器。主DMA控制器和影子DMA控制器具有相同的输入，其中影子DMA控制器的输入延迟两个时钟周期，连接到校验器的主DMA控制器的输出延迟两个时钟周期。然后由校验器电路进行比较，如果输出不匹配，则标记错误。
由于DMA在两个时钟周期后将执行相同的运算，冲击这两个DMA并以相同的方式影响其功能的噪声脉冲的概率将大大减少。现有技术中的AXI_DMA冗余设计面积过大，该问题就导致产品的制造成本高。
发明内容
针对现有技术存在的不足，本发明目的是提供一种基于汽车功能安全的AXI_DMA冗余设计方法，以解决上述背景技术中提出的问题，本发明通过将FIFO外置不参与冗余，并添加ECC校验，从而减少面积消耗，降低生产成本。
为了实现上述目的，本发明是通过如下的技术方案来实现：一种基于汽车功能安全的AXI_DMA冗余设计方法，包括以下步骤：步骤一：不再在每个dma通道内部集成FIFO，将每个dma通道内部FIFO外置，模块增加通道FIFO Memory相关接口；步骤二：在FIFO存储器添加ECC保护功能；步骤三：在AXI接口添加ECC保护功能，其中AXI通道包括AR、AW、W、R、B通道。
进一步的，所述步骤一中，FIFO Memory不再参与冗余复制。
进一步的，所述ECC功能模块能够写入FIFO存储器的每个字计算ECC校验位，计算的ECC校验位与正在写入FIFO的数据一起存储。
进一步的，从FIFO存储器读取数据时，使用ECC功能模块重新计算ECC校验位。重新计算的ECC校验位与读取的ECC校验位进行比较。
进一步的，所述ECC功能模块能矫正单比特错误，并通过相关寄存器和中断指示多比特错误。
进一步的，所述ECC校验位位宽取决于FIFO数据位宽。
进一步的，所述AR通道中，将{arqos,arprot,arcache,arlock,arburst,arsize,arlen,arid,araddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过aruser输出。
进一步的，所述AW通道中，将{awqos,awprot,awcache,awlock,awburst,awsize,awlen,awid,awaddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过awuser输出；所述W通道中，将{wlast,wstrb,wid,wdata}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过wuser输出。
进一步的，所述R通道中，将{rlast,rresp,rid,rdata}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与ruser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误。
进一步的，所述B通道中，将{blast,bresp,bid}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与buser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误。
本发明的有益效果：
1.该基于汽车功能安全的AXI_DMA冗余设计方法通过将FIFO外置不参与冗余，并添加ECC校验，由于通道越多，fifo数据宽度越大，深度越深，节省面积越多，进而该方案有效的减少面积消耗，降低了生产成本；同时也提高了存储数据的安全性。
附图说明
图1为本发明一种基于汽车功能安全的AXI_DMA冗余设计方法的各模块结构图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
请参阅图1，本发明提供一种技术方案：一种基于汽车功能安全的AXI_DMA冗余设计方法，其具体方案包括以下几点：
(1)不再在每个dma通道内部集成FIFO，将每个dma通道内部FIFO外置，模块增加通道FIFO Memory相关接口(FIFO Memory不再参与冗余复制)
(2)在FIFO存储器添加ECC保护功能
本实施例，ECC功能模块能够写入FIFO存储器的每个字计算ECC校验位，计算的ECC校验位与正在写入FIFO的数据一起存储。当从FIFO存储器读取数据时，使用ECC功能模块重新计算ECC校验位。重新计算的ECC校验位与读取的ECC校验位进行比较。
ECC功能模块能矫正单比特错误(如果有的话)，并通过相关寄存器和中断指示多比特错误。
ECC校验位位宽取决于FIFO数据位宽。
(3)在AXI接口添加ECC保护功能
本实施例，在每个AXI通道上(包含AR、AW、W、R、B通道)添加ECC保护功能。
AR通道——将{arqos,arprot,arcache,arlock,arburst,arsize,arlen,arid,araddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过aruser输出；
AW通道——将{awqos,awprot,awcache,awlock,awburst,awsize,awlen,awid,awaddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过awuser输出；
W通道——将{wlast,wstrb,wid,wdata}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过wuser输出；
R通道——将{rlast,rresp,rid,rdata}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与ruser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误；
B通道——将{blast,bresp,bid}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与buser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点，对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于，包括以下步骤：步骤一：不再在每个dma通道内部集成FIFO，将每个dma通道内部FIFO外置，AXI_DMA模块增加通道FIFO 存储器相关接口；步骤二：在FIFO 存储器添加ECC保护功能；步骤三：在AXI接口添加ECC保护功能，其中AXI通道包括AR、AW、W、R、B通道。
2.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述步骤一中，FIFO 存储器不再参与冗余复制。
3.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述ECC保护功能为写入FIFO存储器的每个字计算ECC校验位，计算的ECC校验位与正在写入FIFO的数据一起存储。
4.根据权利要求2所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：从FIFO存储器读取数据时，使用ECC功能模块重新计算ECC校验位，重新计算的ECC校验位与读取的ECC校验位进行比较。
5.根据权利要求4所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述ECC功能模块能矫正单比特错误，并通过相关寄存器和中断指示多比特错误。
6.根据权利要求5所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述ECC校验位位宽取决于FIFO数据位宽。
7.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述AR通道中，将{arqos, arprot, arcache, arlock, arburst, arsize, arlen,arid, araddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过aruser输出。
8.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述AW通道中，将{awqos, awprot, awcache, awlock, awburst, awsize, awlen,awid, awaddr}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过awuser输出；所述W通道中，将{wlast, wstrb, wid, wdata}作为ECC功能模块输入，计算ECC校验位，计算出的ECC校验位通过wuser输出。
9.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述R通道中，将{rlast, rresp, rid, rdata}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与ruser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误。
10.根据权利要求1所述的一种基于汽车功能安全的AXI_DMA冗余设计方法，其特征在于：所述B通道中，将{blast, bresp, bid}作为ECC功能模块输入，计算ECC校验位，将计算出的ECC校验位与buser输入进行比较，如果发现单比特错误，ECC功能模块会进行纠错，如果检测到多比特错误，则通过相关寄存器和中断指示多比特错误。
CN202311339481.4A 2023-10-17 2023-10-17 一种基于汽车功能安全的axi_dma冗余设计方法 Active CN117290154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311339481.4A CN117290154B (zh) 2023-10-17 2023-10-17 一种基于汽车功能安全的axi_dma冗余设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311339481.4A CN117290154B (zh) 2023-10-17 2023-10-17 一种基于汽车功能安全的axi_dma冗余设计方法

Publications (2)

Publication Number Publication Date
CN117290154A CN117290154A (zh) 2023-12-26
CN117290154B true CN117290154B (zh) 2024-05-07

Family

ID=89253396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311339481.4A Active CN117290154B (zh) 2023-10-17 2023-10-17 一种基于汽车功能安全的axi_dma冗余设计方法

Country Status (1)

Country Link
CN (1) CN117290154B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1031646A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd Ｄｍａ制御方式
CN1760838A (zh) * 2004-10-16 2006-04-19 鸿富锦精密工业（深圳）有限公司 基本输入输出系统只读存储器数据检测系统及方法
KR20070068809A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 시스템 온 칩 시스템에서 데이터 전송을 위한 시스템 및방법
US7398449B1 (en) * 2004-06-16 2008-07-08 Azul Systems, Inc. Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
CN202939603U (zh) * 2012-12-04 2013-05-15 济南大学 外置式数据处理装置
JP2019208977A (ja) * 2018-06-07 2019-12-12 株式会社藤商事 遊技機
CN115114103A (zh) * 2022-08-23 2022-09-27 摩尔线程智能科技(北京)有限责任公司 直接存储器访问数据传输的测试方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462177B1 (ko) * 2002-08-26 2004-12-17 삼성전자주식회사 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
US11645178B2 (en) * 2018-07-27 2023-05-09 MIPS Tech, LLC Fail-safe semi-autonomous or autonomous vehicle processor array redundancy which permits an agent to perform a function based on comparing valid output from sets of redundant processors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1031646A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd Ｄｍａ制御方式
US7398449B1 (en) * 2004-06-16 2008-07-08 Azul Systems, Inc. Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
CN1760838A (zh) * 2004-10-16 2006-04-19 鸿富锦精密工业（深圳）有限公司 基本输入输出系统只读存储器数据检测系统及方法
KR20070068809A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 시스템 온 칩 시스템에서 데이터 전송을 위한 시스템 및방법
CN202939603U (zh) * 2012-12-04 2013-05-15 济南大学 外置式数据处理装置
JP2019208977A (ja) * 2018-06-07 2019-12-12 株式会社藤商事 遊技機
CN115114103A (zh) * 2022-08-23 2022-09-27 摩尔线程智能科技(北京)有限责任公司 直接存储器访问数据传输的测试方法和装置

Also Published As

Publication number Publication date
CN117290154A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
US10372531B2 (en) Error-correcting code memory
US5384788A (en) Apparatus and method for optimal error correcting code to parity conversion
US7149947B1 (en) Method of and system for validating an error correction code and parity information associated with a data word
EP1160987B1 (en) Method and apparatus for verifying error correcting codes
CN108268340B (zh) 校正存储器中的错误的方法
US8010875B2 (en) Error correcting code with chip kill capability and power saving enhancement
US8566672B2 (en) Selective checkbit modification for error correction
US20060282751A1 (en) Fault tolerant memory system
US7587658B1 (en) ECC encoding for uncorrectable errors
US20080215953A1 (en) Three bit error detection using ecc codes
US20130117628A1 (en) Self-timed error correcting code evaluation system and method
US9329926B1 (en) Overlapping data integrity for semiconductor devices
US8707133B2 (en) Method and apparatus to reduce a quantity of error detection/correction bits in memory coupled to a data-protected processor port
CN117290154B (zh) 一种基于汽车功能安全的axi_dma冗余设计方法
US11069421B1 (en) Circuitry for checking operation of error correction code (ECC) circuitry
CN112068985A (zh) 带编程指令识别的norflash存储器ecc检纠错方法及系统
US5835511A (en) Method and mechanism for checking integrity of byte enable signals
CN117413252A (zh) 具有内置错误纠正和检测的存储器的错误率
US10740179B2 (en) Memory and method for operating the memory
US11928027B1 (en) System and method for error checking and correction with metadata storage in a memory controller
WO2023045803A1 (zh) 内存纠错方法、装置及相关设备
CN110597656B (zh) 一种二级缓存标记阵列的校验单错处理方法
JP4213814B2 (ja) エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路
US20230297244A1 (en) Error correction code offload for a serially-attached memory device
CN112540866B (zh) 存储器装置及其数据存取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant