CN112068985A - 带编程指令识别的norflash存储器ecc检纠错方法及系统 - Google Patents

带编程指令识别的norflash存储器ecc检纠错方法及系统 Download PDF

Info

Publication number
CN112068985A
CN112068985A CN202010912592.XA CN202010912592A CN112068985A CN 112068985 A CN112068985 A CN 112068985A CN 202010912592 A CN202010912592 A CN 202010912592A CN 112068985 A CN112068985 A CN 112068985A
Authority
CN
China
Prior art keywords
module
bit
data
error
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010912592.XA
Other languages
English (en)
Other versions
CN112068985B (zh
Inventor
陈浩
齐晓铭
张轩朗
赵鹏
丁冬冬
石力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Flight Automatic Control Research Institute of AVIC
Original Assignee
Xian Flight Automatic Control Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Flight Automatic Control Research Institute of AVIC filed Critical Xian Flight Automatic Control Research Institute of AVIC
Priority to CN202010912592.XA priority Critical patent/CN112068985B/zh
Publication of CN112068985A publication Critical patent/CN112068985A/zh
Application granted granted Critical
Publication of CN112068985B publication Critical patent/CN112068985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明属于存储器数据检纠错技术领域，涉及一种带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错实现方法，特别是涉及高安全计算机中程序存储器数据检纠错能力提高的实现方法。本发明，解决高安全计算机系统中NOR型FLASH存储器代码信息或数据的完整性问题；适合高安全计算机数据完整性加固设计。

Description

带编程指令识别的NORFLASH存储器ECC检纠错方法及系统
技术领域
本发明属于存储器数据检纠错技术领域，涉及一种带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错实现方法，特别是涉及高安全计算机中程序存储器数据检纠错能力提高的实现方法。
背景技术
目前多数处理器支持数据存储器的ECC校验功能，如DDR存储器的ECC校验，但大多不支持NOR型FLASH存储器的ECC校验功能，无法防止因位翻转导致的NOR型FLASH存储数据错误的问题，不能满足高安全计算机数据容错的要求。
在高安全计算机系统中，NOR型FLASH存储器被用于存放程序指令代码，为保证处理器从程序存储器中读取指令代码的正确性，可以通过增加冗余编码的方式，对原有的指令代码进行冗余编码，并将经过编码的代码写入NOR型FLASH存储器，当处理器需要从NOR型FLASH存储器读取代码时，先将读出的代码解码，并检测是否存在错误，如果代码正确，则被处理器读取，如果检测到有单位错误，则通过纠错码，进行纠正并输出给处理器，如果出现多位错误，则报出不可纠正错误。
由于NOR型FLASH存储器在写入指令代码时，需要先写入编程或擦除等特殊指令，如果不进行识别，则会将特殊指令进行编码，导致无法正确写入指令代码。
发明内容
本发明的目的：提出一种带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错实现方法，解决高安全计算机系统中NOR型FLASH存储器代码信息或数据的完整性问题；适合高安全计算机数据完整性加固设计。
本发明的技术方案，一方面，提供一种32位NORFLASH存储器ECC数据检纠错方法，利用32位NORFLASH存储器ECC数据检纠错系统，所述检纠错系统包括编码模块1、FLASH编程指令自动识别及处理模块2、选择模块3、解码控制模块4、解码模块5、检错模块6和纠错模块7；其中，所述检纠错方法包括：
主控制器向编码模块1发送编码允许控制信号和32位写入数据；编码模块1接收到编码允许控制信号后，转入编码模式，并对输入的32位写入数据进行ECC编码，生成7位ECC编码，并将7位ECC编码和7位源码发送至选择模块3；选择模块3将7位ECC编码发送至NORFLASH存储器；
主控制器向FLASH编程指令自动识别及处理模块2发送32位写入数据，以及发送片选控制、写控制和地址控制信号；当FLASH编程指令自动识别及处理模块2自动判断输入的32位写入数据，以及片选控制、写控制和地址控制信号为特殊指令时，输出选择控制信号至选择模块3；选择模块3根据输入的选择控制信号选择7位源码发送至NORFLASH存储器；
主控制器向解码控制模块4发送片选控制、读控制和解码允许控制信号；解码控制模块4判断接收的片选控制、读控制和解码允许控制信号有效后，向解码模块5发出解码使能控制信号；
解码模块5接收到解码控制模块4发出的解码使能控制信号后，从NORFLASH存储器中读出39位数据，并将39位数据中的7位ECC编码进行解算，生成7位伴随式S编码，并向检错模块6发送检错使能控制信号；检错模块6接收到检错使能控制信号后，将接收到的7位伴随式S编码与检错模块6中预先驻留的错误图样编码进行比对，检测解码模块5读取的39位数据是否存在错误；
当检错模块6检测解码模块5读取的39位数据存在错误，则通过查表获得到39位纠错码，并生成数据选择控制信号，将39位纠错码和数据选择控制信号发送给纠错模块7，同时根据错误的类型，发出单比特可纠正错误或多比特错误信息；当检错模块6检测解码模块5读取的39位数据不存在错误，则向纠错模块7发送数据选择无效信号；
当纠错模块7收到数据选择控制信号，则将39位纠错码与纠错模块7从NORFLASH存储器读出的39位数据源码进行异或处理，实现对单比特错误的数据纠错，将纠错后的数据发送给主控制器；当纠错模块7收到数据选择信号为无效信号，则将读出的39位数据源码中32位有效数据发送给主控制器。
进一步地，主控制器向编码模块1不发送编码允许控制信号时；编码模块1不进行编码，并将7位源码发送给选择模块3；同时，编码模块1将32位写入数据的数据源码写入NORFLASH存储器。
进一步地，所述编码模块1将主控制器发送的32位写入数据转化为信息矩阵，并与编码模块1内驻留的监督矩阵进行模二相乘，计算得到7位ECC校验码。
进一步地，当所述特殊指令符合NORFLASH指令序列标准，输出选择控制信号至选择模块3。
进一步地，解码模块5将39位数据中的7位ECC编码与解码模块5中驻留的监督矩阵进行模二相乘，解算出7位伴随式S编码。
进一步地，当解码模块5NORFLASH存储器中读取39位数据时，主控制器通过FPGA桥接芯片向NORFLASH存储器发出地址控制、片选控制和读控制信号。
进一步地，所述NORFLASH存储器具有32位异步并行存储器接口。
进一步地，所述主控制器具有32位NORFLASH存储器接口。
另一方面，提供一种32位NORFLASH存储器ECC数据检纠错系统，利用如上所述的检纠错方法，所述检纠错系统包括编码模块1、FLASH编程指令自动识别及处理模块2、选择模块3、解码控制模块4、解码模块5、检错模块6和纠错模块7；
主控制器分别与所述编码模块1、FLASH编程指令自动识别及处理模块2、解码控制模块4和纠错模块7数据连接；编码模块1与选择模块3、NORFLASH存储器数据连接；选择模块3与FLASH编程指令自动识别及处理模块2、NORFLASH存储器数据连接；解码控制模块4与解码模块5数据连接；解码模块5分别与纠错模块7、检错模块6、NORFLASH存储器数据连接；检错模块6和纠错模块7依次数据连接。
进一步地，所述NORFLASH存储器具有32位异步并行存储器接口；所述主控制器具有32位NORFLASH存储器接口。
本发明的技术效果：
本发明不仅实现了32位NOR型FLASH存储器的ECC编解码和纠错，还解决了对NOR型FLASH存储器特殊指令序列自动识别的问题。
本发明是一种带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错实现方法，其优点包括：数据检纠错误码率低、检纠错延迟时间低、自动识别NOR型FLASH特殊指令、硬件设计开销小易于实现。
本发明采用单纠错双检错(39，32)SEC-DED纠错编码技术，以及NORFLASH特殊指令识别技术，实现对32位宽NOR型FLASH存储器的自动汉明编码和检纠错，可以实现一位错误纠错，多位错误检测的功能，检错误码率达到e×10-6,同时通过NORFLASH特殊指令识别技术，实现了对NOR型FLASH存储器特殊操作的自动识别，大大简化了NOR型FLASH使用的复杂度，方案易于实施，技术成熟度较高。
在高安全计算机中，NOR型FLASH存储器常用于存储程序代码以及重要参数，因此其对高安全计算机的可靠性影响至关重要。本发明解决了并行NOR型FLASH存储数据错误检测的技术难题，单比特检纠错有效解决了NOR型FLASH器件单比特位翻转的问题，特别是对应对空间环境下，单粒子辐射对NOR型FLASH器件造成的单粒子翻转影响，提高了高安全计算机的可靠性，同时降低了余度系统软硬件设计的复杂度，以及计算机产品的重量、体积和成本。
附图说明
图1是本发明的设计方案示意图；
图2是写入数据编码流程图；
图3是NORFLASH特殊指令自动识别流程图；
图4是读出数据解码及纠错流程图；
图5是某型飞行控制计算处理器板的设计方案框图；
其中，1：编码模块，2：FLASH编程指令自动识别及处理模块，3：选择模块，4：解码控制模块，5：解码模块，6：检错模块，7：纠错模块。
具体实施方式
实施例1
图1是本发明的设计方案示意图，如图1所示，提供一种32位NORFLASH存储器ECC数据检纠错方法，利用32位NORFLASH存储器ECC数据检纠错系统，所述检纠错系统包括编码模块1、FLASH编程指令自动识别及处理模块2、选择模块3、解码控制模块4、解码模块5、检错模块6和纠错模块7。其中，32位NORFLASH存储器ECC数据检纠错方法包括以下步骤：
1、编码模块1、FLASH编程指令识别及处理模块2和选择模块3完成对主控制器发送给NORFLASH的32位并行数据的ECC编码，并将39位数据含7位纠错码写入NOR型FLASH；解码控制模块4、解码模块5、检错模块6和纠错模块7完成对NORFLASH读出39位数据含7位纠错码的ECC解码和检纠错；
2、当主控制器需要向NORFLASH存储器写入数据时，首先向编码模块1发出编码允许控制信号，编码模块1收到该信号后，转入编码模式，并对后续主控制器发出的数据进行ECC编码，否则不对数据编码；
3、当允许编码模块1编码时，该模块将主控制器写入的32位数据转化为信息矩阵，与模块驻留的(39,32)SEC-DED监督矩阵进行模二相乘，计算得到7位ECC校验码，并发送给选择模块3，编码流程如附图2所示，图2是写入数据编码流程图；当不允许编码模块1编码时，则编码模块1不进行编码，而是直接将7位数据源码发送给选择模块3，同时，编码模块1也将32位数据源码写入NORFLASH存储器；
4、主控制器向FLASH编程指令识别及处理模块2写入32位数据，同时发送片选、写和地址控制信号，FLASH编程指令识别及处理模块2通过对以上信号的自动识别，向选择模块3发出输出选择控制信号；
5、由于NORFLASH存储器工作机理的特殊性，需要用不同的特殊指令序列实现工作模式的切换，如擦除和编程等工作模式，因此需要FLASH编程指令识别及处理模块2具备识别这些指令序列的能力，以防止指令被当作数据编码，导致主控制器不能正常操作NORFLASH；
6、FLASH编程指令识别及处理模块2通过判断片选和写信号，以及识别地址信号和数据是否为NORFLASH编程或擦除等特殊命令序列，将判断的结果通过输出选择控制信号发送给选择模块3，具体判断流程如附图3所示，图3是NORFLASH特殊指令自动识别流程图，即如果主控制器写入的指令序列(共6条)符合NORFLASH指令序列标准，则说明主控制器此时正对NORFLASH进行擦除或编程操作，此时禁止对指令数据进行编码，应向选择模块3置选择控制信号为无效，反之，说明主控制器正在向NORFLASH写入有效数据，而不是特殊命令序列，需要对其进行ECC编码，应向选择模块3置选择控制信号为有效；
7、选择模块3根据接收的选择控制信号进行数据选择，如果选择控制信号有效，说明主控制器正在向NORFLASH写入有效数据，则将7位ECC编码发送给NORFLASH，如果选择控制信号无效，说明主控制器正在向NORFLASH写入特殊命令序列，则将7位数据源码发送给NORFLASH；
8、当主控制器需要从NORFLASH存储器读出数据时，主控制器首先向解码控制模块4发出解码允许信号，再向其发出片选和读控制信号，解码控制模块4判断以上信号均有效后，向解码模块5发出解码使能控制信号；
9、当解码模块5收到解码使能控制信号后，从NORFLASH存储器读出39位数据，并将其中的7位ECC校验码与(39,32)SEC-DED监督矩阵进行模二相乘，解算出7位伴随式S编码，并向检错模块6发送检错使能控制信号，具体解码流程见附图4，图4是读出数据解码及纠错流程图。
10、当检错模块6收到检错使能控制信号后，将收到S编码与事先驻留的错误图样编码进行比对，检测是否存在数据错误，如果有错误，则通过查表获得到39位纠错码，并生成数据选择有效信号，将二者发送给纠错模块7，同时根据错误的类型，发出单比特可纠正错误或多比特错误信息，如果没有错误，则向纠错模块7发送数据选择无效信号；
11、当纠错模块7收到数据选择信号为有效，则将39位纠错码错误图样与读出的39位数据源码进行异或处理，实现对单比特错误的数据纠错，然后，将纠错后的数据发送给主控制器，当纠错模块7收到数据选择信号为无效，则表明没有发生错误，将读出的39位数据源码中32位有效数据发送给主控制器。
实施例2
本实施例，提供一种32位NORFLASH存储器ECC数据检纠错系统，利用如上所述的检纠错方法，所述检纠错系统包括编码模块1、FLASH编程指令自动识别及处理模块2、选择模块3、解码控制模块4、解码模块5、检错模块6和纠错模块7；
主控制器分别与所述编码模块1、FLASH编程指令自动识别及处理模块2、解码控制模块4和纠错模块7数据连接；编码模块1与选择模块3、NORFLASH存储器数据连接；选择模块3与FLASH编程指令自动识别及处理模块2、NORFLASH存储器数据连接；解码控制模块4与解码模块5数据连接；解码模块5分别与纠错模块7、检错模块6、NORFLASH存储器数据连接；检错模块6和纠错模块7依次数据连接。所述NORFLASH存储器具有32位异步并行存储器接口；所述主控制器具有32位NORFLASH存储器接口。
具体地，如附图5所示，为某型飞行控制计算机处理器板的设计方案框图，以下对方案进行详细说明：
1.方案以处理器和大规模可编程逻辑器件为核心；
2.方案的主要资源包括：
(1)处理器采用PowerPC，型号为PPC755；
(2)处理器桥接芯片采用大规模可编程逻辑器件FPGA实现，用于实现将处理器60X总线转换为对各类外设接口，内部集成60X-AMBA总线桥接逻辑、三模冗余SDRAM控制器、带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错模块接口、以及其他定时器、中断控制器、串行接口和并行总线控制器等外设；
(3)方案中的支路间同步、数据交叉传输、输入/输出控制、以及故障管理采用现场大规模可编程逻辑器件核心设计FPGA实现，由于监控支路只负责监控，无权输出，所以其FPGA无输出控制功能；
(4)程序存储器采用NORFLASH，容量为8MB，数据存储器采用SDRAM，容量均为128MB，故障码存储器采用NVRAM，容量为128KB；
(5)当需要进行编程时，采用PPC755硬件调试器，通过JTAG口向NORFLASH烧写程序代码。烧写时，PPC755硬件调试器通过JTAG口向NORFLASH发送特殊指令序列，该指令序列被识别后，不进行ECC校验编码，直接发送至NORFLASH芯片，使其进入编程状态；
(6)进入编程状态后，后续写入的数据，经识别后，需要进行ECC编码，具体过程包括以输入数据形成信息矩阵，以(39,32)SEC-DED纠错编码为监督矩阵，两者模二相乘后，得出7位ECC编码，并与32为源数据一起写入NORFLASH芯片；
(7)当需要从NORFLASH芯片读取代码时，处理器通过FPGA桥接芯片向NORFLASH芯片发出地址、片选和读信号，读出32位数据和7位ECC校验码，经过解码、检错和纠错模块实现数据检纠错，纠一位错误，检两位以上错误；
本实例方案已在某型飞行控制计算机应用，如果单粒子翻转的概率为e-6，则编码误码率3.2e-4，而编码后误码率可达到7.4e-8，因此编码误码率提高了4个数量级，验证了方案的有效性和技术成熟度。

Claims (10)

1.一种32位NORFLASH存储器ECC数据检纠错方法，利用32位NORFLASH存储器ECC数据检纠错系统，其特征在于，所述检纠错系统包括编码模块(1)、FLASH编程指令自动识别及处理模块(2)、选择模块(3)、解码控制模块(4)、解码模块(5)、检错模块(6)和纠错模块(7)；其中，所述检纠错方法包括：
主控制器向编码模块(1)发送编码允许控制信号和32位写入数据；编码模块(1)接收到编码允许控制信号后，转入编码模式，并对输入的32位写入数据进行ECC编码，生成7位ECC编码，并将7位ECC编码和7位源码发送至选择模块(3)；选择模块(3)将7位ECC编码发送至NORFLASH存储器；
主控制器向FLASH编程指令自动识别及处理模块(2)发送32位写入数据，以及发送片选控制、写控制和地址控制信号；当FLASH编程指令自动识别及处理模块(2)自动判断输入的32位写入数据，以及片选控制、写控制和地址控制信号为特殊指令时，输出选择控制信号至选择模块(3)；选择模块(3)根据输入的选择控制信号选择7位源码发送至NORFLASH存储器；
主控制器向解码控制模块(4)发送片选控制、读控制和解码允许控制信号；解码控制模块(4)判断接收的片选控制、读控制和解码允许控制信号有效后，向解码模块(5)发出解码使能控制信号；
解码模块(5)接收到解码控制模块(4)发出的解码使能控制信号后，从NORFLASH存储器中读出39位数据，并将39位数据中的7位ECC编码进行解算，生成7位伴随式S编码，并向检错模块(6)发送检错使能控制信号；检错模块(6)接收到检错使能控制信号后，将接收到的7位伴随式S编码与检错模块(6)中预先驻留的错误图样编码进行比对，检测解码模块(5)读取的39位数据是否存在错误；
当检错模块(6)检测解码模块(5)读取的39位数据存在错误，则通过查表获得到39位纠错码，并生成数据选择控制信号，将39位纠错码和数据选择控制信号发送给纠错模块(7)，同时根据错误的类型，发出单比特可纠正错误或多比特错误信息；当检错模块(6)检测解码模块(5)读取的39位数据不存在错误，则向纠错模块(7)发送数据选择无效信号；
当纠错模块(7)收到数据选择控制信号，则将39位纠错码与纠错模块(7)从NORFLASH存储器读出的39位数据源码进行异或处理，实现对单比特错误的数据纠错，将纠错后的数据发送给主控制器；当纠错模块(7)收到数据选择信号为无效信号，则将读出的39位数据源码中32位有效数据发送给主控制器。
2.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，主控制器向编码模块(1)不发送编码允许控制信号时；编码模块(1)不进行编码，并将7位源码发送给选择模块(3)；同时，编码模块(1)将32位写入数据的数据源码写入NORFLASH存储器。
3.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，所述编码模块(1)将主控制器发送的32位写入数据转化为信息矩阵，并与编码模块(1)内驻留的监督矩阵进行模二相乘，计算得到7位ECC校验码。
4.根据权利要求3所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，当所述特殊指令符合NORFLASH指令序列标准，输出选择控制信号至选择模块(3)。
5.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，解码模块(5)将39位数据中的7位ECC编码与解码模块(5)中驻留的监督矩阵进行模二相乘，解算出7位伴随式S编码。
6.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，当解码模块(5)NORFLASH存储器中读取39位数据时，主控制器通过FPGA桥接芯片向NORFLASH存储器发出地址控制、片选控制和读控制信号。
7.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，所述NORFLASH存储器具有32位异步并行存储器接口。
8.根据权利要求1所述的32位NORFLASH存储器ECC数据检纠错方法，其特征在于，所述主控制器具有32位NORFLASH存储器接口。
9.一种32位NORFLASH存储器ECC数据检纠错系统，利用权利要求1至8任一项所述的检纠错方法，其特征在于，所述检纠错系统包括编码模块(1)、FLASH编程指令自动识别及处理模块(2)、选择模块(3)、解码控制模块(4)、解码模块(5)、检错模块(6)和纠错模块(7)；
主控制器分别与所述编码模块(1)、FLASH编程指令自动识别及处理模块(2)、解码控制模块(4)和纠错模块(7)数据连接；编码模块(1)与选择模块(3)、NORFLASH存储器数据连接；选择模块(3)与FLASH编程指令自动识别及处理模块(2)、NORFLASH存储器数据连接；解码控制模块(4)与解码模块(5)数据连接；解码模块(5)分别与纠错模块(7)、检错模块(6)、NORFLASH存储器数据连接；检错模块(6)和纠错模块(7)依次数据连接。
10.根据权利要求9所述的32位NORFLASH存储器ECC数据检纠错系统，其特征在于，所述NORFLASH存储器具有32位异步并行存储器接口；所述主控制器具有32位NORFLASH存储器接口。
CN202010912592.XA 2020-09-02 2020-09-02 带编程指令识别的norflash存储器ecc检纠错方法及系统 Active CN112068985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010912592.XA CN112068985B (zh) 2020-09-02 2020-09-02 带编程指令识别的norflash存储器ecc检纠错方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010912592.XA CN112068985B (zh) 2020-09-02 2020-09-02 带编程指令识别的norflash存储器ecc检纠错方法及系统

Publications (2)

Publication Number Publication Date
CN112068985A true CN112068985A (zh) 2020-12-11
CN112068985B CN112068985B (zh) 2023-10-20

Family

ID=73666081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010912592.XA Active CN112068985B (zh) 2020-09-02 2020-09-02 带编程指令识别的norflash存储器ecc检纠错方法及系统

Country Status (1)

Country Link
CN (1) CN112068985B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113076219A (zh) * 2021-04-27 2021-07-06 中国人民解放军国防科技大学 一种高能效的片上存储器错误检测与纠错电路及实现方法
CN117349079A (zh) * 2023-11-16 2024-01-05 苏州门海微电子科技有限公司 一种用于SPI NorFlash的ECC数据纠错方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632757A (zh) * 2005-01-10 2005-06-29 中国航天时代电子公司第七七一研究所 空间计算机抗单粒子翻转的存储器纠检错与自动回写方法
CN107025948A (zh) * 2017-05-17 2017-08-08 西安紫光国芯半导体有限公司 具有标志位指示数据长度的纠错功能的存储器和纠错方法
CN108762975A (zh) * 2018-05-24 2018-11-06 深圳市德名利电子有限公司 一种ecc数据存储方法、系统及存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632757A (zh) * 2005-01-10 2005-06-29 中国航天时代电子公司第七七一研究所 空间计算机抗单粒子翻转的存储器纠检错与自动回写方法
CN107025948A (zh) * 2017-05-17 2017-08-08 西安紫光国芯半导体有限公司 具有标志位指示数据长度的纠错功能的存储器和纠错方法
CN108762975A (zh) * 2018-05-24 2018-11-06 深圳市德名利电子有限公司 一种ecc数据存储方法、系统及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113076219A (zh) * 2021-04-27 2021-07-06 中国人民解放军国防科技大学 一种高能效的片上存储器错误检测与纠错电路及实现方法
CN117349079A (zh) * 2023-11-16 2024-01-05 苏州门海微电子科技有限公司 一种用于SPI NorFlash的ECC数据纠错方法
CN117349079B (zh) * 2023-11-16 2024-05-24 苏州门海微电子科技有限公司 一种用于SPI NorFlash的ECC数据纠错方法

Also Published As

Publication number Publication date
CN112068985B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US6044483A (en) Error propagation operating mode for error correcting code retrofit apparatus
US9477550B2 (en) ECC bypass using low latency CE correction with retry select signal
US5477551A (en) Apparatus and method for optimal error correcting code to parity conversion
JP2001358702A (ja) 誤り訂正符号の検査装置
US7587658B1 (en) ECC encoding for uncorrectable errors
US8566672B2 (en) Selective checkbit modification for error correction
US9191030B2 (en) Memory controller, data storage device, and memory controlling method
US9208027B2 (en) Address error detection
CN112068985B (zh) 带编程指令识别的norflash存储器ecc检纠错方法及系统
US6742159B2 (en) Address parity error processing method, and apparatus and storage for the method
US11714704B2 (en) Modified checksum using a poison data pattern
CN115729746A (zh) 一种基于crc和ecc存储数据保护方法
WO2022146790A1 (en) Providing host-based error detection capabilities in a remote execution device
WO2021088368A1 (zh) 一种存储器的修复方法及装置
US9231618B2 (en) Early data tag to allow data CRC bypass via a speculative memory data return protocol
CN105023616A (zh) 一种基于汉明码存取数据的方法及集成随机存取存储器
EP4266178A1 (en) Error correction code validation
US9043655B2 (en) Apparatus and control method
US8683308B2 (en) Semiconductor device, information processing apparatus, and method of detecting error
CN117413252A (zh) 具有内置错误纠正和检测的存储器的错误率
US20210294691A1 (en) Data processing device and data processing method
CN115904797B (zh) 基于现场可编程门阵列的cpu内存诊断方法、系统和设备
US11693733B2 (en) Soft error detection and correction for data storage devices
CN116089156A (zh) 一种纠错模块检测方法、装置、电子设备及存储介质
JP4213814B2 (ja) エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant