CN117278140A - 封装天线、射频芯片、和测试装置、测试方法 - Google Patents

Abstract

本申请提供的一种封装天线、射频芯片、和测试装置、测试方法，该封装天线包括天线、耦合结构和测试端；天线、耦合结构和测试端均设置在封装体中；耦合结构耦接于天线的辐射单元和测试端，耦合结构用于在测试辐射单元所在的射频链路时，传输射频链路的射频测试信号。该封装天线，由于通过耦合结构传输射频链路的射频测试信号，从而无需再设置外部负载板，进而提高了射频测试信号的收发链路的稳定性。

Description

封装天线、射频芯片、和测试装置、测试方法

技术领域

本申请涉及集成电路封装技术领域，尤其涉及一种封装天线、射频芯片、和测试装置、测试方法。

背景技术

封装天线(Antenna-in-Package，AiP)技术是一种通过封装材料与工艺将天线集成在携带芯片的封装内的技术，很好地兼顾了天线的性能、成本及体积，为系统级芯片提供了良好的天线解决方案。在芯片最终封装完成后，通常需要对其进行量产测试，即采用自动测试设备(Automatic Test Equipment，ATE)测试集成电路功能的完整性，以筛选剔除掉生产过程中的不良品。

在测试过程中，利用端射天线的测试方式对AiP芯片上的天线进行对位式耦合，容易导致因对位不准确而产生的隔离度不佳、测试精度不稳定等问题，如此不利于准确地筛选出不良品。因此，现有的测试方法，无法稳定地对AiP芯片中的射频测试信号收发链路进行测试。

发明内容

本申请提供一种封装天线、射频芯片、和测试装置、测试方法，以解决测试设备无法稳定地对带有AiP天线的芯片进行射频收发链路测试的技术问题。

第一方面，本申请提供一种封装天线，所述封装天线包括：天线、耦合结构和测试端；所述天线、所述耦合结构和所述测试端均设置在封装体中；所述耦合结构耦接于所述天线的辐射单元和所述测试端，所述耦合结构用于在测试所述辐射单元所在的射频链路时，传输所述射频链路的射频测试信号。

第二方面，本申请提供一种射频芯片，包括：裸片以及如第一方面任一所述的封装天线；所述裸片与所述封装天线中的天线耦接，以形成射频链路；所述封装天线中的测试端用于在测试所述射频链路时将外部的测试设备和所述射频链路构成测试回路。

第三方面，本申请提供一种射频芯片的测试装置包括：测试电路板、芯片链接座；所述测试电路板，布置有用于测试如第二方面所述的射频芯片的至少一条信号传输路径；所述芯片链接座，设置在所述测试电路板上，用于连接所述射频芯片的测试端，以供利用其中的所述信号传输路径传输所述测试端所在的射频测试链路上的射频测试信号。

第四方面，本申请提供一种射频芯片的测试设备，包括：测试电路板、芯片链接座；所述测试电路板，布置有用于测试如第一方面所述的射频芯片的至少一条信号传输路径；所述芯片链接座，设置在所述测试电路板上，用于连接所述射频芯片的测试端，以供利用其中的所述信号传输路径传输所述测试端所在的射频测试链路上的射频测试信号。

第五方面，本申请提供一种射频芯片的测试方法，包括：利用第一探针、第一信号传输路径、和待测射频芯片的第一测试端所构建的所述射频芯片的第一射频测试链路，获取所述射频芯片的发射天线的射频测试信号，以对所述射频芯片的射频发射链路进行测试；和/或利用第二探针、第二信号传输路径、和待测射频芯片的第二测试端所构建的所述射频芯片的第二射频测试链路，向所述射频芯片的接收天线发射射频测试信号，以对所述射频芯片的射频接收链路进行测试。

本申请提供的一种封装天线、射频芯片、和所适配的测试装置、测试方法，该封装天线包括天线、耦合结构和测试端；天线、耦合结构和测试端均设置在裸片的封装体中；耦合结构耦接于天线的辐射单元和测试端，耦合结构用于在测试辐射单元所在的射频链路时，传输射频链路的射频测试信号。该封装天线，由于通过耦合结构传输射频链路的射频测试信号，从而无需再设置外部负载板，进而提高了射频测试信号的收发链路的稳定性。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种封装天线的结构的示意图；

图2为本申请实施例提供的一种封装天线的俯视图；

图3为本申请实施例提供的一种封装天线的主视图；

图4a为本申请实施例提供的一种封装天线的仰角辐射方向图；

图4b为本申请实施例提供的一种封装天线的方位角辐射方向图；

图5为本申请实施例提供的一种测试模式下Port2接收到的信号能量的示意图；

图6为本申请实施例提供的一种射频芯片的测试方法的流程示意图；

图7为本申请实施例提供的一种装载有AiP芯片的测试装置的结构示意图；

图8为本申请实施例提供的装载有AiP芯片的测试装置和测试设备的连接示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在毫米波频段，由于电磁波的波长达到毫米级别，为天线和芯片的集成提供了可能。封装天线(Antenna-in-Package，AiP)技术是一种通过封装材料与工艺将天线集成在携带芯片的封装内的技术，很好地兼顾了天线的性能、成本及体积，为系统级芯片提供了良好的天线解决方案。在芯片最终封装完成后，通常需要对其进行量产测试，即采用自动测试设备(Automatic Test Equipment，ATE)测试集成电路功能的完整性，以筛选出生产过程中的不良品。为此，毫米波雷达传感器采用AiP技术将板载天线集成在芯片的封装体中，有效减少了雷达传感器的整体尺寸。

在AiP技术中，芯片裸片发出的射频(Radio Frequency，RF)信号直接通过封装中的天线辐射到空中，或者芯片裸片通过封装中的天线直接接收外界输入的RF信号。为此，在AiP芯片量产测试过程中，为了能够量测射频信号而同时实现夹具对AiP芯片的固定压合作用，有人提出在夹具上放置天线来近场耦合AiP上面天线的能量。例如，通过外部设置测试接口，该测试接口还包括通过对应的波导结构分别与AiP芯片的发射天线、接收天线电磁耦合的第一天线和第二天线，使得AiP芯片的发射天线所发射的测试信号依次通过第一天线、第二天线被外部地传送到AiP芯片的接收天线，以一次性地完成射频测试信号的收发链路测试。

然而，由于AiP芯片的尺寸非常小，AiP芯片上各天线的间距也极小，上述测试方式面临以下几个问题，首先测试夹具需要根据每一款AiP上面的天线分布进行特殊的定制；其次，由于使用近场耦合的方式，存在夹具的位置偏移带来的测试不稳定性。如何实现一种对于AiP芯片通用且不敏感于夹具的量产测试成为迫切需求。

为解决上述技术问题，本申请提供一种封装天线、射频芯片和封装模组，通过在带有封装天线的封装体中设置耦接于天线的辐射单元和测试端的耦合结构，从而在测试辐射单元所在的射频链路时，通过耦合结构传输射频链路的射频测试信号，从而减少AiP芯片与负载板之间的对位偏差或天线隔离度等因素对测试造成的影响，进而有效地提高了AiP芯片中射频测试信号收发链路的测试稳定性。换言之，本申请提出一种在AiP天线侧的方案，以解决上述技术问题。

术语“耦接的”或“耦接”根据使用该术语的上下文可以具有几种不同的含义。例如，术语耦接可以具有机械耦接或电气耦接的含义。如本文所使用的，术语“耦接的”或“耦接”可以表示两个元件或器件可以彼此直接连接或通过一个或多个中间元件或器件经由电气元件、电信号或机械元件(例如但不限于，举例来说，电线或电缆，这取决于具体应用)彼此连接。本文中的耦接举例包括：直接的电连接、电感应连接、或光耦连接等。例如，利用半导体制造工艺中所使用的连接方式实现两个电器件之间的电连接。又如，利用光耦组件、或电感感应组件等非接触的连接方式实现两个电器件之间的信号连接。再如，利用芯片引脚和插槽之间的连接方式辅助两个电器件之间电连接或信号连接等。

下面对于本申请涉及的一种封装天线的结构进行说明。需要说明的是，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。图1为本申请实施例提供的一种封装天线的结构的示意图。如图1所示，该封装天线10包括：天线101、耦合结构102和测试端103。

其中，天线101、耦合结构102和测试端103均设置在裸片的封装体中。

该耦合结构102耦接于天线101的辐射单元和测试端103，该耦合结构102用于在测试辐射单元所在的射频链路时，传输射频链路的射频测试信号。

需要说明的是，上述天线101可以为贴片天线101，可以包括金属贴片、和与金属贴片连接的馈电结构等。上述天线还可以是缝隙天线(未予图示)，其包括带有缝隙的金属层、以及与金属层连接的馈电结构。上述任一示例中的馈电结构举例包括以下任一种：同轴馈电结构、微带馈电结构、缝隙馈电结构等。

在一些实施例中，可以由金属层(如重布线层、天线的辐射单元所在的金属层等)、和介质层组成封装天线10的封装体。示例性的，图2为本申请实施例提供的一种封装天线的俯视图。图3为本申请实施例提供的一种封装天线的主视图，如图2和图3所示，多层重布线层104和多层中间介质层105可以交叠形成包含封装天线10的封装体。

应理解，本申请实施例中的重布线层104的材质为金属材质，例如为铁、铜、或铝等金属材料，中间介质层105的材质可以包括有机材料或玻璃等。

辐射单元106设置于封装天线10的上表面金属层，以便于衔接自由空间。耦合结构102设置于封装体中，辐射单元106的形状可以包括图2和图3所示的矩形片状、或者包络轮廓为矩形的贴片结构或缝隙结构等。耦合结构102通过电连接或感应耦合等耦接方式与辐射单元连接。其中，耦合结构102的形状距离如图2中的矩形条状所示等。耦合结构102的数量可以为一个或多个。在一些示例中，耦合结构102的数量与天线101的数量对应，每一耦合结构102与一个天线101单独耦接。例如，AIP芯片中包含多个接收天线101，每一接收天线的辐射单元对应耦接一耦合结构102，各耦合结构102与单独(或同一)测试端连接。

在另一些示例中，耦合结构102的数量少于天线101的数量，至少一个耦合结构102耦接多个天线101。例如，AIP芯片中包含多个发射天线101，多个发射天线中的至少一个辐射单元对应耦接至少一个耦合结构102，各耦合结构102与单独(或同一)测试端连接。

在又一些示例中，各耦合结构与不同天线单独耦接，利用开关等器件将不同耦合结构与传输路径(或测试端)进行切换，由此简化封装体中的电路设计复杂度。

图2和图3中示出了封装天线10的部分结构，本申请技术方案中封装天线10的结构可以还可以包括馈电结构108等。

在上述实施例的基础上，下面对于本申请涉及到的一种封装天线10的馈电方式进行说明。如图2和图3所示，馈电结构108可以设置于封装天线10的上侧表面的中间介质层105中。

在一些实施例中，如图2和图3所示，馈电结构108可以与辐射单元106电磁耦合。在另一些实施例中，馈电结构108还可以与辐射单元106直接连接。

在一些实施例中，馈电结构108还可以通过第二过孔109与射频芯片裸片20上的凸点(Bump)结构201连接。其中，凸点结构201可以与封装天线10的下侧表面的参考地层104接触，第二过孔109贯穿馈电结构108与凸点结构201之间的中间介质层105和参考地层104。

需要说明的是，馈电结构108用于通过辐射单元106发射或接收电磁波信号，第二过孔109用于将凸点结构201传入的电磁波信号传递给馈电结构108或将馈电结构108接收到的电磁波信号传递给凸点结构201。

为了便于AiP芯片的测试，有效减少因AIP芯片中的天线与测试设备的波导结构之间对接不精准所带来的测试精准度等问题，本申请实施例提供可供测试使用的封装天线，其除了包含上述提及的天线之外，还包括耦合结构102。

在一些实施例中，耦合结构102包括采样单元和信号传输路径。其中，采样单元与辐射单元106耦接，采样单元用于采集辐射单元106的射频测试信号。

采样单元耦接于天线的辐射单元。例如，采样单元位于辐射单元所在金属层的下一金属层，通过感应耦合的方式与辐射单元耦接。为此，采样单元包括片状结构，片状结构与辐射单元形成电感应结构，二者之间的中间介质层的层高是基于相应的感应间距而设置的，以供与辐射单元感应耦合。又如，采样单元与辐射单元直接电连接。为此，采样单元为与辐射单元的接触结构。例如与辐射单元电连接的：金属过孔的焊盘、微带线的一端等。

需要说明的是，根据信号传输可逆的原理，若采样单元与发射天线的辐射单元耦接，则从辐射单元采样射频测试信号；若采样单元与接收天线的辐射单元耦接，则将所接收的射频测试信号传递至辐射单元。故而，上述均称为采样单元采样辐射单元的射频测试信号。

在另一些实施例中，采样单元还包括阻抗匹配部，阻抗匹配部与辐射单元106耦接，以供配置所采样的射频测试信号的能量。其中，阻抗匹配部是为了匹配外部测试设备而配置的，或者为了降低所采样的射频测试信号的能量而设置的。

信号传输路径连接采样单元和测试端。例如，利用重布线层，甚至还利用重布线层之间的孔等形成连接采样单元和测试端的金属结构。在一些实施例中，信号传输路径包括布置在封装体中的金属结构。

其中，信号传输路径中的金属结构包括以下至少一个部件：连通封装体的不同金属层的金属过孔、位于至少一金属层的微带线、同轴线、和焊盘。

测试端103举例为芯片的金属引脚，外漏在封装体外，以便测试端103与测试设备或参考地连接。

示例性的，继续参考图2和图3，耦合结构102可以与辐射单元106电磁耦合，还可以通过信号传输路径中的金属结构与测试端103连接。其中，该金属结构可以包括连通封装体的不同金属层的第一过孔107，第一过孔107贯穿耦合结构102与测试端103之间的中间介质层105和参考地层104。该金属结构中还可以设置有微带线、同轴线和焊盘。信号传输路径连接测试端，以供实现耦合结构与外部测试设备的电连接。

其中，为了防止馈电结构108、和耦合结构102之间产生射频信号干扰。在一些实施例中，耦合结构102布置在远离馈电结构108的一侧。该耦合结构102可以与馈电结构108在同一中间介质层105，也可以与馈电结构108不在同一中间介质层105。

在本申请实施例中，可以将AiP芯片的设计过程和ATE测试过程结合起来。通过设计封装天线10的内部结构，使得封装天线10至少存在两类端口。其中，信号端口Port1，其用于将馈电结构108与芯片裸片中的射频端口进行连接，以实现封装天线10与射频电路的信号连接。测试端Port2连接耦合结构102，以供ATE测试。在ATE测试模式下，可以简单地在Socket压块上对AiP芯片的天线101区域进行避让之后，使用探针等将表示Port2的管脚连接到测试设备上进行测试。在使用模式下，即当AiP芯片使用在产品板上时，则可以将Port2进行开路或短路。例如，各测试端Port2短路并接参考地。

需要说明的是，通过对耦合结构102进行设计，在测试时，耦合结构102获得(或输出)的信号和馈电结构108发射(或接收)的信号相关，并通过测试端与测试设备电连接，该种方式使得测试设备无需通过复杂的结构量测辐射到空中的辐射电磁波。由此，测试设备可利用其探针来对射频链路的辐射信号进行测试。

利用如图4a、4b等图示，描述了增加了测试结构后对于AiP结构本身特性的影响，虚线表示没有测试结构下AiP的特性，实线表示有测试结构后AiP的辐射特性。两者在使用层面上没有产生明显的变化。其中，图4a提供的一种封装天线10的仰角辐射方向图，图4b为本申请实施例提供的一种封装天线10的方位角辐射方向图。

在图4a和图4b中，虚线为天线101在Port2处于通路状态时的辐射方向曲线，实线为天线101在Port2处于开路状态时的辐射方向曲线。如图4a和图4b所示，与Port2处于开路状态时相比，当Port2处于通路状态时对封装天线10的辐射特性影响极小。

图5为本申请实施例提供的一种测试模式下Port2接收到的信号能量的示意图。如图5所示，Port2接收的信号的能量较小，大约为-4分贝(dB)。该能量仅为示例，其旨在表征测试端口收到的信号大小比芯片输出的信号小4dB。需要说明的是，该能量可以通过调整测试结构和辐射结构之间的间距或者是形状来进行调节。由此可见，本申请实施例提供的射频芯片封装模组的结构，实现了在测试筛片的同时又不影响天线101的正常工作的目的。

可以理解，相对于外部系统而言，AiP芯片内部的耦合结构102的位置和尺寸更加稳定和精细。在本申请实施例中，可以直接地对该耦合结构102耦合到的信号能量进行测试，测试系统无需再外置带有波导结构的测试器件，从而降低了测试系统的复杂程度，并有效地提高了测试系统的稳定性。

在上述实施例的基础上，下面对于本申请涉及到的射频芯片进行说明。本申请实施例提供的一种射频芯片，该射频芯片包括封装天线10和裸片20。裸片20与封装天线10中的天线101耦接，以形成射频链路。

封装天线10中的测试端103用于在测试射频链路时将外部的测试设备和射频链路构成测试回路。

在一些实施例中，每个外部的测试设备只与一个封装天线10中的耦合结构102连接。在另一些实施例中，每个外部的测试设备可以与多个封装天线10中的耦合结构102连接。示例性地，若射频芯片封装模组中包括多个发射天线101、接收天线101，则全部的发射天线101可以使用同一个测试端103并接入同一个外部的测试设备。全部接收天线101可以使用同一个测试端103并接入同一个外部的测试设备，从而可以有效地减少测试端103的使用数量。可以理解的是，测试端103与封装天线10的对应关系可以通过对第一过孔107的设计来实现。

如图4a和4b所示，测试端在射频芯片使用期间，封装天线10中的各测试端103与参考地连接或短接，对射频芯片的信号辐射等影响不大。

在上述实施例的基础上，本申请实施例还提供一种射频AiP芯片的测试方案，其由例如一测试装置来执行。该测试装置包括测试电路板、芯片链接座等。其中，测试电路板如布置有测试电路、测试用传输路径等的PCB板。

测试电路板上布置了测试触点，在测试的时候，芯片链接座(Socket)通过在芯片上施加压力，使得射频芯片(如AiP芯片)的各引脚对应连接位于芯片链接座里面的各探针，以使得各探针和测试电路板上的各测试触点实现电连接，从而实现芯片中测试端所对应的引脚和测试电路板上布置的信号传输路径对应连接。其中，各测试触点及其对应的信号传输路径至少与芯片的各引脚对应，以输出/输入各测试信号。例如，各测试信号包括：用于测试芯片发射链路的射频测试信号；用于测试芯片接收链路的射频测试信号；或者用于传输芯片在测试过程中所产生的各类数据信号。

在该实施方案中，Socket包括盖体和探针，其中，该盖体在AiP的天线区域进行避让即可实现天线的正常工作。该探针为弹性针，通过盖体压合芯片而向芯片施压所传递的力，探针与测试电路板的各信号传输路径电连接。

请参阅图7，其中图7显示为一种装载有AiP芯片的测试装置的结构示意图。其中，待测试的AiP芯片51包括：芯片壳体511、设置在壳体上表面的发射天线512和接收天线513、以及多个芯片引脚514。其中，多个芯片引脚514中包含用于获取采样于发射天线的射频测试信号的第一测试端，以及用向接收天线提供射频测试信号的第二测试端。

对应的，测试装置包括芯片链接座40、和测试电路板41。芯片链接座40固定/可拆卸地连接在测试电路板41上。芯片链接座40包括：盖体401，和多个探针；其中，多个探针中包含与芯片的第一测试端所在引脚相连的探针402，与芯片的第二测试端所在引脚相连的探针403，与芯片的其他引脚相连的探针404。测试电路板41为叠层结构，其包括：基板(又称负载板、loadboard)411，与探针402相连的用于从AiP芯片输出射频测试信号的信号传输路径412，与探针403相连的用于向AiP芯片输入射频测试信号的信号传输路径413，以及与其他各探针404连接的各信号传输路径(未予图示)等。

请参阅图8，其显示为装载有AiP芯片的测试装置和对应的测试设备的连接示意图。测试设备61分别通过单独的信号传输路径连接第一测试单元4121和第二测试单元4131。利用该两条路径，测试设备61能够对于AiP芯片引脚上信号能量进行量测。其中，图8中的第一测试单元4121和第二测试单元4131仅为电路示意图，该第一测试单元4121和第二测试单元4131可为单独的电路/芯片，或集成在同一测试用的芯片中。再或者该第一测试单元4121和第二测试单元4131集成在测试设备61中。

与实际待测芯片的辐射频段相关地，由于AiP芯片的RF信号通常工作在毫米波频段，对于量产测试中使用毫米波频段的仪器设备(又称测试设备61)来直接进行量测，会在成本上极大的提升生产测试过程中的费用。

在本专利的实施方案中，在测试芯片51的射频发射链路时，芯片51的对应测试端所输出的毫米波频段的射频测试信号通过该第一测试单元4121被下变频到中频测试信号，其频率在MHz的级别，从而可以使用量产测试的测试设备进行测试。该第一测试单元包括下变频的电路、ADC等。

在测试芯片51的射频接收链路时，测试设备通过第二测试单元4131产生射频测试信号，并通过相应的信号传输路径输入至芯片51相应的测试端，以通过芯片内部连接射频接收链路的信号引脚进行相应测试。其中，第二测试单元包含FMCW信号产生电路、倍频电路、驱动放大电路等。

在上述实施例的基础上，本申请实施例还提供了一种测试方射频芯片的测试方法，适用于上述实施例中提供的射频芯片。其中，测试方法主要由测试设备来执行。其中，测试设备包括处理器，和存储器等，用以控制测试装置上的对应每个待测的射频芯片的测试单元。该测试单元包括上述示例提及的第一测试单元和第二测试单元。应理解，本申请实施例对于利用测试设备和测试装置对AiP芯片的各射频链路进行测试的测试项可以是一项或多项。例如，测试射频信号强度、测试带宽、测试FMCW信号的频率线性度等。

图6为本申请实施例提供的一种射频芯片的测试方法的流程示意图，本实施例涉及的是对射频芯片中的RF信号发射链路进行测试的过程。如图6所示，该方法包括以下至少一个步骤：

在步骤S301中，利用第一探针、第一信号传输路径、和待测射频芯片的第一测试端所构建的射频芯片的第一射频测试链路，获取射频芯片的发射天线的射频测试信号，以对射频芯片的射频发射链路进行测试。

在一种利用本申请提出的AiP天线结构测试射频发射链路的示例中，测试设备通过量测芯片上预先布置的第一测试端所在引脚所输出的信号强度、或扫频带宽可以判断芯片的发射射频链路是否在正常工作。在另一示例中，测试设备通过第一测试单元测试经转成中频的中频测试信号，以确定该射频发射链路所发射出的FMCW信号是否符合频率线性指标等。

在步骤S302中，利用第二探针、第二信号传输路径、和待测射频芯片的第二测试端所构建的射频芯片的第二射频测试链路，向射频芯片的接收天线发射射频测试信号，以对射频芯片的射频接收链路进行测试。

在一种利用本申请提出的AiP天线结构测试射频接收链路的示例中，测试设备通过量测芯片上预先布置的第二测试端所在引脚所输出的信号强度可以判断AiP信号是否在正常工作。测试设备还通过第二测试单元向芯片灌入工作在毫米波频段的射频测试信号，使用芯片内部的电路结构量测到该信号在芯片内部的强度，该强度通过芯片的第二测试端所在引脚输出，从而判断接收链路是否正常工作。如此实现量产筛片。

另外，本申请中的测试方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。

于本申请提供的实施例中，计算机可读写存储介质可以包括只读存储器、随机存取存储器、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁存储设备、闪存、U盘、移动硬盘、或者能够用于存储具有指令或数据结构形式的期望的程序代码并能够由计算机进行存取的任何其它介质。另外，任何连接都可以适当地称为计算机可读介质。例如，如果指令是使用同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或者诸如红外线、无线电和微波之类的无线技术，从网站、服务器或其它远程源发送的，则同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线电和微波之类的无线技术包括在介质的定义中。然而，应当理解的是，计算机可读写存储介质和数据存储介质不包括连接、载波、信号或者其它暂时性介质，而是旨在针对于非暂时性、有形的存储介质。如申请中所使用的磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中，磁盘通常磁性地复制数据，而光盘则用激光来光学地复制数据。

在一个或多个示例性方面，本申请方法的计算机程序所描述的功能可以用硬件、软件、固件或其任意组合的方式来实现。当用软件实现时，可以将这些功能作为一个或多个指令或代码存储或传送到计算机可读介质上。本申请所公开的方法或算法的步骤可以用处理器可执行软件模块来体现，其中处理器可执行软件模块可以位于有形、非临时性计算机可读写存储介质上。有形、非临时性计算机可读写存储介质可以是计算机能够存取的任何可用介质。

本申请上述的附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。基于此，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这根据所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以通过执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以通过专用硬件与计算机指令的组合来实现。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (13)

1.一种封装天线，其特征在于，所述封装天线包括：天线、耦合结构和测试端；

所述天线、所述耦合结构和所述测试端均设置在封装体中；

所述耦合结构耦接于所述天线的辐射单元和所述测试端，所述耦合结构用于在测试所述辐射单元所在的射频链路时，传输所述射频链路的射频测试信号。

2.根据权利要求1所述的封装天线，其特征在于，所述耦合结构包括采样单元和信号传输路径；

所述采样单元与所述辐射单元耦接，所述采样单元用于采集所述辐射单元的射频测试信号；

所述信号传输路径耦接所述采样单元和所述测试端，所述信号传输路径用于传输所述射频测试信号。

3.根据权利要求2所述的封装天线，其特征在于，所述采样单元包括片状结构，所述片状结构与所述辐射单元之间具有感应间距，以供与所述辐射单元感应耦合。

4.根据权利要求2所述的封装天线，其特征在于，所述信号传输路径中的金属结构包括以下至少一个部件：连通所述封装体的不同金属层的金属过孔、位于至少一金属层的微带线、同轴线和焊盘。

5.根据权利要求1所述的封装天线，其特征在于，所述测试端的金属引脚外漏在所述封装体外。

6.根据权利要求1所述的封装天线，其特征在于，所述测试端用于与测试设备或参考地连接。

7.根据权利要求1所述的封装天线，其特征在于，所述耦合结构的数量与天线的数量对应，每一耦合结构与一个天线单独耦接；

或者，所述耦合结构的数量少于天线的数量，至少一个耦合结构耦接多个天线。

8.一种射频芯片，其特征在于，包括：裸片以及如权利要求1-7中任一所述的封装天线；

所述裸片与所述封装天线中的天线耦接，以形成射频链路；

所述封装天线中的测试端用于在测试所述射频链路时将外部的测试设备和所述射频链路构成测试回路。

9.根据权利要求8所述的射频芯片，其特征在于，所述封装天线中的测试端还用于与参考地连接或短接。

10.一种射频芯片的测试装置，其特征在于，包括：测试电路板、芯片链接座；

所述测试电路板，布置有用于测试如权利要求8或9所述的射频芯片的至少一条信号传输路径；

所述芯片链接座，设置在所述测试电路板上，用于连接所述射频芯片的测试端，以供利用其中的所述信号传输路径传输所述测试端所在的射频测试链路上的射频测试信号。

11.根据权利要求10所述的测试装置，其特征在于，所述芯片链接座包括：盖板和多个探针；

所述盖板用于压合所述射频芯片；

其中的一所述探针耦接于信号传输路径，用于与测试端连接以连通射频测试链路。

12.根据权利要求10所述的测试装置，其特征在于，还包括：第一测试单元，耦接于其中的一信号传输路径，用于将射频测试信号转换成中频测试信号；

第二测试单元，耦接于其中的另一信号传输路径，用于将中频测试信号转换成射频测试信号。

13.一种射频芯片的测试方法，其特征在于，包括：

利用第一探针、第一信号传输路径、和待测射频芯片的第一测试端所构建的所述射频芯片的第一射频测试链路，获取所述射频芯片的发射天线的射频测试信号，以对所述射频芯片的射频发射链路进行测试；和/或

利用第二探针、第二信号传输路径、和待测射频芯片的第二测试端所构建的所述射频芯片的第二射频测试链路，向所述射频芯片的接收天线发射射频测试信号，以对所述射频芯片的射频接收链路进行测试。