CN117276282A - 一种显示面板、制备方法及显示装置 - Google Patents

一种显示面板、制备方法及显示装置 Download PDF

Info

Publication number
CN117276282A
CN117276282A CN202210674860.8A CN202210674860A CN117276282A CN 117276282 A CN117276282 A CN 117276282A CN 202210674860 A CN202210674860 A CN 202210674860A CN 117276282 A CN117276282 A CN 117276282A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
display panel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210674860.8A
Other languages
English (en)
Inventor
周天民
刘凤娟
胡合合
刘威
卢昱行
王浩然
黄杰
王利忠
宁策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210674860.8A priority Critical patent/CN117276282A/zh
Publication of CN117276282A publication Critical patent/CN117276282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开一种显示面板、制备方法及显示装置，涉及显示技术领域，能够提高氧化物半导体的电子迁移率，以使氧化物半导体的薄膜晶体管适用于高分辨率的小尺寸产品。一种显示面板，包括：氧化物半导体层；诱导层，设置于沟道区域对应的所述氧化物半导体层的表面，所述诱导层用于诱导所述氧化物半导体层与所述诱导层的接触界面结晶化。

Description

一种显示面板、制备方法及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板、制备方法及显示装置。
背景技术
目前，在显示技术领域，氧化物半导体作为薄膜晶体管的有源层材料，稳定性较高，因此在一些产品中取代了非晶硅半导体，尤其在高分辨率、高刷新率以及大尺寸等领域取得较大范围的应用。
然而，现有的氧化物半导体材料的电子迁移率较低，难以应用于高分辨率的小尺寸产品中。
发明内容
本申请实施例提供一种显示面板、制备方法及显示装置，能够提高氧化物半导体的电子迁移率，以使氧化物半导体的薄膜晶体管适用于高分辨率的小尺寸产品。
本申请实施例的第一方面，提供一种显示面板，包括：
氧化物半导体层；
诱导层，设置于沟道区域对应的所述氧化物半导体层的表面，所述诱导层用于诱导所述氧化物半导体层与所述诱导层的接触界面结晶化。
在一些实施方式中，所述显示面板，还包括：
衬底层；
栅极，设置于所述衬底层与所述氧化物半导体层之间，和/或，所述氧化物半导体层设置于所述衬底层与所述栅极之间。
在一些实施方式中，在所述氧化物半导体层设置于所述衬底层与所述栅极之间的情况下，所述栅极在所述衬底层上的正投影落入所述诱导层在所述衬底层上的正投影。
在一些实施方式中，在所述栅极设置于所述衬底层与所述氧化物半导体层之间的情况下，所述诱导层在所述衬底层上的正投影落入所述栅极在所述衬底层上的正投影，和/或，所述氧化物半导体层在所述衬底层上的正投影落入所述栅极在所述衬底层上的正投影。
在一些实施方式中，所述诱导层在所述衬底层上的正投影与所述栅极在所述衬底层上的正投影的单边尺寸差值范围为-0.2μm至0.8μm。
在一些实施方式中，所述显示面板，还包括：
源极，覆盖于所述氧化物半导体层一端的边缘；
漏极，覆盖于所述氧化物半导体层另一端的边缘；
刻蚀阻挡层，设置于所述源极和所述氧化物半导体层之间，以及设置于所述漏极与所述氧化物半导体层之间，所述刻蚀阻挡层包括第一通孔和第二通孔，所述源极通过所述第一通孔与所述氧化物半导体层电连接，所述漏极通过所述第二通孔与所述氧化物半导体层电连接。
在一些实施方式中，所述刻蚀阻挡层包括氧化硅和/或氮化硅。
在一些实施方式中，所述栅极包括第一栅极和第二栅极；
所述第一栅极设置于所述衬底层与所述氧化物半导体层之间，所述氧化物半导体层设置于所述衬底层与所述第二栅极之间；
所述第二栅极在所述衬底层上的正投影落入所述诱导层在所述衬底层上的正投影。
在一些实施方式中，所述诱导层包括第一诱导层和第二诱导层；
所述第一诱导层设置于所述氧化物半导体层远离所述衬底层一侧的表面，所述第二诱导层设置于所述氧化物半导体层靠近所述衬底层一侧的表面。
在一些实施方式中，所述诱导层在所述氧化物半导体层的表面具有镂空区域。
在一些实施方式中，在所述氧化物半导体层的所述沟道区域形成的电流方向上，所述诱导层在所述氧化物半导体层的表面呈条状设置。
在一些实施方式中，所述显示面板，还包括：
发光器件，包括阳极，所述阳极与所述源极或所述漏极电连接；
或，
像素电极，与所述源极或所述漏极电连接；
液晶层，设置于所述像素电极远离所述衬底层的一侧。
在一些实施方式中，所述诱导层包括金属材料；和/或，
所述氧化物半导体层包括氧化铟锡锌、氧化铟镓锌和氧化铟锌中的至少一种。
在一些实施方式中，所述氧化物半导体层的厚度范围为20nm至70nm；和/或，
所述诱导层的厚度范围为10nm至100nm；和/或，
所述栅极的厚度范围为200nm至600nm；和/或，
在所述氧化物半导体层与所述诱导层的接触界面结晶化形成结晶层的情况下，所述结晶层的厚度范围为1至5nm。
本申请实施例的第二方面，提供一种显示面板的制备方法，用于制备如第一方面所述的显示面板，所述制备方法包括：
设置氧化物半导体层；
设置诱导层，其中，所述诱导层设置于沟道区域对应的所述氧化物半导体层的表面；
对所述氧化物半导体层和所述诱导层的堆叠结构进行热退火，以诱导所述氧化物半导体层与所述诱导层的接触界面结晶化。
在一些实施方式中，所述设置氧化物半导体层之前，还包括：
在衬底层的一侧设置栅极；
所述设置诱导层，包括：
在所述栅极远离所述衬底层的一侧设置所述诱导层；
所述设置氧化物半导体层，包括：
在所述诱导层远离所述衬底层的一侧设置所述氧化物半导体层，以使所述氧化物半导体层靠近所述衬底层的一侧表面与所述诱导层接触连接；
所述对所述氧化物半导体层和所述诱导层的堆叠结构进行热退火之后，还包括：
设置电极金属层；
刻蚀所述电极金属层，以形成源极和漏极，其中，所述源极覆盖于所述氧化物半导体层一端的边缘并相互电连接，所述漏极覆盖于所述氧化物半导体层另一端的边缘并相互电连接；
对未被所述源极和所述漏极覆盖的所述氧化物半导体层的表面进行等离子修复，以使未被所述源极和所述漏极覆盖的所述氧化物半导体层的表面由导体化状态恢复为非导体化状态；
或，
在所述氧化物半导体层远离所述衬底层的一侧设置刻蚀阻挡层；
对所述刻蚀阻挡层进行刻蚀，以形成第一通孔和第二通孔；
设置源极和漏极，以使所述源极通过所述第一通孔与所述氧化物半导体层电连接，所述漏极通过所述第二通孔与所述氧化物半导体层电连接。
本申请实施例的第三方面，提供一种显示装置，包括：
如第一方面所述显示面板。
本申请实施例提供的显示面板、制备方法及显示装置，通过在氧化物半导体层的表面设置诱导层，诱导层用于诱导氧化物半导体层与诱导层的接触界面结晶化，结晶化的氧化物半导体的原子层排列规则且致密，使得氧化物半导体的电子迁移率得到提高，可以提高沟道区域的氧化物半导体层的电子迁移率，进而得到高电子迁移率的氧化物半导体层，可以用于制备高电子迁移率的薄膜晶体管，应用于更高分辨率和小尺寸的高端显示产品中。能够在不恶化氧化物半导体材料稳定性的前提下，提升现有材料的迁移率，具备很高的产品可行性。
附图说明
图1为本申请实施例提供的一种显示面板的示意性局部结构示意图；
图2为本申请实施例提供的另一种显示面板的示意性局部结构示意图；
图3为本申请实施例提供的又一种显示面板的示意性局部结构示意图；
图4为本申请实施例提供的再一种显示面板的示意性局部结构示意图；
图5为本申请实施例提供的一种显示面板的示意性局部结构示意图；
图6为本申请实施例提供的另一种显示面板的示意性局部结构示意图；
图7为本申请实施例提供的又一种显示面板的示意性局部结构示意图；
图8为本申请实施例提供的再一种显示面板的示意性局部结构示意图；
图9为本申请实施例提供的一种显示面板的示意性局部结构示意图；
图10为本申请实施例提供的一种未设置诱导层的氧化物半导体层结构对应的电流电压曲线；
图11为本申请实施例提供的一种设置诱导层的氧化物半导体层结构对应的电流电压曲线；
图12为本申请实施例提供的四种诱导层的图形的示意性结构图；
图13为本申请实施例提供的一种显示面板的制备方法的示意性流程图；
图14为本申请实施例提供的一种显示装置的示意性结构图。
具体实施方式
为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
目前，在显示技术领域，氧化物半导体作为薄膜晶体管的有源层材料，稳定性较高，因此在一些产品中取代了非晶硅半导体，尤其在高分辨率、高刷新率以及大尺寸等领域取得较大范围的应用。然而，现有的氧化物半导体材料的电子迁移率较低，难以应用于高分辨率的小尺寸产品中。
有鉴于此,本申请实施例提供一种显示面板、制备方法及显示装置，能够提高氧化物半导体的电子迁移率，以使氧化物半导体的薄膜晶体管适用于高分辨率的小尺寸产品。
本申请实施例的第一方面，提供一种显示面板，图1为本申请实施例提供的一种显示面板的示意性局部结构示意图；图2为本申请实施例提供的另一种显示面板的示意性局部结构示意图；图3为本申请实施例提供的又一种显示面板的示意性局部结构示意图。结合图1-3，显示面板包括：氧化物半导体层100；诱导层200，设置于沟道区域对应的氧化物半导体层100的表面，诱导层200用于诱导氧化物半导体层100与诱导层200的接触界面结晶化。显示面板还包括衬底层300，氧化物半导体层100和诱导层200均设置于衬底层300的同一侧。
示例性的，如图1所示，诱导层200设置于氧化物半导体层100远离衬底层300的一侧表面。如图2所示，诱导层200设置于氧化物半导体层100靠近衬底层300的一侧表面。如图3所示，氧化物半导体层100远离衬底层300的一侧表面以及氧化物半导体层100靠近衬底层300的一侧表面均设置有诱导层200。
示例性的，在高温环境中，例如在热退火工艺中，诱导层200可以诱导与诱导层200接触的氧化物半导体层100的表面结晶化，结晶化的氧化物半导体层100的表面可以形成结晶层薄膜。结晶层薄膜的氧化物半导体分子是相对有序排列的，氧化物半导体层100未结晶化的部分的分子是无序排列的，即在诱导层200与氧化物半导体层100的接触界面结晶化的过程可以理解为，诱导层200与氧化物半导体层100的接触界面的氧化物半导体分子由无序排列变为有序排列的过程，在此过程中诱导层200起到了诱导氧化物半导体分子有序排列的作用。诱导层200设置于氧化物半导体层100的沟道区域的表面，结晶化的氧化物半导体分子的电子迁移率比未结晶化的氧化物半导体分子的电子迁移率更高，则沟道区域对应的氧化物半导体层100表面的结晶层可以提高沟道区域的电子迁移率，进而提高氧化物半导体层100对应的器件的电子迁移率，以提高器件的电学性能。
近年来，随着氧化物半导体在显示技术领域的广泛应用，氧化物半导体逐步取代非晶硅半导体，成为高端显示产品的主要应用技术，目前在高分辨率(8K)、高刷新率(120Hz)以及大尺寸(65&110inch)等领域取得瞩目成就，但氧化物半导体技术的发展受到迁移率的限制。传统氧化物薄膜晶体管主要采用单层IGZO(氧化铟镓锌)作为沟道层，但是随着产品的升级和小尺寸领域的应用，急需更高迁移率、更高稳定性的氧化物薄膜晶体管。氧化物半导体通常指的是金属氧化物半导体材料。现有的高迁移率氧化物半导体材料的迁移率通常在20cm2/Vs左右，更高迁移率的氧化物半导体材料的稳定性，尤其光照稳定性大幅度下降，应用在产品中的信赖性难以保证，而开发叠层氧化物结构，不同材料的金属氧化物，制作工艺复杂，且成本较高。
针对上述问题，本申请实施例提供的显示面板，通过在氧化物半导体层100的表面设置诱导层200，诱导层200用于诱导氧化物半导体层100与诱导层200的接触界面结晶化，结晶化的氧化物半导体的原子层排列规则且致密，使得氧化物半导体的电子迁移率得到提高，可以提高沟道区域的氧化物半导体层的电子迁移率，进而得到高电子迁移率的氧化物半导体层，可以用于制备高电子迁移率的薄膜晶体管，应用于更高分辨率和小尺寸的高端显示产品中。能够在不恶化氧化物半导体材料稳定性的前提下，提升现有材料的迁移率，具备很高的产品可行性。
在一些实施方式中，显示面板还包括：栅极，氧化物半导体层设置于衬底层与栅极之间。栅极在衬底层上的正投影落入诱导层在衬底层上的正投影。诱导层在衬底层上的正投影与栅极在衬底层上的正投影的单边尺寸差值范围为-0.2μm至0.8μm。
示例性的，图4为本申请实施例提供的再一种显示面板的示意性局部结构示意图。如图4所示，氧化物半导体层100设置于衬底层300与栅极400之间，栅极400在衬底层300上的正投影落入诱导层200在衬底层300上的正投影。需要说明的是，沟道区域是栅极400与氧化物半导体层100的正对区域，在栅极400通入扫描信号的情况下，栅极400与氧化物半导体层100的发生半导体电荷感应，可以在氧化物半导体层100上形成沟道区域，在氧化物半导体层100的沟道区域的两端需要进行导体化处理，导体化处理的过程中，栅极400可以作为遮挡，导体化处理过程可以利用栅极400的刻蚀工艺，刻蚀过程中的等离子体对裸露的氧化物半导体层100进行轰击，被轰击后的氧化物半导体层100具有导体性能，等离子体可以是氦气或氟。栅极400在衬底层300上的正投影落入诱导层200在衬底层300上的正投影，诱导层200在衬底层300上的正投影与栅极400在衬底层300上的正投影的单边尺寸差值范围为-0.2μm至0.8μm。在导体化处理的过程中，诱导层200的尺寸大于栅极400的尺寸，可以避免等离子体轰击到沟道区域，进而避免沟道区域的边缘被导体化，失去薄膜晶体管的开关特性。若沟道区域被导体化处理，则氧化物薄膜晶体管的阈值电压会发生偏移，影响晶体管的开关特性。诱导层200在导体化处理的过程中可以起到保护沟道区域不被导体化的作用，以保证栅极400正对的氧化物半导体层100的沟道区域未被导体化处理，以保证薄膜晶体管的开关特性。图4所示的显示面板的结构为顶栅结构。
在一些实施方式中，栅极设置于衬底层与氧化物半导体层之间。诱导层在衬底层上的正投影落入栅极在衬底层上的正投影。氧化物半导体层在衬底层上的正投影落入栅极在衬底层上的正投影。
示例性的，图5为本申请实施例提供的一种显示面板的示意性局部结构示意图。如图5所示，栅极400设置于衬底层300与氧化物半导体层100之间。诱导层200在衬底层300上的正投影落入栅极400在衬底层300上的正投影。氧化物半导体层100在衬底层300上的正投影落入栅极400在衬底层300上的正投影。图5所示的结构为底栅结构，在底栅结构中栅极400的尺寸可以大于氧化物半导体层100的尺寸，则栅极400的尺寸可以大于诱导层200的尺寸，底栅结构无需对氧化物半导体层100进行导体化处理。在底栅结构中栅极400的尺寸可以大于氧化物半导体层100的尺寸，栅极可以起到遮光作用，可以遮挡沟道区域，将衬底层300之外的光线遮挡，避免射入沟道区域影响沟道的电性。
示例性的，图4和图5所示，诱导层200与氧化物半导体层100接触界面形成有结晶层110。
在一些实施方式中，栅极包括第一栅极和第二栅极；第一栅极设置于衬底层与氧化物半导体层之间，氧化物半导体层设置于衬底层与第二栅极之间；第二栅极在衬底层上的正投影落入诱导层在衬底层上的正投影。
在一些实施方式中，诱导层包括第一诱导层和第二诱导层；第一诱导层设置于氧化物半导体层远离衬底层一侧的表面，第二诱导层设置于氧化物半导体层靠近衬底层一侧的表面。
示例性的，图6为本申请实施例提供的另一种显示面板的示意性局部结构示意图。如图6所示，栅极包括第一栅极410和第二栅极420，第一栅极410设置于衬底层300与氧化物半导体层200之间，氧化物半导体层100设置于衬底层300与第二栅极420之间。诱导层包括第一诱导层210和第二诱导层220，第一诱导层210设置于氧化物半导体层100与第二栅极420之间，第二诱导层220设置于氧化物半导体层100与第一栅极410之间。第二栅极420在衬底层300上的正投影落入第一诱导层210在衬底层300上的正投影。第一栅极410通电的情况下，氧化物半导体层100在靠近第一栅极410一侧可以形成第一沟道区域，第二栅极420通电的情况下，氧化物半导体层100在靠近第二栅极420一侧可以形成第二沟道区域，第一沟道区域与第二沟道区域重叠，则可以形成双栅结构，用于形成双栅薄膜晶体管，双栅薄膜晶体管的电学性能更加稳定，电性更加优化。氧化物半导体层100两侧表面的诱导层可以用于分别形成对应的两个结晶层，分别为第一结晶层111和第二结晶层112，在顶栅结构、底栅结构或双栅结构中均适用，两侧的结晶层可以增加提高电子迁移率的幅度，更利于电流的形成，增强薄膜晶体管的电性。
在一些实施方式中，诱导层200可以包括金属材料，例如铜或铝，铜和铝较为容易刻蚀，容易得到图形化的诱导层200。
在一些实施方式中，氧化物半导体层100可以包括IZO(氧化铟锌)、IGZO和ITZO(氧化铟锡锌)中的至少一种，还可以包括氧化铟镓掺杂稀土成分。例如钨或钼等，即IGXO，X的成分可以是钨、钼、铝或其他稀土金属。
示例性的，在采用ITZO作为氧化物半导体层的材料的情况下，其中In/Sn/Zn的配比可以为36.5:15:48.5，可选配比区间为氧化锌30％至70％，氧化铟10％至50％，氧化锡15％至35％。
示例性的，诱导层200采用Al材料，可以借助光学显微镜观察的金属Al诱导层，TEM(透射电子显微镜)测试分析发现接近Al诱导层一侧的ITZO生成了部分球形结晶区域，分析认为Al的诱导作用使得ITZO结构部分有序化，同时氧空位缺陷减少，有利于提升材料迁移率。
示例性的，在加热环境条件下，金属具有夺取氧的能力，金属氧化物容易失去氧，此处的氧为大分子，当金属夺取到金属氧化物中的大分子氧后，失去大分子氧的金属氧化物会形成断键，当金属把夺走的大分子氧还给金属氧化物后，经过失去大分子氧后又得到大分子氧的金属氧化物半导体层的局部区域的金属氧化物分子会重新排列，由无需排列变为局部有序排列，局部有序排列的金属氧化物分子可以形成结晶层110。
在一些实施方式中，显示面板还包括源极和漏极，源极和漏极分别电连接氧化物半导体层的两端，栅极设置于源极和漏极之间。示例性的，图7为本申请实施例提供的又一种显示面板的示意性局部结构示意图。如图7所示，基于顶栅结构，源极S与氧化物半导体层100的一端电连接，漏极D与氧化物半导体层100的另一端电连接，沟道区域位于源极S和漏极D之间。在栅极400通电的情况下，沟道区域导通，则源极S和漏极D导通，对应的薄膜晶体管开启。
在一些实施方式中，显示面板还包括：源极，覆盖于氧化物半导体层一端的边缘；漏极，覆盖于氧化物半导体层另一端的边缘。刻蚀阻挡层，设置于源极和氧化物半导体层之间，以及设置于漏极与氧化物半导体层之间，刻蚀阻挡层包括第一通孔和第二通孔，源极通过所述第一通孔与氧化物半导体层电连接，漏极通过第二通孔与氧化物半导体层电连接。
示例性的，图8为本申请实施例提供的再一种显示面板的示意性局部结构示意图。如图8所示，在底栅结构中，源极S覆盖于氧化物半导体层100一端的边缘；漏极D覆盖于氧化物半导体层100另一端的边缘。刻蚀阻挡层500包括第一通孔510和第二通孔520，源极S通过第一通孔510与氧化物半导体层100电连接，漏极D通过第二通孔520与氧化物半导体层100电连接。示例性的，如图8所示，诱导层200的尺寸可以大于栅极400的尺寸。
参考图8，可以通过刻蚀工艺形成源极S和漏极D的图形，在刻蚀工艺过程中，等离子体会对氧化物半导体层100的裸露区域形成导体化。为避免刻蚀形成源极S和漏极D的过程中对氧化物半导体层100的裸露区域形成导体化损伤，则可以在氧化物半导体层100与源极S和漏极D之间设置刻蚀阻挡层500，用于保护氧化物半导体层100，避免等离子体的轰击。则需要在刻蚀阻挡层500上设置第一通孔510和第二通孔520，以实现源极S和漏极D分别与氧化物半导体层100的电连接，形成薄膜晶体管。示例性的，刻蚀阻挡层500的厚度范围可以是80nm至150nm。
在一些实施方式中，刻蚀阻挡层500可以包括氧化硅和氮化硅，可以只有氧化硅，也可以只有氮化硅，还是可以是氧化硅和氮化硅的层叠结构，容易制备得到。
在一些实施方式中，显示面板还包括：发光器件，包括阳极，阳极与源极或漏极电连接。则显示面板为有机发光显示面板，属于自主发光的显示面板。
在一些实施方式中，显示面板还包括：像素电极，与源极或漏极电连接；液晶层，设置于像素电极远离衬底层的一侧。则显示面板为液晶显示面板，属于被动发光显示面板。
示例性的，图9为本申请实施例提供的一种显示面板的示意性局部结构示意图。如图9所示，发光器件包括阳极600，漏极D与阳极600电连接，相邻发光器件之间设置有像素界定层700。显示面板还包括遮光层LS、缓冲层buffer、栅绝缘层GI、间绝缘层ILD和平坦层PLN&PV，平坦层PLN&PV可以包括两种膜层，分别是有机层PLN和钝化层PV，可以起到保护薄膜晶体管以及平坦膜层的作用。遮光层LS可以遮挡衬底层300之外的光线射入氧化物半导体层100的沟道区域，影响沟道区域的导通特性，造成薄膜晶体管的漏电。若遮光层LS悬空，会产生感应电荷，容易影响薄膜晶体管的开关特性，则需要将遮光层LS接入一个电位信号，例如遮光层LS可以接入源极S，用于接入数据信号，还可以接入扫描信号，则遮光层LS可以作为底部栅极使用。
需要说明的是，图9所示的薄膜晶体管的结构是显示面板中用于驱动发光器件发光或者驱动像素电极的驱动晶体管。
在一些实施方式中，氧化物半导体层100的厚度范围为20nm至70nm。诱导层200的厚度范围为10nm至100nm。栅极400的厚度范围为200nm至600nm。在氧化物半导体层100与诱导层200的接触界面结晶化形成结晶层的情况下，结晶层110的厚度范围为1至5nm。缓冲层buffer的厚度范围可以为200nm至600nm，可以阻隔衬底层300的杂质离子。
示例性的，图10为本申请实施例提供的一种未设置诱导层的氧化物半导体层结构对应的电流电压曲线；图11为本申请实施例提供的一种设置诱导层的氧化物半导体层结构对应的电流电压曲线。由图10可知，未设置诱导层结构的氧化物薄膜晶体管的电子迁移率通常在20cm2/Vs，由图11可知，设置有诱导层的氧化物薄膜晶体管的电子迁移率可以达到40cm2/Vs，对于电子迁移率的改善是翻倍的。需要说明的是，图10和图11的横坐标为氧化物薄膜晶体管的栅极电压，单位V，纵坐标为氧化物薄膜晶体管的漏极与栅极之间的电流，单位A。图10和图11中多条曲线对应的是在源极和漏极之间施加的不同测试电压下的测试曲线，图10所示电流电压曲线中氧化物薄膜晶体管的开态电流小于图11所示的开态电流，示例性的，开态电流可以是栅极电压为15V附近时流经漏极的电流，开态电流越大代表电子迁移率越大。需要说明的是图10和图11是利用相同的沟道宽长比的氧化物薄膜晶体管进行的实验，图10和图11对应的只是未设置诱导层和设置诱导层的单一变量。
在一些实施方式中，诱导层200在氧化物半导体层100的表面具有镂空区域。可以理解为诱导层200在氧化物半导体层100的表面进行图形化设置，例如可以是回字形、L形、U形、十字形、条形或V形等，还可以是多个块状排列，至少两个块状之间是断开的，本申请实施例不作具体限定。诱导层200的图形化设置，会使得结晶层110也具有图形化，可以利用降低氧化物薄膜晶体管的漏电流。另外，随着显示面板尺寸的增大或分辨率的增大，显示面板的运行时长越长，发热量越大，诱导层200的镂空区域设置，使得诱导层200在氧化物半导体层100上具有图形，进而诱导结晶层110具有图形，可以起到散热作用，能够改善氧化物薄膜晶体管的热效应性能，提高使用寿命。
示例性的，在氧化物半导体层100的沟道区域形成的电流方向上，诱导层200在氧化物半导体层100的表面呈条状设置。可以使得结晶层110在沟道区域行程的电流方向上呈条状，可以进一步增强沟道的导电性能，进而改善氧化物薄膜晶体管的漏电效应，降低漏电流。
示例性的，图12为本申请实施例提供的四种诱导层的图形的示意性结构图。如图4所示，诱导层200在氧化物半导体层100的表面呈条状、十字形、回字形或块状排布。在氧化物薄膜晶体管开启的状态下，源极与漏极导通，氧化物半导体层的沟道区域形成的电流方向为源极与漏极的导通的源漏电流Isd。
本申请实施例的第二方面，提供一种显示面板的制备方法，用于制备如第一方面所述的显示面板，图13为本申请实施例提供的一种显示面板的制备方法的示意性流程图。如图13所示，所述制备方法包括：
S101：设置氧化物半导体层。可以经过成膜和刻蚀过程得到图形化的氧化物半导体层，刻蚀可以借助于对膜层的曝光和显影进行图形转印，之后刻蚀得到氧化物半导体层。
S201：设置诱导层，其中，诱导层设置于沟道区域对应的氧化物半导体层的表面。需要说明的是，在诱导层设置于氧化物半导体层的下表面的情况下，需要先制备诱导层，后制备氧化物半导体层；在诱导层设置于氧化物半导体层的上表面的情况下，需要先制备氧化物半导体层，后制备诱导层。则步骤S101和步骤S201的流程顺序可以根据结构进行设置。
S301：对氧化物半导体层和诱导层的堆叠结构进行热退火，以诱导氧化物半导体层与诱导层的接触界面结晶化。氧化物半导体层和诱导层制备完成后，可以进行热退火，以使氧化物半导体层与诱导层的接触界面结晶化。热退火后的氧化物半导体层的方块电阻由无法测量变为500至5000Ω。
本申请实施例提供的显示面板的制备方法，通过在氧化物半导体层的表面设置诱导层，诱导层用于诱导氧化物半导体层与诱导层的接触界面结晶化，结晶化的氧化物半导体的电子迁移率得到提高，可以提高沟道区域的氧化物半导体层的电子迁移率，进而得到高电子迁移率的氧化物半导体层，可以用于制备高电子迁移率的薄膜晶体管，应用于更高分辨率和小尺寸的高端显示产品中。能够在不恶化氧化物半导体材料稳定性的前提下，提升现有材料的迁移率，具备很高的产品可行性。
在一些实施方式中，步骤S101之前，还可以包括：
在衬底层的一侧设置栅极。可以制备底栅结构。
步骤201，可以包括：
在栅极远离衬底层的一侧设置诱导层。
步骤S101，可以包括：
在诱导层远离衬底层的一侧设置氧化物半导体层，以使氧化物半导体层靠近衬底层的一侧表面与诱导层接触连接。
步骤S301之后，还包括：
设置电极金属层。
刻蚀电极金属层，以形成源极和漏极，其中，源极覆盖于氧化物半导体层一端的边缘并相互电连接，漏极覆盖于氧化物半导体层另一端的边缘并相互电连接。
对未被源极和漏极覆盖的氧化物半导体层的表面进行等离子修复，以使未被源极和漏极覆盖的氧化物半导体层的表面由导体化状态恢复为非导体化状态。可以采用化学气相沉积设备进行等离子修复，可以是对导体化的氧化物半导体层进行补氧的处理，使其恢复非导体的状态。此步骤，可以无需设置刻蚀阻挡层，可以减少刻蚀阻挡层的第一通孔和第二通孔的刻蚀流程，简化工艺流程，减少制造成本。
在一些实施方式中，步骤S301之后，可以包括：
在氧化物半导体层远离衬底层的一侧设置刻蚀阻挡层。刻蚀阻挡层对于氧化物半导体层的保护属于物理遮挡防护，避免在刻蚀得到源极和漏极的过程中对氧化物半导体层产生导体化处理的损伤，保护效果更为可靠。
对刻蚀阻挡层进行刻蚀，以形成第一通孔和第二通孔。
设置源极和漏极，以使源极通过第一通孔与氧化物半导体层电连接，漏极通过第二通孔与氧化物半导体层电连接。
本申请实施例的第三方面，提供一种显示装置，图14为本申请实施例提供的一种显示装置的示意性结构图。如图14所示，显示装置包括：如第一方面所述显示面板1000。
本申请实施例提供的显示装置可以是智能手机、平板电脑、笔记本电脑、电视或其他显示器，本申请实施例提供的显示装置的显示面板1000具有第一方面所有特征。
需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (17)

1.一种显示面板，其特征在于，包括：
氧化物半导体层；
诱导层，设置于沟道区域对应的所述氧化物半导体层的表面，所述诱导层用于诱导所述氧化物半导体层与所述诱导层的接触界面结晶化。
2.根据权利要求1所述显示面板，其特征在于，还包括：
衬底层；
栅极，设置于所述衬底层与所述氧化物半导体层之间，和/或，所述氧化物半导体层设置于所述衬底层与所述栅极之间。
3.根据权利要求2所述的显示面板，其特征在于，在所述氧化物半导体层设置于所述衬底层与所述栅极之间的情况下，所述栅极在所述衬底层上的正投影落入所述诱导层在所述衬底层上的正投影。
4.根据权利要求2所述的显示面板，其特征在于，在所述栅极设置于所述衬底层与所述氧化物半导体层之间的情况下，所述诱导层在所述衬底层上的正投影落入所述栅极在所述衬底层上的正投影，和/或，所述氧化物半导体层在所述衬底层上的正投影落入所述栅极在所述衬底层上的正投影。
5.根据权利要求3所述的显示面板，其特征在于，所述诱导层在所述衬底层上的正投影与所述栅极在所述衬底层上的正投影的单边尺寸差值范围为-0.2μm至0.8μm。
6.根据权利要求3所述的显示面板，其特征在于，还包括：
源极，覆盖于所述氧化物半导体层一端的边缘；
漏极，覆盖于所述氧化物半导体层另一端的边缘；
刻蚀阻挡层，设置于所述源极和所述氧化物半导体层之间，以及设置于所述漏极与所述氧化物半导体层之间，所述刻蚀阻挡层包括第一通孔和第二通孔，所述源极通过所述第一通孔与所述氧化物半导体层电连接，所述漏极通过所述第二通孔与所述氧化物半导体层电连接。
7.根据权利要求6所述的显示面板，其特征在于，所述刻蚀阻挡层包括氧化硅和/或氮化硅。
8.根据权利要求2所述的显示面板，其特征在于，所述栅极包括第一栅极和第二栅极；
所述第一栅极设置于所述衬底层与所述氧化物半导体层之间，所述氧化物半导体层设置于所述衬底层与所述第二栅极之间；
所述第二栅极在所述衬底层上的正投影落入所述诱导层在所述衬底层上的正投影。
9.根据权利要求2-8中任一项所述的显示面板，其特征在于，所述诱导层包括第一诱导层和第二诱导层；
所述第一诱导层设置于所述氧化物半导体层远离所述衬底层一侧的表面，所述第二诱导层设置于所述氧化物半导体层靠近所述衬底层一侧的表面。
10.根据权利要求9所述的显示面板，其特征在于，所述诱导层在所述氧化物半导体层的表面具有镂空区域。
11.根据权利要求9所述的显示面板，其特征在于，在所述氧化物半导体层的所述沟道区域形成的电流方向上，所述诱导层在所述氧化物半导体层的表面呈条状设置。
12.根据权利要求6所述的显示面板，其特征在于，还包括：
发光器件，包括阳极，所述阳极与所述源极或所述漏极电连接；
或，
像素电极，与所述源极或所述漏极电连接；
液晶层，设置于所述像素电极远离所述衬底层的一侧。
13.根据权利要求1所述的显示面板，其特征在于，
所述诱导层包括金属材料；和/或，
所述氧化物半导体层包括氧化铟锡锌、氧化铟镓锌和氧化铟锌中的至少一种。
14.根据权利要求2所述的显示面板，其特征在于，
所述氧化物半导体层的厚度范围为20nm至70nm；和/或，
所述诱导层的厚度范围为10nm至100nm；和/或，
所述栅极的厚度范围为200nm至600nm；和/或，
在所述氧化物半导体层与所述诱导层的接触界面结晶化形成结晶层的情况下，所述结晶层的厚度范围为1至5nm。
15.一种显示面板的制备方法，其特征在于，用于制备如权利要求1-14中任一项所述的显示面板，所述制备方法包括：
设置氧化物半导体层；
设置诱导层，其中，所述诱导层设置于沟道区域对应的所述氧化物半导体层的表面；
对所述氧化物半导体层和所述诱导层的堆叠结构进行热退火，以诱导所述氧化物半导体层与所述诱导层的接触界面结晶化。
16.根据权利要求15所述的显示面板的制备方法，其特征在于，所述设置氧化物半导体层之前，还包括：
在衬底层的一侧设置栅极；
所述设置诱导层，包括：
在所述栅极远离所述衬底层的一侧设置所述诱导层；
所述设置氧化物半导体层，包括：
在所述诱导层远离所述衬底层的一侧设置所述氧化物半导体层，以使所述氧化物半导体层靠近所述衬底层的一侧表面与所述诱导层接触连接；
所述对所述氧化物半导体层和所述诱导层的堆叠结构进行热退火之后，还包括：
设置电极金属层；
刻蚀所述电极金属层，以形成源极和漏极，其中，所述源极覆盖于所述氧化物半导体层一端的边缘并相互电连接，所述漏极覆盖于所述氧化物半导体层另一端的边缘并相互电连接；
对未被所述源极和所述漏极覆盖的所述氧化物半导体层的表面进行等离子修复，以使未被所述源极和所述漏极覆盖的所述氧化物半导体层的表面由导体化状态恢复为非导体化状态；
或，
在所述氧化物半导体层远离所述衬底层的一侧设置刻蚀阻挡层；
对所述刻蚀阻挡层进行刻蚀，以形成第一通孔和第二通孔；
设置源极和漏极，以使所述源极通过所述第一通孔与所述氧化物半导体层电连接，所述漏极通过所述第二通孔与所述氧化物半导体层电连接。
17.一种显示装置，其特征在于，包括：
如权利要求1-14中任一项所述显示面板。
CN202210674860.8A 2022-06-14 2022-06-14 一种显示面板、制备方法及显示装置 Pending CN117276282A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210674860.8A CN117276282A (zh) 2022-06-14 2022-06-14 一种显示面板、制备方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210674860.8A CN117276282A (zh) 2022-06-14 2022-06-14 一种显示面板、制备方法及显示装置

Publications (1)

Publication Number Publication Date
CN117276282A true CN117276282A (zh) 2023-12-22

Family

ID=89201416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210674860.8A Pending CN117276282A (zh) 2022-06-14 2022-06-14 一种显示面板、制备方法及显示装置

Country Status (1)

Country Link
CN (1) CN117276282A (zh)

Similar Documents

Publication Publication Date Title
US7476900B2 (en) Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP4919811B2 (ja) ドープされた部分を有する堆積チャネル領域を含むトランジスタ
US5640067A (en) Thin film transistor, organic electroluminescence display device and manufacturing method of the same
CN101621076B (zh) 薄膜晶体管及其制造方法和平板显示装置
TWI385760B (zh) 製造陣列基板的方法
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US9337346B2 (en) Array substrate and method of fabricating the same
US9698278B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN107331669A (zh) Tft驱动背板的制作方法
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
US20180197973A1 (en) Manufacturing method of top gate thin-film transistor
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
US9153651B2 (en) Thin film transistor and method for manufacturing the same
CN101887868A (zh) 制造阵列基板的方法
CN103383924A (zh) 阵列基板及其制造方法
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US8603869B2 (en) Method of fabricating thin film transistor having amorphous and polycrystalline silicon
CN105140291A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN112436020B (zh) 一种显示背板及其制备方法
CN117276282A (zh) 一种显示面板、制备方法及显示装置
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
CN101997037A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination