CN117276222A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN117276222A
CN117276222A CN202311272349.6A CN202311272349A CN117276222A CN 117276222 A CN117276222 A CN 117276222A CN 202311272349 A CN202311272349 A CN 202311272349A CN 117276222 A CN117276222 A CN 117276222A
Authority
CN
China
Prior art keywords
chip
welding
bump
supporting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311272349.6A
Other languages
English (en)
Inventor
李德权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfutongke Nantong Microelectronics Co ltd
Original Assignee
Tongfutongke Nantong Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfutongke Nantong Microelectronics Co ltd filed Critical Tongfutongke Nantong Microelectronics Co ltd
Priority to CN202311272349.6A priority Critical patent/CN117276222A/zh
Publication of CN117276222A publication Critical patent/CN117276222A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装结构及其形成方法，形成方法，提供基板，包括相对的上表面和下表面，上表面具有第一焊接手指和支撑手指；提供第一芯片，包括相对的功能面和背面，功能面上具有凸起的第一焊接凸起和第一刚性支撑凸块，覆盖若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；将第一芯片倒装并焊接在基板的上表面上，第一刚性支撑凸块与相应的支撑手指接触以支撑第一芯片，第一焊接凸起与相应的第一焊接手指焊接在一起；形成包覆第一芯片以及覆盖基板上表面的塑封层。使得第一芯片与基板上能较好的焊接在一起，获得较好的焊接形貌(避免第一焊接凸起变形或错位带来的焊接不良问题)，同时防止气泡残留在第一非导电膜中而形成空隙缺陷。

Description

封装结构及其形成方法
技术领域
本申请涉及半导体领域，尤其涉及一种封装结构及其形成方法。
背景技术
目前芯片的堆叠焊接，主要采用热压键合工艺(Thermal Compression Bonding，TCB)，在压力和温度的同步作用下，原位进行焊接。目前主流的堆叠工艺都采用热压键合工艺(TCB)+非导电膜工艺(non-conductive Film，NCF)的方式，非导电膜预先贴合在芯片表面，覆盖芯片表面上的焊接凸起，在焊接过程中，对芯片的背面施加压力并进行加热，非导电膜流动填充在芯片与基板之间，缓冲应力对芯片的影响，并保护焊接凸起，同时芯片的焊接凸起在压力和温度的共同作用下与基板上的焊接手指焊接在一起。
但是，现有在热压键合工艺(TCB)+非导电膜工艺(non-conductive Film，NCF)的过程中，合理和精确的控制压力大小较为困难，压力过小，易导致气泡无法排出及焊接不良等问题，而压力过大，又会导致NCF挤出过多及锡球挤压变形过大等问题。此外，在进行多层芯片的堆叠焊接时，由于不同层的芯片的之间焊接凸起尺寸的差异以及温度差异，均有可能导致在相同压力作用下，不同层的芯片的焊接凸起变形差异巨大，使得部分芯片出容易出现锡球变形严重或是压缩不足的现象，难以兼顾所有各层芯片的焊接凸起挤压变形，增加了工艺的难度。
发明内容
本申请一些实施例提供了一种封装结构的形成方法，包括：
提供基板，所述基板包括相对的上表面和下表面，所述基板的上表面具有若干第一焊接手指和若干支撑手指；
提供第一芯片，所述第一芯片包括相对的功能面和背面，所述第一芯片的功能面上具有凸起的若干第一焊接凸起和若干第一刚性支撑凸块，所述第一芯片的功能面上还具有覆盖所述若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；
将所述第一芯片倒装并焊接在基板的上表面上，在进行所述倒装并焊接时，所述第一刚性支撑凸块与相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起；
形成包覆所述第一芯片以及覆盖基板上表面的塑封层。
在一些实施例中，所述基板的下表面具有若干第二焊接手指，所述基板中具有连接线路，所述基板上表面的部分第一焊接手指通过所述连接线路与所述基板下表面的第二焊接手指电连接；还包括：在所述第二焊接手指的表面上形成外接凸起。
在一些实施例中，所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层或者所述第一焊接凸起包括凸起于所述第一芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第一刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第一刚性支撑凸块的材料为金属；所述支撑手指的表面与所述第一焊接手指的表面齐平，且所述第一刚性支撑凸块的高度小于所述第一焊接凸起的高度；或者所述支撑手指的表面高于所述第一焊接手指的表面，且所述第一刚性支撑凸块的高度等于所述第一焊接凸起中金属柱的高度；所述第一非导电膜的材料为热固化的树脂材料，所述第一非导电膜为干膜，通过贴膜工艺形成在所述第一芯片的功能面上。
在一些实施例中，将所述第一芯片倒装并焊接在基板的上表面上的过程包括：将所述第一芯片与所述基板进行对位，并倒装在所述基板的上表面后，向所述第一芯片的背面施加压力，同时进行加热，所述第一非导电膜呈熔融状态，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触；继续施加压力并提高加热的温度，所述第一非导电膜熔融挤压流出，同时所述第一焊接凸起上焊料层挤压变形，当达到所述焊料层的熔化温度后，所述第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止。
在一些实施例中，所述第一芯片的背面还具有若干连接焊盘和若干支撑焊盘，所述连接焊盘与相应的第一焊接凸起电连接；还包括：提供一个或多个第二芯片，所述第二芯片包括相对的功能面和背面，所述第二芯片的功能面上具有凸起的若干第二焊接凸起和若干第二刚性支撑凸块，所述第二芯片的功能面上还具有覆盖所述若干第二焊接凸起和若干第二刚性支撑凸块的第二非导电膜，且当所述第二芯片为多个时，所述第二芯片的背面还具有若干第二连接焊盘和若干第二支撑焊盘，所述第二连接焊盘与相应的所述第二焊接凸起电连接；将所述第一芯片与所述基板对位并倒装在所述基板的上表面，当所述第二芯片为一个时，将一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，当所述第二芯片大于两个时，将其中一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，将其他第二芯片依次与底部已倒装的第二芯片对位并倒装在相应的第二芯片的背面上；同时进行焊接工艺，将所述第一芯片焊接至所述基板，当所述第二芯片为一个时，将一个所述第二芯片焊接至所述第一芯片，当所述第二芯片为多个时，其中一个所述第二芯片焊接至所述第一芯片，其他第二芯片依次堆叠焊接，且进行焊接工艺时，所述第一芯片功能面的第一刚性支撑凸块与所述基板上表面的相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起，当所述第二芯片为一个时，一个所述第二芯片功能面的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，当所述第二芯片为多个时，其中一个所述第二芯片功能面的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，且该底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层还覆盖所述第二芯片。
在一些实施例中，所述第二焊接凸起为凸起于所述第二芯片的功能面上的焊料层或者所述第二焊接凸起包括凸起于所述第二芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第二刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第二刚性支撑凸块的材料为金属；所述支撑焊盘的表面与所述连接焊盘的表面齐平，且所述第二刚性支撑凸块的高度小于所述第二焊接凸起的高度；或者所述支撑焊盘的表面高于所述连接焊盘的表面，且所述第二刚性支撑凸块的高度等于所述第二焊接凸起中的金属柱的高度；所述第二焊接凸起的高度等于、小于或大于所述第一焊接凸起的高度；所述第一芯片的功能与所述第二芯片的功能相同或不同。
在一些实施例中，所述同时进行焊接工艺的过程包括：将一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上后，或者将多个第二芯片中的其中一个第二芯片作为底层的第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，其他第二芯片依次对位堆叠倒装后，向最上层的所述第二芯片的背面施加压力，同时进行加热，所述第一非导电膜和所述第二非导电膜呈熔融状态，当第二芯片为一个时，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触，一个所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘接触，或者当第二芯片为多个时，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触，所述底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘接触，其他的第二芯片中上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘接触；继续施加压力并提高加热的温度，当所述第二芯片为一个时，所述第一非导电膜和所述第一非导电膜熔融挤压流出，同时所述第一芯片的第一焊接凸起上的焊料层和一个所述第二芯片的第二焊接凸起上的焊料层挤压被变形，当达到所述焊料层的熔化温度后，所述第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止，同时所述第二焊接凸起上的焊料层与相应的所述连接焊盘焊接在一起，此时所述第二刚性支撑凸块与相应的所述支撑焊盘接触，在所述第二刚性支撑凸块与相应的所述支撑焊盘接触时，对所述第二焊接凸起上的焊料层的挤压变形停止，当所述第二芯片为多个时，所述第一非导电膜和所述第一非导电膜熔融挤压流出，同时所述第一芯片的第一焊接凸起上的焊料层和所述第二芯片的第二焊接凸起上的焊料层挤压被变形，当达到所述焊料层的熔化温度后，所述第一芯片的第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止，同时所述底层第二芯片的第二焊接凸起上的焊料层与所述第一芯片背面相应的所述连接焊盘焊接在一起，其他的第二芯片中上层的第二芯片的第二焊接凸起和相应的下层第二芯片背面的第二连接焊盘焊接在一起，此时底层第二芯片的第二刚性支撑凸块与第一芯片相应的所述支撑焊盘接触，其他的第二芯片中上层的第二芯片的第二刚性支撑凸块与和相应的所述第二支撑焊盘接触，在所述第二刚性支撑凸块与相应的所述支撑焊盘接触时，对所述第二焊接凸起上的焊料层的挤压变形停止。
本申请另一些实施例还提供了一种封装结构，包括：
基板，所述基板包括相对的上表面和下表面，所述基板的上表面具有若干第一焊接手指和若干支撑手指；
第一芯片，所述第一芯片包括相对的功能面和背面，所述第一芯片的功能面上具有凸起的若干第一焊接凸起和若干第一刚性支撑凸块，所述第一芯片的功能面上还具有覆盖所述若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；所述第一芯片倒装并焊接在基板的上表面上，所述第一刚性支撑凸块与相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起；
包覆所述第一芯片以及覆盖基板上表面的塑封层。
在一些实施例中，所述基板的下表面具有若干第二焊接手指，所述基板中具有连接线路，所述基板上表面的部分第一焊接手指通过所述连接线路与所述基板下表面的第二焊接手指电连接；还包括：位于所述第二焊接手指的表面上的外接凸起。
在一些实施例中，所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层或者所述第一焊接凸起包括凸起于所述第一芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第一刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第一刚性支撑凸块的材料为金属；在一些实施例中，所述支撑手指的表面与所述第一焊接手指的表面齐平，且所述第一刚性支撑凸块的高度小于所述第一焊接凸起的高度；或者所述支撑手指的表面高于所述第一焊接手指的表面，且所述第一刚性支撑凸块的高度等于所述第一焊接凸起中金属柱的高度；所述第一非导电膜的材料为热固化的树脂材料，所述第一非导电膜通过贴膜工艺形成在所述第一芯片的功能面上。
在一些实施例中，所述第一芯片的背面还具有若干连接焊盘和若干支撑焊盘，所述连接焊盘与相应的第一焊接凸起电连接；还包括：一个或多个第二芯片，所述第二芯片包括相对的功能面和背面，所述第二芯片的功能面上具有凸起的若干第二焊接凸起和若干第二刚性支撑凸块，所述第二芯片的功能面上还具有覆盖所述若干第二焊接凸起和若干第二刚性支撑凸块的第二非导电膜，且当所述第二芯片为多个时，所述第二芯片的背面还具有若干第二连接焊盘和若干第二支撑焊盘，所述第二连接焊盘与相应的所述第二焊接凸起电连接；当所述第二芯片为一个时，一个所述第二芯片倒装并焊接在所述第一芯片的背面上，一个所述第二芯片功能面上的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，一个所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，当所述第二芯片大于两个时，其中一个所述第二芯片作为底层第二芯片倒装并焊接在所述第一芯片的背面上，且该底层第二芯片功能面上的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，且该底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，其他第二芯片依次堆叠焊接，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层还覆盖所述第二芯片。
在一些实施例中，所述第二焊接凸起为凸起于所述第二芯片的功能面上的焊料层或者所述第二焊接凸起包括凸起于所述第二芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第二刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第二刚性支撑凸块的材料为金属；所述支撑焊盘的表面与所述连接焊盘的表面齐平，且所述第二刚性支撑凸块的高度小于所述第二焊接凸起的高度；或者所述支撑焊盘的表面高于所述连接焊盘的表面，且所述第二刚性支撑凸块的高度等于所述第二焊接凸起中的金属柱的高度；所述第二焊接凸起的高度等于、小于或大于所述第一焊接凸起的高度；所述第一芯片的功能与所述第二芯片的功能相同或不同。
本申请前述一些实施例中的半导体结构及其形成方法，所述形成方法，提供基板，所述基板包括相对的上表面和下表面，所述基板的上表面具有若干第一焊接手指和若干支撑手指；提供第一芯片，所述第一芯片包括相对的功能面和背面，所述第一芯片的功能面上具有凸起的若干第一焊接凸起和若干第一刚性支撑凸块，所述第一芯片的功能面上还具有覆盖所述若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；将所述第一芯片倒装并焊接在基板的上表面上，在进行所述倒装并焊接时，所述第一刚性支撑凸块与相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起；形成包覆所述第一芯片以及覆盖基板上表面的塑封层。由于第一芯片的功能面上设置特定的第一刚性支撑凸块，将所述第一芯片倒装并焊接在基板的上表面上的过程中，第一芯片的第一焊接凸起中的焊料层融化后与所述基板上的第一焊接手指焊接在一起时，所述第一芯片的第一刚性支撑凸块才会与基板上的支撑手指接触，以支撑所述第一芯片，所述第一刚性支撑凸块和所述支撑手指承受焊接时的压力，使得第一芯片和基板之间能保持理想的恒定距离，使得所述第一芯片的第一焊接凸起与所述基板上的第一焊接手指能较好的焊接在一起，获得较好的焊接形貌(避免第一焊接凸起变形或错位带来的焊接不良问题)，同时使得第一芯片的第一非导电膜不会被挤出过多，并使得第一芯片和基板上表面之间的气泡较容易被排出，防止气泡残留在第一非导电膜中而形成空隙缺陷。并且在进行焊接时，压力的大小不需要很精确的控制(标准压力±20％范围均可)，从而提高了工艺的窗口。
附图说明
图1-图8为本申请一些实施例中半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请一些实施例提供了一种封装结构的形成方法，下面结合附图对该方法进行详细的描述。
参考图1，提供基板100，所述基板100包括相对的上表面和下表面，所述基板100的上表面具有若干第一焊接手指101和若干支撑手指105。
所述基板100一方面作为后续工艺的载体，另一方面作为本申请形成的封装结构的一部分。
在一些实施例中，所述基板100的上表面具有若干第一焊接手指101和若干支撑手指105，所述基板100的下表面具有若干第二焊接手指102，所述基板100中具有连接线路103，所述基板100上表面的部分第一焊接手指101通过所述连接线路103与所述基板100下表面的第二焊接手指102电连接，所述支撑手指105不与基板100上的其他结构(第一焊接手指101、第二焊接手指102和连接线路103)存在电连接。所述连接线路103可以包括金属线、金属插塞、通孔连接结构、过孔连接结构中的一种或几种。所述第一焊接手指101、第二焊接手指102、连接线路103和支撑手指105的材料的熔点大于后续的焊料层的材料的熔点，在一些具体的实施例中，所述第一焊接手指101、第二焊接手指102、连接线路103和支撑手指105的材料为金属，具体可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中一种或几种。在一些具体的实施例中，所述基板100可以为树脂基板、陶瓷基板、玻璃基板、硅基板、金属基板、印刷电路板(PCB)或柔性电路板(FPC)中的一种。在一些具体的实施例中，所述基板100可以为单层板或者多层板。
在一实施例中，所述支撑手指105的表面与所述第一焊接手指101的表面齐平。在另一实施例中，所述支撑手指105的表面高于所述第一焊接手指101的表面。以与后续不同高度的第一刚性支撑凸块配合以支撑倒装的第一芯片。
所述基板100的上表面的第一焊接手指101后续用于与倒装在基板上表面上的第一芯片的功能面上的相应的第一焊接凸起焊接在一起，所述第一焊接手指101的位置与第一芯片的第一焊接凸起的位置对应，所述基板100的上表面的支撑手指105后续用于与倒装在基板上表面上的第一芯片的功能面上的相应的第一刚性支撑凸块接触，以支撑倒装的第一芯片，所述支撑手指105的位置与第一芯片的第一刚性支撑凸块的位置对应。在一些实施例中，所述若干支撑手指105可以(均匀的)分布在若干第一焊接手指101的周围，以在后续支撑手指105与第一芯片的第一刚性支撑凸块接触时，能更好的支撑所述第一芯片，使得所述第一芯片的第一焊接凸起与所述基板上的第一焊接手指101能更好的焊接在一起(避免第一焊接手指101变形或错位带来的焊接不良问题)，同时使得第一芯片的第一非导电膜不会挤出过多，并使得第一芯片和基板上表面之间的气泡容易被排出，防止气泡残留在第一非导电膜中而形成空隙缺陷。在其他一些实施例中，部分所述支撑手指105可以(均匀的)分布在所述第一焊接手指101的周围，部分所述支撑手指105可以(均匀的)分布在所述第一焊接手指101之间，以在后续支撑手指105与第一芯片的第一刚性支撑凸块接触时，能更好的支撑所述第一芯片，使得所述第一芯片的第一焊接凸起与所述基板上的第一焊接手指101能更好的焊接在一起(避免第一焊接手指101变形或错位带来的焊接不良问题)，同时使得第一芯片的第一非导电膜不会挤出过多，并使得第一芯片和基板上表面之间的气泡更容易被排出，防止气泡残留在第一非导电膜中而形成空隙缺陷。
在一些实施例中，所述基板100的上表面上还具有第一钝化层104，所述第一钝化层104暴露出所述第一焊接手指101和支撑手指105的表面，所述基板100的下表面上还具有第二钝化层107，所述第二钝化层107暴露出所述第二焊接手指102的表面。在一实施例中，所述第一钝化层104和第二钝化层107的材料可以为高分子聚合物，比如树脂。在其他实施例中，第一钝化层104和第二钝化层107的材料可以为无机物，比如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。
继续参考图1，提供第一芯片201，所述第一芯片201包括相对的功能面和背面，所述第一芯片201的功能面上具有凸起的若干第一焊接凸起205和若干第一刚性支撑凸块206，所述第一芯片201的功能面上还具有覆盖所述若干第一焊接凸起205和若干第一刚性支撑凸块206的第一非导电膜207。
在一些实施例中，所述第一芯片201的功能面上还可以具有焊盘，所述第一芯片201中形成有具有特定功能的集成电路，所述焊盘与所述集成电路电连接，所述第一焊接凸块205形成在所述焊盘的表面上，所述第一刚性支撑凸块206为独立的结构，不与所述第一芯片201的其他结构(第一焊接凸块205、集成电路)存在电连接。
在一些实施例中，参考图1，所述第一焊接凸起205包括凸起于所述第一芯片201的功能面上的金属柱203以及位于所述金属柱203顶部表面上的焊料层204。在另一些实施例中所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层。所述支撑手指105的表面与所述第一焊接手指101的表面齐平，所述第一刚性支撑凸块206的高度小于所述第一焊接凸起205(包含焊料层)的高度，所述第一刚性支撑凸块206的顶部表面以及所述支撑手指105的表面上均不会形成焊料材料，所述第一刚性支撑凸块206的材料的熔点大于所述(第一焊接凸起205中的)焊料层204的材料的熔点，所述第一刚性支撑凸块206的材料为金属，后续在将第一芯片倒装并焊接在基板100的上表面时，使得第一芯片201上的第一焊接凸起205中的焊料层204融化后与所述基板上的第一焊接手指101焊接在一起时，所述第一芯片201上的第一刚性支撑凸块206才会与基板100上的支撑手指105接触，以支撑所述第一芯片201，使得第一芯片201和基板100之间保持理想的恒定距离，使得所述第一芯片201上的第一焊接凸起205与所述基板100上的第一焊接手指101能较好的焊接在一起，获得较好的焊接形貌(避免第一焊接凸起205变形或错位带来的焊接不良问题)，同时使得第一芯片201上的第一非导电膜207不会被挤出过多，并使得第一芯片201和基板100上表面之间的气泡较容易被排出，防止气泡残留在第一非导电膜207中而形成空隙缺陷。
在其他实施例中，所述第一刚性支撑凸块206的高度与所述第一焊接凸起205中金属柱211的高度相同，相应的所述支撑手指105的表面高于所述第一焊接手指101的表面，这种情况能达到前述一样的效果，同时所述第一刚性支撑凸块206和第一焊接凸起205可以通过同一工艺(比如电镀)形成，简化了工艺步骤。
在一些实施例中，所述金属柱和所述第一刚性支撑凸块206的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽中的一种或几种，所述焊料层204的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。
所述第一芯片201功能面上的第一焊接凸起205的位置与所述基板100上表面的第一焊接手指101的位置对应，所述第一芯片201功能面上第一刚性支撑凸块206的位置与所述基板100上表面的支撑手指105的位置对应。在一些实施例中，所述若干第一刚性支撑凸块206可以(均匀的)分布在若干第一焊接凸起205的周围，以在后续第一刚性支撑凸块206与支撑手指105接触时，能更好的支撑所述第一芯片201。在其他一些实施例中，部分所述第一刚性支撑凸块206可以(均匀的)分布在所述第一焊接凸起205的周围，部分所述第一刚性支撑凸块206可以(均匀的)分布在所述第一焊接凸起205之间，以在后续第一刚性支撑凸块206与支撑手指105接触时，能更好的支撑所述第一芯片201。
所述第一芯片201的功能面上还具有覆盖所述若干第一焊接凸起205和若干第一刚性支撑凸块206的第一非导电膜207。所述第一非导电膜207的材料为加热时会变成熔融状态(流动)，并且通过热固化的树脂材料。在一些实施例中，所述第一非导电膜207的材料包括热固化的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。所述第一非导电膜207为干膜，通过贴膜工艺形成在所述第一芯片201的功能面上。通过这种方式形成的第一非导电膜207，能缓冲应力对第一芯片的影响，并保护第一焊接凸起205，且相比于现有的在将芯片倒装焊接在基板上后通过底填充的方式形成底填层的方式，效率更好。
在一些实施例中，所述第一芯片201为逻辑芯片/或存储芯片。在一些实施例中，所述逻辑芯片可以包括门阵列、单元基底阵列、嵌入式阵列、结构化专用集成电路(ASIC)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)、中央处理单元(CPU)、微处理单元(MPU)、微控制器单元(MCU)、逻辑集成电路(IC)、应用处理器(AP)、显示驱动器IC(DDI)、射频(RF)芯片、电源芯片或互补金属氧化物半导体(CMOS)图像传感器。在一些实施例中，所述存储芯片可以包括易失性存储芯片(比如动态随机存取存储器(DRAM)或静态RAM(SRAM)或非易失性存储芯片(比如闪存(Flash)、相变RAM(PRAM)、磁阻RAM(MRAM)、铁电RAM(FeRAM)或电阻RAM(ReRAM))。在一具体的实施例中，所述存储芯片可以包括包含DRAM芯片的高带宽存储器(HBM)。
在一些实施例中，后续仅将所述第一芯片201倒装在所述基板100的上表面上。在其他实施例中，后续将多个芯片堆叠倒装在所述基板的上表面上，具体的，请参考图2，除了提供第一芯片201外，还需要提供第二芯片202，后续将第一芯片201倒装在所述基板100的上表面，将第二芯片202倒装在所述第一芯片201的背面，需要说明的是，所述第一芯片201除了具有前述实施例中所述的结构外，所述第一芯片201的背面还具有若干连接焊盘208和若干支撑焊盘209，所述连接焊盘208与相应的第一焊接凸起205电连接，在一具体的实施例中，所述连接焊盘208可以通过通孔互连结构与相应的第一焊接凸起205电连接；还包括：提供第二芯片202，所述第二芯片202包括相对的功能面和背面，所述第二芯片202的功能面上具有凸起的若干第二焊接凸起213和若干第二刚性支撑凸块214，所述第二芯片202的功能面上还具有覆盖所述若干第二焊接凸起213和若干第二刚性支撑凸块214的第二非导电膜215。本实施例中，所述提供的第二芯片202的数量为一个。
在其他实施例中，所述第二芯片202的数量为多个，例如提供的第二芯片202的数量大于等于两个，后续除了将一个所述第二芯片202倒装在所述第一芯片201上后，将其他的第二芯片也可以依次堆叠倒装焊接。当所述第二芯片202的数量为多个时，所述第二芯片202的背面还具有若干第二连接焊盘(图中未示出)和若干第二支撑焊盘(图中未示出)，所述第二连接焊盘与相应的所述第二焊接凸起电连接，已在后续将多个第二芯片依次倒装堆叠焊接时，上下层的第二芯片之间可以通过相应的第二连接焊盘互连，且上层的第二芯片可以通过第二刚性支撑凸块214和相应的第二支撑焊盘支撑。
所述第一芯片201的背面还具有连接焊盘208和支撑焊盘209，所述连接焊盘208用于与后续倒装在第一芯片201背面上的第二芯片202上的第二焊接凸起213焊接在一起，所述支撑焊盘209用于与后续倒装在第一芯片201背面上的第二芯片202上的第二刚性支撑凸块214接触，以支撑第二芯片202。
在一些实施例中，所述支撑焊盘209的表面与所述连接焊盘208的表面齐平。在另一实施例中，所述支撑焊盘209的表面高于所述连接焊盘208的表面。以与后续第二芯片不同高度的第二刚性支撑凸块214配合，以支撑第二芯片。
所述连接焊盘208和支撑焊盘209的材料的熔点大于所述焊料层的材料的熔点，在一些实施例中，所述连接焊盘208和支撑焊盘209的材料为金属，具体可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中一种或几种。
在一些实施例中，所述第二芯片202的功能面上还可以具有焊盘，所述第二芯片202中形成有具有特定功能的集成电路，所述焊盘与所述集成电路电连接，所述第二焊接凸块213形成在所述焊盘的表面上，所述第二刚性支撑凸块214为独立的结构，不与所述第二芯片202的其他结构(第二焊接凸块213、集成电路)存在电连接。
在一些实施例中，继续参考图2，所述第二焊接凸起213包括凸起于所述第二芯片202的功能面上的金属柱211以及位于所述金属柱211顶部表面上的焊料层212。在另一些实施例中所述第二焊接凸起为凸起于所述第二芯片的功能面上的焊料层。所述支撑焊盘209的表面与所述连接焊盘208的表面齐平，所述第二刚性支撑凸块214的高度小于所述第二焊接凸起213(包含焊料层)的高度，所述第二刚性支撑凸块214的顶部表面以及所述支撑手指105的表面上均不会形成焊料材料，所述第二刚性支撑凸块214的材料的熔点大于所述焊料层212的材料的熔点，所述第二刚性支撑凸块214的材料为金属。后续在将第二芯片倒装并焊接在第一芯片201的背面时，使得第二芯片202上的第二焊接凸起213中的焊料层212融化后与所述第一芯片201背面上的连接焊盘208焊接在一起时，所述第二芯片202上的第二刚性支撑凸块214才会与第一芯片201背面上的支撑焊盘209接触，以支撑所述第二芯片202，使得第二芯片202和第一芯片之间保持理想的恒定距离，使得所述第二芯片202上的第二焊接凸起213与所述第一芯片201背面上的连接焊盘208能较好的焊接在一起，获得较好的焊接形貌(避免第二焊接凸起213变形或错位带来的焊接不良问题)，同时使得第二芯片202上的第二非导电膜215不会被挤出过多，并使得第二芯片202和第一芯片201背面之间的气泡较容易被排出，防止气泡残留在第二非导电膜215中而形成空隙缺陷。
在一些实施例中，所述第二刚性支撑凸块214的高度与所述第二焊接凸起213中金属柱211的高度相同，相应的所述支撑焊盘209的表面高于所述连接焊盘208的表面，在达到前述相同的技术效果的同时，所述第二刚性支撑凸块214与所述金属柱211可以通过同一工艺步骤(比如电镀)形成，简化了制作工艺。
在一些实施例中，所述金属柱和所述第二刚性支撑凸块214的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽中的一种或几种，所述焊料层212的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。
所述第二芯片202功能面上的第二焊接凸起213的位置与所述第一芯片201背面上的连接焊盘208的位置对应，所述第二芯片202功能面上的第二刚性支撑凸块214的位置与所述第一芯片201背面上的支撑焊盘209的位置对应。在一些实施例中，所述若干第二刚性支撑凸块214可以(均匀的)分布在若干第二焊接凸起213的周围，以在后续第二刚性支撑凸块214与支撑焊盘209接触时，能更好的支撑所述第二芯片202。在其他一些实施例中，部分所述第二刚性支撑凸块214可以(均匀的)分布在所述第二焊接凸起213的周围，部分所述第二刚性支撑凸块214可以(均匀的)分布在所述第二焊接凸起213之间，以在后续第二刚性支撑凸块214与支撑焊盘209接触时，能更好的支撑所述第二芯片202。
所述第二芯片202的功能面上还具有覆盖所述若干第二焊接凸起213和若干第二刚性支撑凸块214的第二非导电膜215。所述第二非导电膜215的材料为加热时会变成熔融状态(流动)，并且通过热固化的树脂材料。在一些实施例中，所述第二非导电膜215的材料包括热固化的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。所述第二非导电膜215为干膜，通过贴膜工艺形成在所述第二芯片202的功能面上。
在一些实施例中，所述第二芯片202为逻辑芯片或存储芯片。在一些实施例中，所述逻辑芯片可以包括门阵列、单元基底阵列、嵌入式阵列、结构化专用集成电路(ASIC)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)、中央处理单元(CPU)、微处理单元(MPU)、微控制器单元(MCU)、逻辑集成电路(IC)、应用处理器(AP)、显示驱动器IC(DDI)、射频(RF)芯片、电源芯片或互补金属氧化物半导体(CMOS)图像传感器。在一些实施例中，所述存储芯片可以包括易失性存储芯片(比如动态随机存取存储器(DRAM)或静态RAM(SRAM)或非易失性存储芯片(比如闪存(Flash)、相变RAM(PRAM)、磁阻RAM(MRAM)、铁电RAM(FeRAM)或电阻RAM(ReRAM))。在一具体的实施例中，所述存储芯片可以包括包含DRAM芯片的高带宽存储器(HBM)。
在一些实施例中，所述第二芯片202上的第二焊接凸起213的高度等于、小于或大于所述第一芯片201上的第一焊接205凸起的高度；所述第一芯片201的功能与所述第二芯片202的功能相同或不同，以在后续实现具有不同或相同的焊接凸起的多个具有相同或不同功能芯片的堆叠封装。在一具体的实施例中，所述第二芯片202上的第二焊接凸起213的高度等于所述第一芯片201上的第一焊接205凸起的高度，且所述第一芯片201的功能与所述第二芯片202的功能相同或不同。在另一具体的实施例中，所述第二芯片202上的第二焊接凸起213的高度小于所述第一芯片201上的第一焊接205凸起的高度，且所述第一芯片201的功能与所述第二芯片202的功能相同或不同。在又一具体的实施例中，所述第二芯片202上的第二焊接凸起213的高度大于所述第一芯片201上的第一焊接205凸起的高度，且所述第一芯片201的功能与所述第二芯片202的功能相同或不同。
在其他实施例中，当所述第二芯片为多个时，多个所述第二芯片的功能可以相同或不同。不同的第二芯片上的第二焊接凸起的高度可以不同。
参考图3和图5，图3在图1的基础上进行，将所述第一芯片201倒装并焊接在基板100的上表面上，在进行所述倒装并焊接时，所述第一刚性支撑凸块206与相应的所述支撑手指105接触以支撑所述第一芯片201，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手101指焊接在一起。
在一些实施例中，将所述第一芯片201倒装并焊接在基板100的上表面上的过程包括：参考图3，将所述第一芯片201与所述基板100进行对位，并倒装在所述基板100的上表面；参考图5，向所述第一芯片201的背面施加压力，同时进行加热，所述第一非导电膜207呈熔融状态，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手指101接触；继续施加压力并提高加热的温度，所述第一非导电膜207熔融挤压流出，同时所述第一焊接凸起205上焊料层204挤压变形，当达到所述焊料层204的熔化温度后，所述第一焊接凸起205上的焊料层204与相应的所述第一焊接手指101焊接在一起，此时所述第一刚性支撑凸块206与相应的所述支撑手指105接触(所述第一刚性支撑凸块206与所述支撑手指105在该温度下不会融化)，在所述第一刚性支撑凸块206与相应的所述支撑手指104接触时，对所述第一焊接凸起205上的焊料层204的挤压变形停止；进行固化工艺，固化所述第一焊接凸起205上的焊料层204和所述第一非导电膜207，在其他一些实施例中，所述固化工艺可以在后续形成塑封层之后进行。本申请中第一芯片201的功能面上设置特定的第一刚性支撑凸块206，将所述第一芯片201倒装并焊接在基板100的上表面上的过程中，第一芯片201上的第一焊接凸起205中的焊料层融化后与所述基板上的第一焊接手指101焊接在一起时，所述第一芯片201上的第一刚性支撑凸块206才会与基板100上的支撑手指105接触，以支撑所述第一芯片201，所述第一刚性支撑凸块206和所述支撑手指105承受焊接时的压力，使得第一芯片201和基板100之间能保持理想的恒定距离，使得所述第一芯片的第一焊接凸起与所述基板上的第一焊接手指101能较好的焊接在一起，获得较好的焊接形貌(避免第一焊接凸起205变形或错位带来的焊接不良问题)，同时使得第一芯片201上的第一非导电膜207不会被挤出过多，并使得第一芯片201和基板100上表面之间的气泡较容易被排出，防止气泡残留在第一非导电膜207中而形成空隙缺陷。并且在进行焊接时，压力的大小不需要很精确的控制(标准压力±20％范围均可)，从而提高了工艺的窗口。
在其他实施例中，当存在多个芯片(包括一个第一芯片201以及一个或多个第二芯片202)的堆叠时。在一具体的实施例中，当存在一个第一芯片201和一个第二芯片202进行堆叠时，首先参考图4，图4在图2的基础上进行，首先，将所述第一芯片201与所述基板100对位并倒装在所述基板100的上表面，将一个所述第二芯片202与所述第一芯片201对位并倒装在所述第一芯片201的背面上；参考图6，同时进行焊接工艺，将所述第一芯片201焊接至所述基板100，将一个所述第二芯片202焊接至所述第一芯片201，进行焊接工艺时，所述第一芯片201功能面上的第一刚性支撑凸块206与基板100上表面相应的所述支撑手指105接触以支撑所述第一芯片201，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手指101焊接在一起，一个所述第二芯片202的功能面上的第二刚性支撑凸块214与所述第一芯片的背面相应的支撑焊盘209接触以支撑所述第二芯片202，所述第二芯片202的功能面上的第二焊接凸起213与所述第一芯片201背面上相应的连接焊盘208焊接在一起。
在另一具体的实施例中，当存在一个第一芯片201和多个(≥两个)第二芯片进行堆叠时，首先，将所述第一芯片201与所述基板100对位并倒装在所述基板100的上表面，当将其中一个第二芯片202与所述第一芯片201对位并倒装在所述第一芯片201的背面上，将其他第二芯片(图中未示出)依次与底部已倒装的第二芯片对位并倒装在该第二芯片的背面上；同时进行焊接工艺，将所述第一芯片201焊接至所述基板100，其中一个第二芯片202焊接至所述第一芯片201，其他第二芯片依次堆叠焊接，且进行焊接工艺时，其中一个第二芯片202功能面的第二刚性支撑凸块214与第一芯片201背面相应的支撑焊盘209接触以支撑所述第二芯片，且该第二芯片202的功能面上的第二焊接凸起213与所述第一芯片201背面上相应的连接焊盘208焊接在一起，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层还覆盖所述第二芯片。
在一些实施例中，继续参考图6，当存在一个第一芯片201和一个第二芯片202进行堆叠时，所述同时进行焊接工艺的过程包括：将一个所述第二芯片202与所述第一芯片201对位并倒装在所述第一芯片201的背面上后，向所述第二芯片202的背面施加压力，同时进行加热，所述第一非导电膜207和所述第二非导电膜215呈熔融状态，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手指101接触，一个所述第二芯片202的功能面上的第二焊接凸起213与所述第一芯片201背面上相应的连接焊盘208接触；继续施加压力并提高加热的温度，所述第一非导电膜207和所述第一非导电膜215熔融挤压流出，同时所述第一焊接凸起205上的焊料层204和所述第二焊接凸起213上的焊料层212挤压被变形，当达到所述焊料层(204、205)的熔化温度后，所述第一焊接凸起205上的焊料层204与相应的所述第一焊接手指101焊接在一起，此时所述第一刚性支撑凸块206与相应的所述支撑手指105接触，在所述第一刚性支撑凸块206与相应的所述支撑手指105接触时，对所述第一焊接凸起205上的焊料层204的挤压变形停止，所述第二焊接凸起213上的焊料层212与相应的所述连接焊盘208焊接在一起，此时所述第二刚性支撑凸块214与相应的所述支撑焊盘209接触，在所述第二刚性支撑凸块214与相应的所述支撑焊盘209接触时，对所述第二焊接凸起213上的焊料层212的挤压变形停止；进行固化工艺，固化所述第一刚性支撑凸块205上的焊料层204、所述第二刚性支撑凸块213上的焊料层212、所述第一非导电膜207和所述第二非导电膜209，在其他一些实施例中，所述固化工艺可以在后续形成塑封层之后进行。本申请进行多层芯片的堆叠封装时，每一层芯片的功能面上均设置有相应的刚性支撑凸块，本实施例中以两层芯片的堆叠封装作为示例进行说明，在其他实施例中，所述堆叠的芯片层数可以大于两层。本实施例中，所述两层芯片包括位于第一层的第一芯片和位于第二层的第二芯片，所述第一芯片201的功能面上设置特定的第一刚性支撑凸块206，所述第二芯片202的功能面上设置特定的第二刚性支撑凸块214，将所述第一芯片201倒装基板100的上表面，将第二芯片202倒装在第一芯片201的背面上后，同时进行焊接的过程中，第一芯片201上的第一焊接凸起205中的焊料层204融化后与所述基板100上的第一焊接手指101焊接在一起时，所述第一芯片201上的第一刚性支撑凸块206才会与基板100上的支撑手指105接触，以支撑所述第一芯片201，所述第一刚性支撑凸块206和所述支撑手指105承受焊接时的压力，使得第一芯片201和基板100之间能保持理想的恒定距离，使得所述第一芯片的第一焊接凸起与所述基板上的第一焊接手指101能较好的焊接在一起，获得较好的焊接形貌(避免第一焊接凸起205变形或错位带来的焊接不良问题)，同时使得第一芯片201上的第一非导电膜207不会被挤出过多，并使得第一芯片201和基板100上表面之间的气泡较容易被排出，防止气泡残留在第一非导电膜207中而形成空隙缺陷，同时，第二芯片202上的第二焊接凸起213中的焊料层212融化后与所述第一芯片201背面上的连接焊盘208焊接在一起时，所述第二芯片202上的第二刚性支撑凸块214才会与第一芯片201背面上的支撑焊盘209接触，以支撑所述第二芯片202，使得第二芯片202和第一芯片之间保持理想的恒定距离，使得所述第二芯片202上的第二焊接凸起213与所述第一芯片201背面上的连接焊盘208能较好的焊接在一起，获得较好的焊接形貌(避免第二焊接凸起213变形或错位带来的焊接不良问题)，同时使得第二芯片202上的第二非导电膜215不会被挤出过多，并使得第二芯片202和第一芯片201背面之间的气泡较容易被排出，防止气泡残留在第二非导电膜215中而形成空隙缺陷。并且，本申请在进行多芯片的堆叠封装时，只需进行一步同时焊接工艺，就可以将多层芯片之间进行焊接以及将第一层芯片与基板进行焊接，简化了工艺过程，提高了效率。并且，针对不同层的芯片的功能面上的焊接凸起的尺寸或高度不同时，本申请只需要在最上层的芯片的背面施加一定的压力，通过每一层芯片的功能面上相应的刚性支撑结构可以很好的控制每一层芯片的高度，因而使得每一层的芯片都可以具有较好的焊接形貌，防止了不同层的芯片由于焊接凸起的尺寸或高度不同带来的焊接不良的问题，减小了多层芯片堆叠时工艺的复杂度，并且在进行焊接时，压力的大小不需要很精确的控制(标准压力±20％范围均可)，从而提高了工艺的窗口。
在另一些实施例中，当存在一个第一芯片201和多个(≥两个)第二芯片202进行堆叠时，所述同时进行焊接工艺的过程包括：将多个第二芯片中的其中一个第二芯片作为底层的第二芯片202与所述第一芯片201对位并倒装在所述第一芯片201的背面上，其他第二芯片依次对位堆叠倒装后，向最上层的所述第二芯片的背面施加压力，同时进行加热，所述第一非导电膜207和所述第二非导电膜215呈熔融状态，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手指101接触，所述底层第二芯片202的功能面上的第二焊接凸起与所述第一芯片201背面上相应的连接焊盘208接触，其他的第二芯片中上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘接触；继续施加压力并提高加热的温度，所述第一非导电膜207和所述第一非导电膜215熔融挤压流出，同时所述第一芯片201的第一焊接凸起205上的焊料层204和所述第二芯片202的第二焊接凸起213上的焊料层212挤压被变形，当达到所述焊料层(204/212)的熔化温度后，所述第一芯片201的第一焊接凸起205上的焊料层204与相应的所述第一焊接手指101焊接在一起，此时所述第一刚性支撑凸块206与相应的所述支撑手指105接触，在所述第一刚性支撑凸块206与相应的所述支撑手指105接触时，对所述第一焊接凸起205上的焊料层204的挤压变形停止，同时所述底层第二芯片202的第二焊接凸起213上的焊料层212与所述第一芯片201背面相应的所述连接焊盘208焊接在一起，其他的第二芯片中上层的第二芯片的第二焊接凸起和相应的下层第二芯片背面的第二连接焊盘焊接在一起，此时底层第二芯片202的第二刚性支撑凸块214与第一芯片201相应的所述支撑焊盘209接触，其他的第二芯片中上层的第二芯片的第二刚性支撑凸块与和相应的所述第二支撑焊盘接触，在所述第二刚性支撑凸块214与相应的所述支撑焊盘209接触时，对所述第二焊接凸起214上的焊料层212的挤压变形停止。
在一些实施例中，参考图7，形成包覆所述第一芯片201以及覆盖基板100上表面的塑封层110；在所述第二焊接手指102的表面上形成外接凸起111。或者参考图8，形成包覆所述第一芯片201、第二芯片202以及覆盖基板100上表面的塑封层110；在所述第二焊接手指102的表面上形成外接凸起111。
在一具体的实施例中，所述塑封层110的材料可以为含填料的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；或者也可以为含填料的聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。所述填料可以为无机填料或有机填料。形成所述塑封层110的工艺包括注塑工艺或转塑工艺。所述外接凸起111的材料可以为锡、锡银、锡铅、银铜、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。形成所述外接凸起111包括网板印刷。
本申请另一些实施例还提供了一种封装结构，参考图7，包括：
基板100，所述基板100包括相对的上表面和下表面，所述基板100的上表面具有若干第一焊接手指101和若干支撑手指105；
第一芯片201，所述第一芯片201包括相对的功能面和背面，所述第一芯片201的功能面上具有凸起的若干第一焊接凸起205和若干第一刚性支撑凸块206，所述第一芯片201的功能面上还具有覆盖所述若干第一焊接凸起205和若干第一刚性支撑凸块206的第一非导电膜207；所述第一芯片201倒装并焊接在基板100的上表面上，所述第一刚性支撑凸块206与相应的所述支撑手指105接触以支撑所述第一芯片201，所述第一芯片201的功能面上的第一焊接凸起205与所述基板100上表面相应的第一焊接手指101焊接在一起；
包覆所述第一芯片201以及覆盖基板100上表面的塑封层。
在一些实施例中，所述基板100的下表面具有若干第二焊接手指102，所述基板100中具有连接线路103，所述基板100上表面的部分第一焊接手指101通过所述连接线路103与所述基板100下表面的第二焊接手指102电连接；还包括：位于所述第二焊接手指102的表面上的外接凸起111。
在一些实施例中，所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层或者所述第一焊接凸起205包括凸起于所述第一芯片201的功能面上的金属柱203以及位于所述金属柱203顶部表面上的焊料层204，所述第一刚性支撑凸块206的材料的熔点大于所述焊料层204的材料的熔点，所述第一刚性支撑凸块206的材料为金属。在一些实施例中，所述支撑手指105的表面与所述第一焊接手指101的表面齐平，且所述第一刚性支撑凸块206的高度小于所述第一焊接凸起205的高度；或者所述支撑手指206的表面高于所述第一焊接手指101的表面，且所述第一刚性支撑凸块206的高度等于所述第一焊接凸起213中金属柱211的高度。
在一些实施例中，所述第一非导电膜207的材料为热固化的树脂材料，所述第一非导电膜207通过贴膜工艺形成在所述第一芯片201的功能面上。
在一些实施例中，参考图8，所述第一芯片201的背面还具有若干连接焊盘208和若干支撑焊盘209，所述连接焊盘208与相应的第一焊接凸起205电连接；还包括：一个或多个第二芯片202，所述第二芯片202包括相对的功能面和背面，所述第二芯片202的功能面上具有凸起的若干第二焊接凸起213和若干第二刚性支撑凸块214，所述第二芯片202的功能面上还具有覆盖所述若干第二焊接凸起213和若干第二刚性支撑凸块214的第二非导电膜215，且当所述第二芯片202为多个时，所述第二芯片的背面还具有若干第二连接焊盘和若干第二支撑焊盘(图中未示出)，所述第二连接焊盘与相应的所述第二焊接凸起电连接；当所述第二芯片202为一个时，一个所述第二芯片202倒装并焊接在所述第一芯片201的背面上，一个所述第二芯片202功能面上的第二刚性支撑凸块214与第一芯片201背面相应的支撑焊盘209接触以支撑所述第二芯片202，一个所述第二芯片202的功能面上的第二焊接凸起213与所述第一芯片背面上相应的连接焊盘208焊接在一起，当所述第二芯片202大于两个时，其中一个所述第二芯片作为底层第二芯片202倒装并焊接在所述第一芯片201的背面上，且该底层第二芯片202功能面上的第二刚性支撑凸块214与第一芯片201背面相应的支撑焊盘209接触以支撑所述第二芯片，且该底层第二芯片202的功能面上的第二焊接凸起213与所述第一芯片201背面上相应的连接焊盘208焊接在一起，其他第二芯片依次堆叠焊接，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层110还覆盖所述第二芯片。
在一些实施例中，所述第二焊接凸起213为凸起于所述第二芯片202的功能面上的焊料层或者所述第二焊接凸起213包括凸起于所述第二芯片202的功能面上的金属柱211以及位于所述金属柱211顶部表面上的焊料层212，所述第二刚性支撑凸块214的材料的熔点大于所述焊料层212的材料的熔点，，所述第二刚性支撑凸块214的材料为金属。在一些实施例中，所述支撑焊盘208的表面与所述连接焊盘209的表面齐平，且所述第二刚性支撑凸块214的高度小于所述第二焊接凸起213的高度；或者所述支撑焊盘209的表面高于所述连接焊盘208的表面，且所述第二刚性支撑凸块214的高度等于所述第二焊接凸起213中的金属柱211的高度。
在一些实施例中，所述第二焊接凸起213的高度等于、小于或大于所述第一焊接凸起205的高度；所述第一芯片201的功能与所述第二芯片202的功能相同或不同
需要说明的是，本公开中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本公开的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见(或参考)即可。
本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。

Claims (13)

1.一种封装结构的形成方法，其特征在于，包括：
提供基板，所述基板包括相对的上表面和下表面，所述基板的上表面具有若干第一焊接手指和若干支撑手指；
提供第一芯片，所述第一芯片包括相对的功能面和背面，所述第一芯片的功能面上具有凸起的若干第一焊接凸起和若干第一刚性支撑凸块，所述第一芯片的功能面上还具有覆盖所述若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；
将所述第一芯片倒装并焊接在基板的上表面上，在进行所述倒装并焊接时，所述第一刚性支撑凸块与相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起；
形成包覆所述第一芯片以及覆盖基板上表面的塑封层。
2.如权利要求1所述的封装结构的形成方法，其特征在于，所述基板的下表面具有若干第二焊接手指，所述基板中具有连接线路，所述基板上表面的部分第一焊接手指通过所述连接线路与所述基板下表面的第二焊接手指电连接；还包括：在所述第二焊接手指的表面上形成外接凸起。
3.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层或者所述第一焊接凸起包括凸起于所述第一芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第一刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第一刚性支撑凸块的材料为金属；所述支撑手指的表面与所述第一焊接手指的表面齐平，且所述第一刚性支撑凸块的高度小于所述第一焊接凸起的高度；或者所述支撑手指的表面高于所述第一焊接手指的表面，且所述第一刚性支撑凸块的高度等于所述第一焊接凸起中金属柱的高度；所述第一非导电膜的材料为热固化的树脂材料，所述第一非导电膜为干膜，通过贴膜工艺形成在所述第一芯片的功能面上。
4.如权利要求3所述的封装结构的形成方法，其特征在于，将所述第一芯片倒装并焊接在基板的上表面上的过程包括：将所述第一芯片与所述基板进行对位，并倒装在所述基板的上表面后，向所述第一芯片的背面施加压力，同时进行加热，所述第一非导电膜呈熔融状态，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触；继续施加压力并提高加热的温度，所述第一非导电膜熔融挤压流出，同时所述第一焊接凸起上焊料层挤压变形，当达到所述焊料层的熔化温度后，所述第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止。
5.如权利要求3所述的封装结构的形成方法，其特征在于，所述第一芯片的背面还具有若干连接焊盘和若干支撑焊盘，所述连接焊盘与相应的第一焊接凸起电连接；还包括：提供一个或多个第二芯片，所述第二芯片包括相对的功能面和背面，所述第二芯片的功能面上具有凸起的若干第二焊接凸起和若干第二刚性支撑凸块，所述第二芯片的功能面上还具有覆盖所述若干第二焊接凸起和若干第二刚性支撑凸块的第二非导电膜，且当所述第二芯片为多个时，所述第二芯片的背面还具有若干第二连接焊盘和若干第二支撑焊盘，所述第二连接焊盘与相应的所述第二焊接凸起电连接；将所述第一芯片与所述基板对位并倒装在所述基板的上表面，当所述第二芯片为一个时，将一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，当所述第二芯片大于两个时，将其中一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，将其他第二芯片依次与底部已倒装的第二芯片对位并倒装在相应的第二芯片的背面上；同时进行焊接工艺，将所述第一芯片焊接至所述基板，当所述第二芯片为一个时，将一个所述第二芯片焊接至所述第一芯片，当所述第二芯片为多个时，其中一个所述第二芯片焊接至所述第一芯片，其他第二芯片依次堆叠焊接，且进行焊接工艺时，所述第一芯片功能面的第一刚性支撑凸块与所述基板上表面的相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起，当所述第二芯片为一个时，一个所述第二芯片功能面的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，当所述第二芯片为多个时，其中一个所述第二芯片功能面的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，且该底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层还覆盖所述第二芯片。
6.如权利要求5所述的封装结构的形成方法，其特征在于，所述第二焊接凸起为凸起于所述第二芯片的功能面上的焊料层或者所述第二焊接凸起包括凸起于所述第二芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第二刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第二刚性支撑凸块的材料为金属；所述支撑焊盘的表面与所述连接焊盘的表面齐平，且所述第二刚性支撑凸块的高度小于所述第二焊接凸起的高度；或者所述支撑焊盘的表面高于所述连接焊盘的表面，且所述第二刚性支撑凸块的高度等于所述第二焊接凸起中的金属柱的高度。
7.如权利要求6所述的封装结构的形成方法，其特征在于，所述第二焊接凸起的高度等于、小于或大于所述第一焊接凸起的高度；所述第一芯片的功能与所述第二芯片的功能相同或不同。
8.如权利要求5所述的封装结构的形成方法，其特征在于，所述同时进行焊接工艺的过程包括：将一个所述第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上后，或者将多个第二芯片中的其中一个第二芯片作为底层的第二芯片与所述第一芯片对位并倒装在所述第一芯片的背面上，其他第二芯片依次对位堆叠倒装后，向最上层的所述第二芯片的背面施加压力，同时进行加热，所述第一非导电膜和所述第二非导电膜呈熔融状态，当第二芯片为一个时，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触，一个所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘接触，或者当第二芯片为多个时，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指接触，所述底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘接触，其他的第二芯片中上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘接触；继续施加压力并提高加热的温度，当所述第二芯片为一个时，所述第一非导电膜和所述第一非导电膜熔融挤压流出，同时所述第一芯片的第一焊接凸起上的焊料层和一个所述第二芯片的第二焊接凸起上的焊料层挤压被变形，当达到所述焊料层的熔化温度后，所述第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止，同时所述第二焊接凸起上的焊料层与相应的所述连接焊盘焊接在一起，此时所述第二刚性支撑凸块与相应的所述支撑焊盘接触，在所述第二刚性支撑凸块与相应的所述支撑焊盘接触时，对所述第二焊接凸起上的焊料层的挤压变形停止，当所述第二芯片为多个时，所述第一非导电膜和所述第一非导电膜熔融挤压流出，同时所述第一芯片的第一焊接凸起上的焊料层和所述第二芯片的第二焊接凸起上的焊料层挤压被变形，当达到所述焊料层的熔化温度后，所述第一芯片的第一焊接凸起上的焊料层与相应的所述第一焊接手指焊接在一起，此时所述第一刚性支撑凸块与相应的所述支撑手指接触，在所述第一刚性支撑凸块与相应的所述支撑手指接触时，对所述第一焊接凸起上的焊料层的挤压变形停止，同时所述底层第二芯片的第二焊接凸起上的焊料层与所述第一芯片背面相应的所述连接焊盘焊接在一起，其他的第二芯片中上层的第二芯片的第二焊接凸起和相应的下层第二芯片背面的第二连接焊盘焊接在一起，此时底层第二芯片的第二刚性支撑凸块与第一芯片相应的所述支撑焊盘接触，其他的第二芯片中上层的第二芯片的第二刚性支撑凸块与和相应的所述第二支撑焊盘接触，在所述第二刚性支撑凸块与相应的所述支撑焊盘接触时，对所述第二焊接凸起上的焊料层的挤压变形停止。
9.一种封装结构，其特征在于，包括：
基板，所述基板包括相对的上表面和下表面，所述基板的上表面具有若干第一焊接手指和若干支撑手指；
第一芯片，所述第一芯片包括相对的功能面和背面，所述第一芯片的功能面上具有凸起的若干第一焊接凸起和若干第一刚性支撑凸块，所述第一芯片的功能面上还具有覆盖所述若干第一焊接凸起和若干第一刚性支撑凸块的第一非导电膜；所述第一芯片倒装并焊接在基板的上表面上，所述第一刚性支撑凸块与相应的所述支撑手指接触以支撑所述第一芯片，所述第一芯片的功能面上的第一焊接凸起与所述基板上表面相应的第一焊接手指焊接在一起；
包覆所述第一芯片以及覆盖基板上表面的塑封层。
10.如权利要求9所述的封装结构，其特征在于，所述基板的下表面具有若干第二焊接手指，所述基板中具有连接线路，所述基板上表面的部分第一焊接手指通过所述连接线路与所述基板下表面的第二焊接手指电连接；还包括：位于所述第二焊接手指的表面上的外接凸起。
11.如权利要求9所述的封装结构，其特征在于，所述第一焊接凸起为凸起于所述第一芯片的功能面上的焊料层或者所述第一焊接凸起包括凸起于所述第一芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第一刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第一刚性支撑凸块的材料为金属；所述支撑手指的表面与所述第一焊接手指的表面齐平，且所述第一刚性支撑凸块的高度小于所述第一焊接凸起的高度；或者所述支撑手指的表面高于所述第一焊接手指的表面，且所述第一刚性支撑凸块的高度等于所述第一焊接凸起中金属柱的高度；所述第一非导电膜的材料为热固化的树脂材料，所述第一非导电膜通过贴膜工艺形成在所述第一芯片的功能面上。
12.如权利要求11所述的封装结构法，其特征在于，所述第一芯片的背面还具有若干连接焊盘和若干支撑焊盘，所述连接焊盘与相应的第一焊接凸起电连接；还包括：一个或多个第二芯片，所述第二芯片包括相对的功能面和背面，所述第二芯片的功能面上具有凸起的若干第二焊接凸起和若干第二刚性支撑凸块，所述第二芯片的功能面上还具有覆盖所述若干第二焊接凸起和若干第二刚性支撑凸块的第二非导电膜，且当所述第二芯片为多个时，所述第二芯片的背面还具有若干第二连接焊盘和若干第二支撑焊盘，所述第二连接焊盘与相应的所述第二焊接凸起电连接；当所述第二芯片为一个时，一个所述第二芯片倒装并焊接在所述第一芯片的背面上，一个所述第二芯片功能面上的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，一个所述第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，当所述第二芯片大于两个时，其中一个所述第二芯片作为底层第二芯片倒装并焊接在所述第一芯片的背面上，且该底层第二芯片功能面上的第二刚性支撑凸块与第一芯片背面相应的支撑焊盘接触以支撑所述第二芯片，且该底层第二芯片的功能面上的第二焊接凸起与所述第一芯片背面上相应的连接焊盘焊接在一起，其他第二芯片依次堆叠焊接，其他第二芯片中上层第二芯片功能面的第二刚性支撑凸块均与相应的下层第二芯片背面的第二支撑焊盘接触，且该上层第二芯片的功能面上的第二焊接凸起与相应的下层第二芯片背面的第二连接焊盘焊接在一起；所述塑封层还覆盖所述第二芯片。
13.如权利要求12所述的封装结构，其特征在于，所述第二焊接凸起为凸起于所述第二芯片的功能面上的焊料层或者所述第二焊接凸起包括凸起于所述第二芯片的功能面上的金属柱以及位于所述金属柱顶部表面上的焊料层，所述第二刚性支撑凸块的材料的熔点大于所述焊料层的材料的熔点，所述第二刚性支撑凸块的材料为金属；所述支撑焊盘的表面与所述连接焊盘的表面齐平，且所述第二刚性支撑凸块的高度小于所述第二焊接凸起的高度；或者所述支撑焊盘的表面高于所述连接焊盘的表面，且所述第二刚性支撑凸块的高度等于所述第二焊接凸起中的金属柱的高度；所述第二焊接凸起的高度等于、小于或大于所述第一焊接凸起的高度；所述第一芯片的功能与所述第二芯片的功能相同或不同。
CN202311272349.6A 2023-09-27 2023-09-27 封装结构及其形成方法 Pending CN117276222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311272349.6A CN117276222A (zh) 2023-09-27 2023-09-27 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311272349.6A CN117276222A (zh) 2023-09-27 2023-09-27 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117276222A true CN117276222A (zh) 2023-12-22

Family

ID=89211866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311272349.6A Pending CN117276222A (zh) 2023-09-27 2023-09-27 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117276222A (zh)

Similar Documents

Publication Publication Date Title
US10978370B2 (en) Integrated fan-out packages with embedded heat dissipation structure
US11456257B2 (en) Semiconductor package with dual sides of metal routing
US11127644B2 (en) Planarization of semiconductor packages and structures resulting therefrom
US9142498B2 (en) Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections
TWI503930B (zh) 封裝上封裝元件與封裝半導體晶粒的方法
US20180114781A1 (en) Package structure and manufacturing method thereof
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US20130300000A1 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
CN105679681A (zh) 集成电路封装焊盘以及形成方法
US10734328B2 (en) Semiconductor package and manufacturing method thereof
US10872850B2 (en) Package structure and method of forming thereof
WO2015081747A1 (zh) 封装结构
US20130075905A1 (en) Semiconductor Chips and Semiconductor Packages and Methods of Fabricating the Same
US7498199B2 (en) Method for fabricating semiconductor package
CN117276222A (zh) 封装结构及其形成方法
TWI743983B (zh) 用於形成半導體裝置封裝的技術及相關封裝，中間產品和方法
CN103745933A (zh) 封装结构的形成方法
CN117976553A (zh) 封装结构及其形成方法
CN117976554A (zh) 封装结构的形成方法
US9589877B2 (en) Semiconductor device and method for manufacturing the same
CN103824785A (zh) 封装结构的形成方法
US20240234269A9 (en) Semiconductor package and method for fabricating the same
US20240136262A1 (en) Semiconductor package and method for fabricating the same
CN116544119A (zh) 封装结构及其形成方法
CN117976556A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination