CN117272916A - 一种版图自动生成方法、装置、设备和可读存储介质 - Google Patents
一种版图自动生成方法、装置、设备和可读存储介质 Download PDFInfo
- Publication number
- CN117272916A CN117272916A CN202311552956.8A CN202311552956A CN117272916A CN 117272916 A CN117272916 A CN 117272916A CN 202311552956 A CN202311552956 A CN 202311552956A CN 117272916 A CN117272916 A CN 117272916A
- Authority
- CN
- China
- Prior art keywords
- layout
- unit
- information
- generating
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000002184 metal Substances 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000002372 labelling Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及一种版图自动生成方法、装置、设备和可读存储介质，其中，SRAM版图自动生成方法包括：获取存储单元模板、基极连接单元和边缘单元；获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。解决了传统的SRAM版图的生成方法无法满足自动产生符合需求的SRAM阵列的问题，提高了SRAM版图的生成效率。
Description
技术领域
本申请涉及半导体制造技术领域，特别是涉及一种版图自动生成方法、装置、设备和可读存储介质。
背景技术
SRAM(Static Random Access Memory，静态随机存储记忆体)是一种只要供电就保持数据的半导体存储器。SRAM具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等优点，广泛应用于各种电子器件中。因此，SRAM是任何一个半导体逻辑制程都不可缺少的部分。
虽然传统SRAM版图的生成方法可以满足目前SRAM版图的设计要求，但对于产品与测试芯片，可能需要不同容量、不同面积、不同尺寸的SRAM阵列，传统的SRAM版图的生成方法无法满足自动产生符合需求的SRAM阵列，SRAM版图的生成方法效率不高。
发明内容
基于此，有必要针对上述技术问题，提供一种版图自动生成方法、装置、设备和可读存储介质。
第一方面，本申请实施例提供了一种版图自动生成方法，所述方法包括：
获取存储单元模板、基极连接单元和边缘单元；
获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；
基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
在其中一个实施例中，基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图，包括：
根据所述生成信息中存储阵列的预设容量和驱动电路尺寸，计算所述存储单元模板的行列数，对所述存储单元模板以所述行列数进行阵列得到版图；
根据所述生成信息中的基极距离和驱动电路尺寸，在所述版图中插入基极连接单元；
补全所述版图的边缘部分的边缘单元，得到目标版图。
在其中一个实施例中，所述获取存储单元模板、基极连接单元和边缘单元包括：获取SRAM模板版图和版图信息；其中，所述版图信息包括器件相关层信息、金属层级信息、器件真值表和SRAM识别层；
识别出所述SRAM模板版图中的存储单元、基极连接单元和边缘单元；
根据所述SRAM识别层，得到所述存储单元、所述基极连接单元和所述边缘单元的尺寸信息；
根据所述器件相关层信息，识别出所述存储单元中的器件及其类型；再基于所述金属层级信息，识别出所述存储单元中的字线、位线和电源线；根据栅与有源区尺寸计算出所述存储单元中各个所述器件的沟道尺寸；
对所述存储单元做镜像和翻转，拼接成2x2的存储单元模板。
在其中一个实施例中，所述版图信息中：
所述器件相关层信息包括用于识别器件及尺寸的所需层的层序号和功能序号；
所述金属层级信息包括金属及通孔对应层的层序号、功能序号和金属方案；
所述器件真值表包括器件类型以及各个器件类型的层组成，用于识别器件类型和生成网表；
所述SRAM识别层包括存储单元对应的标识层，用于标定存储单元的边界。
在其中一个实施例中，根据所述器件相关层信息，识别出所述存储单元中的器件及其类型包括：
识别所述存储单元中的下拉晶体管、上拉晶体管和传输晶体管。
在其中一个实施例中，所述版图自动生成方法还包括在所述目标版图上，在用于和外围电路连接的对应位置，打上字线、位线和电源线的标签。
在其中一个实施例中，所述版图自动生成方法还包括根据所述器件真值表，基于所述目标版图生成网表。
第二方面，本申请实施例还提供了一种版图自动生成装置，所述装置包括：
识别模块，用于获取存储单元模板、基极连接单元和边缘单元；获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；
生成模块，用于基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
第三方面，本申请实施例还提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如上述第一方面所述的方法。
第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述第一方面所述的方法。
上述版图自动生成方法、装置、设备、介质和程序产品，通过获取存储单元模板、基极连接单元、边缘单元和生成信息；其中，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；根据所述生成信息中存储阵列的预设容量和驱动电路尺寸，计算所述存储单元模板的行列数，对所述存储单元模板以所述行列数进行阵列得到版图；根据所述生成信息中的基极距离和驱动电路尺寸，在所述版图中插入基极连接单元；补全所述版图的边缘部分的边缘单元，得到目标版图。解决了传统版图的生成方法无法满足快速产生符合需求的SRAM版图，提高了版图生成的效率。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是一个实施例中版图自动生成方法的终端的硬件结构框图；
图2是一个实施例中版图自动生成方法的流程示意图；
图3是一个实施例中存储单元模板、基极连接单元和边缘单元的获取方法的流程示意图；
图4是一个实施例中SRAM模板版图的示意图；
图5是一个实施例中拼接为2x2的存储单元模板的示意图；
图6是一个实施例中6T SRAM的示意图；
图7是一个实施例中生成的不同需求的目标版图的示意图；
图8是一个实施例中版图自动生成装置的结构框图；
图9是一个实施例中计算机设备结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。
在本实施例中提供的方法实施例可以在终端、计算机或者类似的运算装置中执行。比如在终端上运行，图1是本实施例的版图自动生成方法的终端的硬件结构框图。如图1所示，终端可以包括一个或多个(图1中仅示出一个)处理器102和用于存储数据的存储器104，其中，处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置。上述终端还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述终端的结构造成限制。例如，终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示出的不同配置。
存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如在本实施例中的版图自动生成方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输设备106用于经由一个网络接收或者发送数据。上述的网络包括终端的通信供应商提供的无线网络。在一个实例中，传输设备106包括一个网络适配器(NetworkInterface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
本申请实施例提供了一种版图自动生成方法，如图2所示，所述方法包括以下步骤：
步骤S201，获取存储单元模板、基极连接单元和边缘单元。
具体的，首先导入SRAM模板版图，导入的SRAM模板版图为结构完整的SRAM阵列，没有面积与容量要求，根据导入的SRAM模板版图识别获取所述SRAM模板版图中存储单元模板、基极连接单元和边缘单元，用于生成SRAM目标版图。在本实施例中，所述版图自动生成方法是指SRAM版图自动生成方法，在其他实施例中，也可能是其他存储单元版图，本申请不作具体限定。
步骤S202，获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离。
其中，存储阵列的预设容量为生成目标版图所要求的容量，同时设置目标版图的最大面积，在保证所要求容量的前提下不大于最大面积；驱动电路尺寸包括字线驱动电路尺寸和位线驱动电路尺寸，字线驱动电路尺寸表示一组驱动电路对应的字线数量，位线驱动电路尺寸表示一组驱动电路对应的位线数量；基极距离（bulk space）为保证SRAM工作环境的最大基极距离。
步骤S203，基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
上述步骤S201至步骤S203，通过获取存储单元模板、基极连接单元和边缘单元；获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。解决了传统版图的生成方法无法满足快速产生符合需求的SRAM版图，提高了版图生成的效率。需要说明的是，以上步骤S201、步骤S202不是顺序执行关系，可以同时执行，也可以任意一个步骤先执行，本申请不作具体限定。
在其中一个实施例中，所述基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图包括以下内容：
根据所述生成信息中存储阵列的预设容量和驱动电路尺寸，计算所述存储单元模板的行列数，对所述存储单元模板以所述行列数进行阵列得到版图；根据所述生成信息中的基极距离和驱动电路尺寸，在所述版图中插入基极连接单元；补全所述版图的边缘部分的边缘单元，得到目标版图。
以下为一个生成所需目标版图具体实施例：
目标版图中存储阵列的预设容量要求1K为（1024个bitcell），位线驱动电路数量要求为2（即存储数据的位宽为4-bit）；存储单元（bitcell）尺寸为宽1um、高0.5um，一组位线驱动电路尺寸为8个存储单元（bitcell）的宽度(8um)，字线驱动电路尺寸为2个存储单元（bitcell）的高度(1um)；最大基极距离（bulk space）为9um。
通过上述数据可以算出需要的位线数量为2×8=16条，继而可以算出字线数量为1024/16=64条，则存储单元阵列为16x64，版图尺寸为16um×32um。
根据最大基极距离（bulk space）和字线驱动尺寸，算出最大基极距离（bulkspace）下允许布置的存储单元（bitcell）行数最多为（9/1×2）= 18行；则此阵列至少需要插入（64/18取整）=3行基极连接单元（strap cell）；因此存储单元阵列将被分为4块，每一块的行数为（64/4）=16行，即每隔16行插入一行基极连接单元（strap cell）。然后补全所述版图的边缘部分的边缘单元，得到目标版图。
在其中一个实施例中，如图3所示，所述获取存储单元模板、基极连接单元和边缘单元包括以下步骤：
S301，获取SRAM模板版图和版图信息；其中，所述版图信息包括器件相关层信息、金属层级信息、器件真值表和SRAM识别层；
S302，识别出所述SRAM模板版图中的存储单元（bitcell）、基极连接单元（strapcell）和边缘单元（edge cell）；
具体请参见图4，图4为一个SRAM模板版图的示意图，SRAM阵列主要包含存储单元（bitcell）、基极连接单元（strap cell）和边缘单元（edge cell），其中存储单元（bitcell）用于实现SRAM功能的基本单元，习惯上以旋转拼接成的2x2阵列作为SRAM阵列的基本重复单元；基极连接单元（strapcell）用于拼接SRAM存储阵列，并提供基极连接；边缘单元（edgecell）为SRAM阵列边缘填充的子单元，四条边使用的子单元结构可能均不相同。从所述SRAM模板版图的布局可以识别出所述SRAM模板版图中的存储单元（bitcell）、基极连接单元（strap cell）和边缘单元（edgecell）。
S303，根据所述SRAM识别层，得到所述存储单元、所述基极连接单元和所述边缘单元的尺寸信息；
S304，根据所述器件相关层信息，识别出所述存储单元中的器件及其类型；再基于所述金属层级信息，识别出所述存储单元中的字线、位线和电源线；根据栅与有源区尺寸计算出所述存储单元中各个所述器件的沟道尺寸；
S305，对所述存储单元（bitcell）做镜像和翻转，拼接成2x2的存储单元模板。图5为对存储单元（bitcell）进行镜像与翻转操作，拼接为2x2的存储单元模板的示意图。
在其中一个实施例中，所述版图信息包括器件相关层信息、金属层级信息、器件真值表和SRAM识别层，具体包括以下内容：
所述器件相关层信息包括用于识别器件及尺寸的所需层（有源区/栅/离子注入/阱/等层）的层序号（layer number）和功能序号（data type，用于标注层功能）。
所述金属层级信息包括金属及通孔对应层的层序号（layer number）、功能序号（data type）和金属方案（metalscheme）。
所述器件真值表包括器件类型以及各个器件类型的层组成，用于识别器件类型和生成网表。
所述SRAM识别层包括存储单元对应的标识层，用于标定存储单元的边界，通过边界获得存储单元的尺寸信息。
在其中一个实施例中，根据所述器件相关层信息，识别出所述存储单元中的器件及其类型包括：
识别所述存储单元中的下拉晶体管（pull down transistor, PD）、上拉晶体管（pull up transistor,PU）和传输晶体管（pass gate transistor, PG）。
以6T SRAM为例（请参阅图6），识别出所述存储单元中的器件及其类型的方法为：PU是唯一的P型晶体管；PD与PU组成一组反相器，因此通过寻找与PU共栅极的NMOS即可找到PD；最后，与PU和PD的源极相连的即为PG；识别字线（BL）、位线（WL）和电源线（Vdd/Vss）的方法为基于所述金属层级信息：字线与PG的漏极相连，位线与PG的栅极相连，电源线Vdd/Vss分别与PU/PD的源极相连，识别出字线、位线和电源线。
在其中一个实施例中，所述版图自动生成方法还包括在所述目标版图上，在用于和外围电路连接的金属层对应位置，打上字线、位线和电源线的标签（text label）。
在其中一个实施例中，所述版图自动生成方法还包括根据所述版图信息中的器件真值表，基于所述目标版图生成网表。
在一示例实施例中，导入表1中的相关信息，输出的结果如表2所示，包括目标版图和对应的网表。图7展示了根据导入的SRAM模板版图生成的不同容量和面积的SRAM目标版图。
本申请实施例还提供了一种版图自动生成装置，如图8所示，所述装置包括：
识别模块10，用于获取存储单元模板、基极连接单元和边缘单元；获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；
生成模块20，用于基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现一种版图自动生成方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任一项SRAM版图自动生成方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(RandomAccess Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种版图自动生成方法，其特征在于，所述方法包括：
获取存储单元模板、基极连接单元和边缘单元；
获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；
基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
2.根据权利要求1所述的版图自动生成方法，其特征在于，基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图，包括：
根据所述生成信息中存储阵列的预设容量和驱动电路尺寸，计算所述存储单元模板的行列数，对所述存储单元模板以所述行列数进行阵列得到版图；
根据所述生成信息中的基极距离和驱动电路尺寸，在所述版图中插入基极连接单元；
补全所述版图的边缘部分的边缘单元，得到目标版图。
3.根据权利要求1所述的版图自动生成方法，其特征在于，所述获取存储单元模板、基极连接单元和边缘单元包括：
获取SRAM模板版图和版图信息；其中，所述版图信息包括器件相关层信息、金属层级信息、器件真值表和SRAM识别层；
识别出所述SRAM模板版图中的存储单元、基极连接单元和边缘单元；
根据所述SRAM识别层，得到所述存储单元、所述基极连接单元和所述边缘单元的尺寸信息；
根据所述器件相关层信息，识别出所述存储单元中的器件及其类型；再基于所述金属层级信息，识别出所述存储单元中的字线、位线和电源线；根据栅与有源区尺寸计算出所述存储单元中各个所述器件的沟道尺寸；
对所述存储单元做镜像和翻转，拼接成2x2的存储单元模板。
4.根据权利要求3所述的版图自动生成方法，其特征在于，所述版图信息中：
所述器件相关层信息包括用于识别器件及尺寸的所需层的层序号和功能序号；
所述金属层级信息包括金属及通孔对应层的层序号、功能序号和金属方案；
所述器件真值表包括器件类型以及各个器件类型的层组成，用于识别器件类型和生成网表；
所述SRAM识别层包括存储单元对应的标识层，用于标定存储单元的边界。
5.根据权利要求3所述的版图自动生成方法，其特征在于，根据所述器件相关层信息，识别出所述存储单元中的器件及其类型包括：
识别所述存储单元中的下拉晶体管、上拉晶体管和传输晶体管。
6.根据权利要求1所述的版图自动生成方法，其特征在于，还包括在所述目标版图上，在用于和外围电路连接的对应位置，打上字线、位线和电源线的标签。
7.根据权利要求1所述的版图自动生成方法，其特征在于，所述方法还包括：根据器件真值表，基于所述目标版图生成网表。
8.一种版图自动生成装置，其特征在于，所述装置包括：
识别模块，用于获取存储单元模板、基极连接单元和边缘单元；获取生成信息，所述生成信息包括存储阵列的预设容量、驱动电路尺寸和基极距离；
生成模块，用于基于所述存储单元模板、所述基极连接单元和所述边缘单元，根据所述生成信息，生成目标版图。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至权利要求7中任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至权利要求7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311552956.8A CN117272916B (zh) | 2023-11-21 | 2023-11-21 | 一种版图自动生成方法、装置、设备和可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311552956.8A CN117272916B (zh) | 2023-11-21 | 2023-11-21 | 一种版图自动生成方法、装置、设备和可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117272916A true CN117272916A (zh) | 2023-12-22 |
| CN117272916B CN117272916B (zh) | 2024-04-19 |
Family
ID=89201259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311552956.8A Active CN117272916B (zh) | 2023-11-21 | 2023-11-21 | 一种版图自动生成方法、装置、设备和可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117272916B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
| CN105825879A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器的版图及其形成方法、存储器的版图 |
| CN112001136A (zh) * | 2020-08-20 | 2020-11-27 | 天津蓝海微科技有限公司 | 存储器版图和网表自动生成的软件实现方法 |
| CN112347719A (zh) * | 2020-11-05 | 2021-02-09 | 深圳市华星光电半导体显示技术有限公司 | 一种设计图处理方法、装置、计算机设备及存储介质 |
| WO2022266956A1 (zh) * | 2021-06-24 | 2022-12-29 | 华为技术有限公司 | 一种芯片布局方法及装置 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| CN116108789A (zh) * | 2023-04-12 | 2023-05-12 | 广州智慧城市发展研究院 | 一种模拟电路版图结构化特性表示还原方法及组件 |
| WO2023108649A1 (zh) * | 2021-12-17 | 2023-06-22 | 华为技术有限公司 | 用于版图映射的方法、装置、设备、介质以及程序产品 |
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
| CN116542207A (zh) * | 2023-05-06 | 2023-08-04 | 清华大学 | 电路版图的生成方法、装置、设备及存储介质 |
-
2023
- 2023-11-21 CN CN202311552956.8A patent/CN117272916B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
| CN105825879A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器的版图及其形成方法、存储器的版图 |
| CN112001136A (zh) * | 2020-08-20 | 2020-11-27 | 天津蓝海微科技有限公司 | 存储器版图和网表自动生成的软件实现方法 |
| CN112347719A (zh) * | 2020-11-05 | 2021-02-09 | 深圳市华星光电半导体显示技术有限公司 | 一种设计图处理方法、装置、计算机设备及存储介质 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| WO2022266956A1 (zh) * | 2021-06-24 | 2022-12-29 | 华为技术有限公司 | 一种芯片布局方法及装置 |
| WO2023108649A1 (zh) * | 2021-12-17 | 2023-06-22 | 华为技术有限公司 | 用于版图映射的方法、装置、设备、介质以及程序产品 |
| CN116710921A (zh) * | 2021-12-17 | 2023-09-05 | 华为技术有限公司 | 用于版图映射的方法、装置、设备、介质以及程序产品 |
| CN116108789A (zh) * | 2023-04-12 | 2023-05-12 | 广州智慧城市发展研究院 | 一种模拟电路版图结构化特性表示还原方法及组件 |
| CN116542207A (zh) * | 2023-05-06 | 2023-08-04 | 清华大学 | 电路版图的生成方法、装置、设备及存储介质 |
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
Non-Patent Citations (4)
| Title |
|---|
| HAIBIN WANG等: "Impact of TMR design layouts on single event tolerance in SRAM-based FPGAs", MICROELECTRONICS RELIABILITY * |
| 杨影;张永锋;肖莹莹;: "汽车电打火控制芯片的输入模块的版图设计与验证", 电子技术与软件工程, no. 05 * |
| 蔺智挺;彭春雨;朱家俊;: "模拟集成电路设计实训", 实验室研究与探索, no. 02 * |
| 谢国平, 姚林声, 陈钧珊, 王玉珍: "专用电路的门阵列自动设计", 计算机辅助设计与图形学学报, no. 01 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117272916B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11404114B2 (en) | Low voltage memory device | |
| US20170062475A1 (en) | Semiconductor device | |
| US9633161B2 (en) | Layout design system, method, and semiconductor device employing termination-free unit designs | |
| US9401200B1 (en) | Memory cells with p-type diffusion read-only port | |
| CN102150257B (zh) | 堆叠式装置识别指派 | |
| EP3143622B1 (en) | Dual write wordline sram cell | |
| US9876017B2 (en) | Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells | |
| US9460777B2 (en) | SRAM read buffer with reduced sensing delay and improved sensing margin | |
| US9455026B2 (en) | Shared global read and write word lines | |
| CN109427391B (zh) | 半导体存储器件、用于其的写入辅助电路及其控制方法 | |
| EP3796320A2 (en) | In memory computing, high-density array | |
| Rooseleer et al. | A 65 nm, 850 MHz, 256 kbit, 4.3 pJ/access, ultra low leakage power memory using dynamic cell stability and a dual swing data link | |
| CN105408959A (zh) | 在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加电压或电流偏压的电路及相关系统及方法 | |
| CN106558334B (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| US20180165399A1 (en) | Semiconductor device with fill cells | |
| CN106463509B (zh) | 基于负微分电阻的存储器 | |
| US20150041916A1 (en) | Semiconductor device and method of forming the same | |
| US9806083B2 (en) | Static random access memory (SRAM) bit cells with wordlines on separate metal layers for increased performance, and related methods | |
| CN117272916B (zh) | 一种版图自动生成方法、装置、设备和可读存储介质 | |
| US12046653B2 (en) | Integrated circuit including gate-all-around transistor | |
| US10269437B2 (en) | Non-volatile memory device and operation method of the same | |
| US20240055048A1 (en) | Low voltage memory device | |
| TW202341149A (zh) | 記憶體內計算裝置及在積體電路記憶體中進行相乘之方法 | |
| US11544439B2 (en) | Integrated circuit having each standard cell with same target pitch and layout method thereof | |
| US20230050097A1 (en) | Memory array circuit, memory array layout and verification method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |