CN117239858A - 电容器充电方法、对应电路和设备 - Google Patents

电容器充电方法、对应电路和设备 Download PDF

Info

Publication number
CN117239858A
CN117239858A CN202310697495.7A CN202310697495A CN117239858A CN 117239858 A CN117239858 A CN 117239858A CN 202310697495 A CN202310697495 A CN 202310697495A CN 117239858 A CN117239858 A CN 117239858A
Authority
CN
China
Prior art keywords
transistor
circuit
gate
gate terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310697495.7A
Other languages
English (en)
Inventor
A·玛佐
V·兰达佐
V·波勒托
G·苏欣纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN117239858A publication Critical patent/CN117239858A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本公开涉及电容器充电方法、对应电路和设备。在实施例中，电容器经由通过场效应晶体管的漏源电流流路耦合到电荷源。响应于场效应晶体管的栅源电压超过阈值，通过使场效应晶体管选择性导通来对电容进行预充电。场效应晶体管的栅源电压与阈值之间的差值提供了场效应晶体管的过驱动值。场效应晶体管的栅极由可变的栅源电压驱动，其目标是保持恒定的过驱动值。电荷经由场效应晶体管的漏源电流流路从源极可控地转移到电容，避免了不希望的高浪涌电流。

Description

电容器充电方法、对应电路和设备
相关申请的交叉引用
本申请要求于2022年6月14日提交的意大利申请No.102022000012617的优先权，该申请通过整体引用并入本文。
技术领域
本公开一般涉及电容器预充电，并且在具体实施例中涉及用于汽车领域的电子熔断器(e-熔断器或e熔断器)。
背景技术
在用于电子熔断器(以下简称e熔断器eFuce)的当前电路拓扑结构中，功率元件连接到诸如电池的电源，以供应一个或多个电气负载。一般来说，e熔断器被设计和确定尺寸以用来驱动具有一定标称电流的负载，并在电流超过标称值时关断功率元件。负载可以具有并联的大电容，在数毫微米到数十毫微米的范围内。期望的是，在启动时，e熔断器应该能够在开始向负载提供标称电流之前给这个大电容器充电。
这种期望的工作模式有缺点，诸如需要在相对较短的时间内(例如，大约50到大约200ms)对电容性负载进行充电，当输出电压为零时，电容器的行为就像短路一样，如果e熔断器将功率元件切换到完全“导通”模式，则大电流会流过，并且e熔断器很难区分由于大电容性负载正常充电产生的高电流和实际短路情况。因此期望的是，电容性负载的充电过程应遵循期望的策略。
发明内容
一个或多个实施例的目标是有助于提供改善的方案来解决上述讨论的问题。
这样的目标可以经由具有以下权利要求中所述的特征的方法来实现。一个或多个实施例可以涉及相应的电路。一个或多个实施例可以涉及相应的设备。例如，用于汽车领域中的、并且包括一个或多个e熔断器的设备，可以是示例性的这种设备。权利要求书是提供的与实施例相关的技术公开的组成部分。
通过示例呈现的方案涉及用于e熔断器应用的负载电容器预充电，其中避免了不合期望的高“浪涌”电流。
通过示例呈现的方案可以应用于高侧配置，其中通过电子开关(例如MOSFET晶体管)和负载的电流作为MOSFET晶体管的栅源电压和相关阈值的函数进行控制。
在呈现的方案中，通过设置栅源电压来控制电流，直到MOSFET晶体管进入完全“导通”区域为止，从而避免了不合期望的高浪涌电流。在本文呈现的方案中，响应于场效应晶体管的栅源电压超过(例如，温度依赖)阈值，通过使场效应晶体管选择性导通从而(预)充电电容，电容经由场效应晶体管的漏源电流路径耦合到电荷源(例如电池)。场效应晶体管的栅源电压与阈值之间的差异提供了场效应晶体管的过驱动值。
在呈现的方案中，场效应晶体管的栅极通过瞄准(即以作为目标)并保持恒定的过驱动值来驱动可变的栅源电压。因此，电荷通过场效应晶体管的漏源电流路径从源极可控地传递到电容。
附图说明
现在仅通过示例的方式，参照所附附图描述一个或多个实施例，其中：
图1是常规电子熔断器(e熔断器)的电路图；
图2是影响场效应晶体管(FET)工作的例示性的某些现象；
图3呈现了各种可能的FET电流/电压特性；
图4是根据本描述的e熔断器的第一种可能实现的e熔断器电路的电路图；
图4A是图示了图4的e熔断器电路的可能细节的电路图；
图5和图6呈现了图4的e熔断器电路例示性的可能工作的各种示图；
图7是根据本描述的e熔断器的第二种可能实现的e熔断器电路的电路图；以及
图8和图9是图7中的e熔断器电路的例示性的可能细节的电路图。
绘制这些图是为了清楚地说明实施例的相关方面，并且不一定按比例绘制。除非另有说明，图中相应的数字和符号一般是指相应的部分。图中所画特征的边缘不一定指示特征范围的终止。此外，贯穿本描述，为简洁起见，可以使用相同的名称来指定某个节点或线路以及在该节点或线路上出现的信号，以及某个组件(例如，电容器或电阻器)及其电气参数(例如，电容或电阻/阻抗)。
具体实施方式
在随后的描述中，说明了各种具体细节，以便根据描述提供对各种实施例的示例的深入理解。可以不使用一个或多个具体细节，也可以使用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细说明或描述已知的结构、材料或操作，以使实施例的各个方面不会被遮蔽。
在本描述的框架中提及“实施例”或“一个实施例”旨在指示所描述的与实施例相关的特定配置、结构或特征由至少一个实施例组成。因此，诸如“在实施例中”、“在一个实施例中”等可能出现在本描述各点中的短语不一定精确地指一个且相同的实施例。此外，特定的构象、结构或特征可以在一个或多个实施例中以任何适当的方式组合。
本文使用的标题/参考文献仅为方便起见而提供，因此不定义保护的程度或实施例的范围。此外，贯穿图中，相同的部件或元件用相同的附图标记表示，并且为简洁起见，不会对每个图重复相应的描述。
在常规的布置中，如图1所示例的，e熔断器设备10被配置为控制外部开关(例如，诸如MOSFET晶体管M1的场效应晶体管)。开关M1被配置为在电压VCC下将电负载L耦合到电源(诸如电池S)上。电负载L可能具有高容性值，并且简单地表示为电容器。
在图1的示图中，附图标记Amp指示电流感测元件(在实施例中，分流电阻，即Rshunt，如本领域的常规)，其感测通过负载L和开关(MOSFET晶体管)M1的电流强度ID。在图1的示图中，Vgs和Vds指示MOSFET晶体管M1的栅源电压和漏源电压。
e熔断器设备(以下简称e熔断器eFuse)10被配置为(经由电流传感器Amp)监测流过负载L的电流ID的强度。e熔断器10被配置为基于流过Rshunt的电流的电平关断MOSFET晶体管M1。
在启动时，可以假设负载电压处于接地电平，外部开关(MOSFET晶体管)M1还未被接通，并且没有电流从电池S(电压VCC)流向并通过负载L。
如上所述，即使负载L本身可以是电阻性的或动态负载，也可以假设它包含大的电容部件(例如5-10mF)。
当外部开关(MOSFET晶体管M1)第一次接通时，也就是说使其导通时，电流ID将由外部MOSFET晶体管M1的饱和来确定，并且它将具有(非常)高的强度值。
事实上，在启动Vds时(例如，外部MOSFET M1的漏极处于电池电平(VCC)，并且外部MOS的源极处于接地电平)，MOSFET M1将处于饱和区域。因此，考虑功率MOSFET的传递特性曲线，在最大Vgs处，电流ID将基本上处于其最大强度电平。
e熔断器10将经由电流传感器Amp(例如，经由分流电阻Rshunt)感测到这种高电流，并响应于感测到电流ID被发现高于为e熔断器设置的干预(intervention)阈值(“硬短hard-short”电流)，自动激活保护。因此，e熔断器将关断外部MOSFET M1。
克服这些缺点的尝试可以涉及通过利用MOSFET晶体管M1的饱和与控制栅源电压Vgs来管理负载L的充电。例如，可以通过设置栅源电压Vgs，来沿着MOSFET晶体管M1的传递特性曲线“移动”：Vgs越低，漏极电流ID越低。
控制MOSFET晶体管M1的电压Vgs有助于使用受控制的漏极电流ID对负载L预充电，而无需激活e熔断器保护(硬短路保护)。
一般来说，该策略受到具有(非常)低的“导通”电阻Ron和高跨导gm(如e熔断器应用所期望的)的MOSFET晶体管受热不稳定性(“热点”)影响的事实的影响。
控制具有低Ron值的MOSFET晶体管的饱和可能受到与MOSFET晶体管特定内部结构有关的固有缺点的影响。
如图2所图示的，由多个MOSFET单元组成的FET晶体管FT可以获得低Ron值。这些单元电并联地布置，并且电流ID流过每个单元。每个单元对Ron来说都具有很高的值；然而，由于单元是并联布置的，MOSFET晶体管的全局Ron(远)低于每个MOSFET单元的Ron。在以高电流工作时，FET晶体管产生的散失热量流向周围区域。因此，FET耗散区的温度不可避免地高于外部温度，并在FET本身的中心“热点”HS处出现最大峰值温度。
减小这类FET几何尺寸的趋势导致散热集中在更小的区域，使得“热点”问题更加严重。值得注意的是，当栅源电压Vgs高于阈值Vth时，即当过驱动(Vgs-Vth)为正值时，MOSFET晶体管的漏极电流开始流动。过驱动越高，流过MOSFET晶体管开路通道的电流强度就越高。
同样值得注意的是，阈值Vth随着温度的升高而降低。因此，如图2所图示的，由于晶体管的中心区域的温度高于外围区域，因此中心区域的Vth值将低于晶体管结构的其他部分。
假设栅源电压Vgs保持恒定，则中心区的过驱动将给中心区带来更大的电流。这样，就形成了一个环路：更多的电流被带到中心区域，并且该区域会产生更高的功耗，导致该区域随着Vth的降低而进一步升温，甚至更多的电流流过中心区域。这样结构就可能烧坏，造成短路。
这种热不稳定性在e熔断器应用中变得更加关键(critical)。
用于e熔断器应用的MOSFET晶体管可以具有低Ron，这可以与MOSFET结构中的高密度单元有关(见图2)。高跨导gm，通过MOSFET晶体管的高电流密度，以及在低栅源电压处的高电流处理能力：gm＝2(ID/Vov)，其中Vov表示过驱动电压。低Ron和高gm导致MOSFET晶体管的零温度系数增加，目前称为零“tempco”，ZTC。
如图3所图示的，ZTC点位于不同结温(junction temperature)Tj(例如，Tj＝25℃、-55℃或150℃)处的传递特性ID与Vgs的交点。ZTC点是设备电流保持稳定的栅源电压。
对于Vgs>VgsZTC，漏极电流随着设备温度的升高而减小，达到热稳定状态。对于V_gs<VgsZTC，当设备温度升高时漏极电流趋于增加，导致热不稳定状态。
本文举例说明的方案(见图4的示例)再次参考高侧配置，其中外部MOSFET晶体管(诸如M1)的漏极连接到电池S。相反，晶体管M1的源极连接到负载。
如前所述，除非另有说明，否则不同图中相应的附图标记和符号一般指的是相应的部件，为简洁起见，不会对每个图重复进行详细的描述。
图4突出显示了负载(施加输出电压VOUT)本身可以是电阻性负载，如Rload所示例的，然而，可以假设它包括大的电容性部件负载(例如5-10mF)。
本文所示例的方案解决了前面讨论的热不稳定性问题，即用可变栅源电压Vgs驱动(外部)MOSFET晶体管M1的栅极，从而使过驱动(Vgs-Vth)以及提供给负载Rload、Cload(MOSFET晶体管的漏电流)的电流IOUT保持恒定。
电流IOUT可以计算为：IOUT＝kM1*(VgsM1-VthM1)^2，其中kM1是与外部MOSFET晶体管M1的物理结构有关的常数，因此，如果过驱动VgsM1-VthM1保持不变，则IOUT不会增加。VgsM1表示MOSFET晶体管M1的栅源电压。另外需要注意的是，VthM1是外部MOSFET晶体管M1的MOS单元中最低(最小)的阈值(见图2)。
MOSFET晶体管M1的内部区域相对于其他区域将处于较高的温度。然而，Vth的减少将不会带来IOUT的增加；如果Vth减小，Vgs也会减少，从而避免了IOUT的增加。换句话说，增加IOUT会自动导致Vgs的减小，从而保持过驱动恒定。
根据图4所图示的第一实现方式，e熔断器10包括输出节点A。产生信号EXT_FET_G，其经由驱动节点B施加到控制端子(栅极，在场效应晶体管诸如MOSFET晶体管M1的情况下)，经由RC低通电路，该电路包括耦合在节点A和节点B之间的电阻器R1，耦合在节点B和地之间的电容器C1。由于其部件的尺寸，RC电路不设想集成到e熔断器10中。
因此，外部MOSFET晶体管M1可以作为源从动器(source follower)在饱和状态下工作。换句话说，负载Rload、Cload(MOSFET晶体管M1的源)上的输出电压VOUT，将跟随节点B的电压电平，即外部MOSFET晶体管M1的栅极电压。
如果dVB/dt＝dVOUT/dt，则过驱动保持恒定。如果等式被实现，并且考虑C1＝Cload/k，则通过电容器C1的电流IC1等于ICload/k，从而可以控制流经Cload的电流。
图4中所图示的结构基于开路拓扑，其中Vgs不是恒定的。Vgs不是恒定的，因为MOSFET晶体管M1连接到与负载耦合的节点OUT，而电容器C1连接到接地GND。换句话说，IC1和ICload(通过电容器Cload的电流)之间没有依赖关系。电压VOUT作为节点B电压电平的函数而增加，反之则不增加。图4所图示的结构是开环拓扑，其中ICload通过控制dVB/dt来控制，即节点B处的电压变化。
通过进一步的细节，图4中所图示的结构包括栅极驱动电路(GD)100，该电路布置在与电池S耦合的节点CP之间(例如，经由所图示的电容器，但为了简单起见没有明确标记)。
如图4所图示的，e熔断器10包括两个感测节点SENSE_P和SENSE_N，它们感测通过分流电阻器的压降。因此，电流IOUT通过电流流路供应给负载Rload、Cload(在场效应晶体管诸如MOSFET晶体管的情况下为源极-漏极)，通过MOSFET晶体管M1在节点VS处提供感测信号。栅极驱动电路(GD)100的可能结构如图4A所示。
基本上，栅极驱动电路100包括第一电子开关101和第二电子开关102(例如，MOSFET晶体管)，其布置有流过其中的电流流路(在场效应晶体管诸如MOSFET晶体管的情况下为源极-漏极)，电子开关级联在节点CP和输出节点OUT之间的电流流线中。
信号EXT_FET_G被导出的节点A位于节点CP和输出节点OUT之间的电流流线上，并且相对于晶体管101和102处于中间位置。
在节点A和输出节点OUT之间布置齐纳二极管103(例如，具有20V齐纳电压)。根据所示极性，齐纳二极管被布置为其阴极和阳极分别朝向节点A和输出节点OUT。
如图4和图4A所图示的，在上电时提供电压阶跃作为e熔断器的输入，导致电压EXT_FET_G(节点A)从比VOUT高0V上升到比VOUT高20V(二极管103的齐纳电压)。这可以响应于驱动信号经由控制单元CU施加到晶体管101和102的驱动端子(在诸如MOSFET晶体管的场效应晶体管的情况下为栅极)而发生，控制单元CU(例如，微控制器)以本领域技术人员本身已知的方式包括在e熔断器10中。
(例如，20V)齐纳二极管103被配置为保护外部MOSFET晶体管M1的控制端子(栅极，在场效应晶体管诸如MOSFET晶体管的情况下)。外部MOSFET晶体管，诸如MOSFET晶体管M1被配置为承受最大20V的栅源电压Vgs。
例如，如果节点CP比VS高14V(例如，等于20V)，考虑VOUT＝0V(上电时)，没有(例如，20V)齐纳二极管103，栅源Vgs将等于34V，这有损坏MOSFET晶体管M1的风险。
由于20V齐纳二极管的存在，当外部MOSFET晶体管M1的Vgs倾向于增加到例如20V以上时，例如，20V齐纳二极管103将保持外部MOSFET晶体管M1的栅极电压，例如高于VOUT 20V。
当齐纳二极管103导通时，即当电压VOUT达到例如15V时，信号EXT_FET_G将在VOUT以上例如20V。一旦电压VOUT达到例如15V，齐纳二极管的电压差将为CP(例如34V)-15V＝19V，即齐纳二极管103将被关断。在关断齐纳二极管103之后，信号EXT_FET_G将保持在CP。
响应于节点A提供的阶跃输入，节点B(场效应晶体管诸如MOSFET晶体管M1中的栅极)将尝试以由网络R1和C1确定的指数行为达到节点A的电压。
图5描绘了节点A(连续线)、节点B(虚线)和VOUT(链线)电压的可能行为，如前所述。一旦Vgs大于阈值Vth(时间t1)，就会产生过驱动并且VOUT开始增加(在t1-t2期间)。
在热点的情况下(在t2-t3区间)，即当外部MOSFET晶体管M1加热时，电流IOUT增加。因此，电压VOUT比节点B处的电压增加得更快(如前所述，电压VOUT随着流向节点OUT的电流增加而增加)。
如果电压VOUT增加，由于节点B的电压与VOUT无关，电压Vgs将减小，从而试图将外部MOSFET晶体管M1关断(晶体管M1的源电压更接近其栅极电压)。电压Vgs的减小将导致过驱动的减少，因此，电流IOUT将减小。如果电流IOUT减小，电压VOUT也会减小，因为流向输出节点OUT的电流会减少，从而使过驱动保持恒定。如果在负载Cload上并行地增加额外的负载(在t4-t5区间内)，则负载Cload中流过的电流就会减少，并且电压VOUT将保持几乎不变或比以前增加得更慢。因此，考虑到节点B电压的增加与电压VOUT无关，电压Vgs(和过驱动)也会增加。响应于过驱动的增加，电流IOUT也会增大。因此，电压VOUT将再次上升，从而试图保持过驱动恒定。
图6图示了节点A和B电压的可能时间行为，电压VOUT和电流IOUT，随着时间的推移基本保持恒定。值得注意的是，R1和C1的电阻/电容值的选择取决于所需的dVB/dt，在由R1和C1组成的RC网络中，由以下关系给出：Vc(t)＝Vi*(1-e^(-t/τ))，其中Vc(t)是时刻t跨C1的电压，Vi是输入电压，τ＝R1*C1。
图7至图9图示了所提出的方案的第二种可能实现。同样，在前面已经描述的部件或元件(例如，结合图4和4A)用附图符号指示，并且将不再重复相应的描述。
在图7至图9的实现中，信号发生器104集成在e熔断器10内部，以产生节点A的电压Vgate的可配置dVgate/dt行为，以符合前面讨论的dVB/dt＝dVOUT/dt关系的方式驱动MOSFET晶体管M1的控制端子(此处是栅极)。
信号发生器104的一种可能实现(例如，布置在节点CP和地GND之间)如图8所图示的。如图所示，斜坡发生器1041配置为接收使能信号EN，并向“高压”运算放大器1042A(例如，其非反相输入)递送输出参考电压VREF。运算放大器1042A的输出向节点A提供输出信号，并且还耦合到运算放大器1042A的输出和地之间的电阻分压器R1D、R2D。分压器的输出(在电阻R1D和R2D之间的中间点)提供节点A的输出信号的按比例缩小的副本，作为对运算放大器1042A(例如，其反相输入)的反馈信号FB。斜坡发生器1041产生具有dVREF/dt可配置行为的信号。增益因子可以经由运算放大器1042A和阻性分压器R1D、R2D对该信号施加，等效增益G设为G＝(R1D+R2D)/R2D。
例如，可以实现如图9所示例的高压运算放大器1042A，它是运算放大器1042和电平移位器1043的组合。
例如(如图9所图示的)，考虑到电荷泵供电，运算放大器1042的供电可以参考内部低压范围，其中运算放大器1042的输出经由包括电流镜布置的电平移位器耦合到在节点A处提供信号的节点，该节点作为一个整体被指定为1043。
如图所示，电流镜布置1043耦合在节点CP和地GND之间，并包括耦合到运算放大器1042的输出的第一支路(包括尾电阻R1CM)，第一电流I1流动通过该支路，第二支路耦合到提供信号HS_GATE的节点，第二电流I2流动通过该支路，第二电流I2“镜像”第一电流I1。
图9还示出，斜坡发生器1041可以实现为数字计数器1041A和数模转换器1041B的级联布置。电路104(斜坡发生器1041、运算放大器1042、电流反射镜1043)将驱动信号HS_GATE存在的节点(提供给控制端子，例如外部MOSFET晶体管M1的栅极)，以这种方式，相应的电压电平将从0V增加到节点CP处的电压，呈阶跃状。相反，该电压将在预定义的时间间隔Δt(例如，几乎等于100ms的时间间隔)中逐步缓慢地增加。
可以调整Δt的持续时间，以便根据电容值Cload(并且Cload需要充电以达到电池电平)将流过电容Cload的电流ICload确定如下：ICload＝Cload*(ΔV/Δt)，其中ΔV是电池相对于接地的电压电平。
节点A处的电压将独立于VOUT增加，因此MOSFET晶体管M1的栅源电压Vgs可以减小/增加以保持过驱动恒定，就像结合图4和图4A讨论的第一种实现一样，即具有相同的Vgs补偿。
在图7至图9所图示的第二种实现的操作中，在电路104工作期间，栅极驱动电路100的输出处于高阻抗状态，因此电路104可以驱动外部MOSFET晶体管M1的控制端子(这里是栅极)，而不受栅极驱动电路100的阻碍。
反之亦然，当外部MOSFET晶体管M1的控制端(这里是栅极)的栅极需要快速增加/减小时，例如，当电容Cload已经在电池电平时，电路104的输出处于高阻抗状态。
一旦电路104被激活(经由使能信号EN)，数字计数器1041A开始以一定的频率计数。计数器频率可以由用户配置，例如，经由专用RAM寄存器，并且可以根据需要产生dVgate/dt的时间行为。DAC转换器1041B将数字计数器输出转换为模拟电压电平，模拟电压电平作为电压电平移位器1042、1043的输入。这有助于将DAC输出电压移位到MOSFET晶体管M1的控制端子(这里是栅极)的可接受电压。
例如，电平移位器的增益可以设置为VHS_GATE_MAX/VDAC_MAX，其中VHS_GATE_MAX和VDAC_MAX指示信号HS_GATE和DAC输出的最大(电压)值。
在激活电路104后，所描述的链将外部MOSFET晶体管M1的控制端子(此处为栅极)的电压电平从0V以阶跃趋势提高到节点CP的电压电平。外部MOSFET晶体管M1作为源从动器工作，一旦Vgs超过Vth，施加到负载上的电压VOUT开始随着栅极的阶跃趋势增加。
如图9所讨论的，电平移位器1042、1043可以通过运算放大器、电荷泵提供的镜像和电阻器阶梯来实现。
例如，运算放大器1042的非反相输入可由DAC转换器1041B以这样的方式处理，即在递增一步后，运算放大器的非反相输入高于反相输入。运算放大器是不平衡的并增加其输出，增加电流I1，增加节点A处的电压，从而增加运算放大器的非反相输入。
运算放大器1042增加其输出，通过电阻R1CM生成更高的电流I1。电流I2镜像I1，并用于对外部MOSFET晶体管M1的输入电容充电，并馈送电阻器阶梯(分压器)R1D、R2D用于为运算放大器1042的反相输入生成反馈电压FB。增加反馈电压FB，并平衡运算放大器1042的输入，直到数字计数器的下一步。
结合图7至9描述的第二种实现包括对负载电压VOUT的监测特征，即对MOSFET晶体管M1的漏源电压进行持续监测：响应于该电压低于阈值，电路104被关断并设置为高阻抗状态。在栅极驱动器激活后，该设备的功能基本类似于图1所图示的常规e熔断器设备。
结合图7至9描述的第二种实现同样可以包括用于电路104可能故障的诊断控制。例如，该设备可以使用分流电阻Rshunt持续监测通过外部MOSFET晶体管M1的电流，并且可以在电路104运行期间根据可接受的电流配置过流(OVC)和HSC(硬短路：MOSFET晶体管M1瞬间关断的电流阈值)阈值。
例如，该设备可以持续监测施加到负载上的电压VOUT。如果电压VOUT被“卡”在一个电压上，但发现电路104试图增加栅极电压，则电路104的连续传导模式(CCM)的操作被阻断。
电路104可以将外部MOSFET晶体管M1的控制端子(在场效应晶体管的情况下为栅极)的电压电平从0V提高到节点CP处的电压，并且电路104可以维持该控制端子上的CP电压。
在某些情况下，电路104可以在外部MOSFET晶体管M1的控制端子(在场效应晶体管的情况下为栅极)达到CP电压之前断开。然后栅极驱动器100将该栅极端子的电压提高到CP，电路104在该栅极的电压电平取决于电容Cload的充电电流和该特定充电电路中涉及的栅源电压Vgs。
例如，如果外部MOSFET晶体管M1的电流流路(在场效应晶体管的情况下为源极-漏极)中的电流为10A，Vgs为6.5V，并且Vth＝3V，则电路104将M1的栅极的电压电平从0V提高到电池电平以上6.5V，以将电压VOUT提高到电池电平，而晶体管M1的栅极不会达到CP。
然后栅极驱动器100将突然朝向节点CP的电压增加晶体管M1栅极处的电压，只要电压Vds较低(电容Cload完全充电)，就不会产生任何热不稳定风险。
在不影响基本原理的情况下，细节和实施例可以发生变化，甚至是显著变化，涉及通过示例方式描述的内容，而不会偏离实施例的范围。

Claims (20)

1.一种用于可控地将电荷从电源转移到电容性负载的方法，所述方法包括：
通过晶体管的漏源电流流路将所述电容性负载耦合到所述电源；
由驱动电路，响应于所述晶体管的栅源电压超过阈值电压，通过使所述晶体管选择性导通来对所述电容性负载充电，其中所述栅源电压与所述阈值电压之间的差提供了过驱动值；以及
由所述驱动电路以可变栅源电压驱动所述晶体管的栅极端子，以使所述过驱动值恒定。
2.根据权利要求1所述的方法，其中驱动所述栅极端子包括通过低通滤波电路向所述晶体管的所述栅极端子提供阶跃信号的低通滤波副本，并且其中所述阶跃信号由阶跃信号发生器电路生成。
3.根据权利要求2所述的方法，其中所述阶跃信号发生器电路包括布置在所述晶体管的所述栅极端子与公共节点之间的齐纳二极管，所述公共节点位于所述晶体管与所述电容性负载之间。
4.根据权利要求1所述的方法，其中驱动所述栅极端子包括通过斜坡发生器电路向所述晶体管的所述栅极端子提供受控的斜坡信号。
5.根据权利要求4所述的方法，其中所述斜坡发生器电路包括数字计数器电路和数模转换器DAC的级联布置。
6.根据权利要求5所述的方法，其中所述驱动电路包括级联到所述斜坡发生器电路的电平移位电路，所述方法进一步包括通过所述电平移位电路提供所述受控的斜坡信号的电平移位副本。
7.根据权利要求6所述的方法，其中所述电平移位电路包括：
放大器，耦合到所述斜坡发生器电路的输出端子；以及
电流镜电路，耦合在所述放大器的输出端子与所述晶体管的栅极端子之间。
8.一种电路，包括：
晶体管；
电容性负载，能够通过所述晶体管的漏源电流流路耦合到电源；以及
驱动电路，耦合到所述晶体管的栅极端子，所述驱动电路被配置为：
响应于所述晶体管的栅源电压超过阈值电压，通过使所述晶体管选择性导通来对所述电容性负载充电，其中所述栅源电压与所述阈值电压之间的差提供过驱动值，以及
以可变的栅源电压驱动所述晶体管的栅极端子，以使所述过驱动值恒定，从而可控地将电荷从所述电源转移到所述电容性负载。
9.根据权利要求8所述的电路，其中所述驱动电路包括：
阶跃信号发生器电路，被配置为生成阶跃信号；以及
低通滤波电路，耦合到所述阶跃信号发生器电路和所述晶体管的栅极端子，所述低通滤波电路被配置为向所述晶体管的所述栅极端子提供所述阶跃信号的低通滤波副本。
10.根据权利要求9所述的电路，其中所述阶跃信号发生器电路包括布置在所述晶体管的所述栅极端子与公共节点之间的齐纳二极管，所述公共节点位于所述晶体管与所述电容性负载之间。
11.根据权利要求8所述的电路，其中所述驱动电路包括耦合到所述晶体管的所述栅极端子的斜坡发生器电路，所述斜坡发生器电路被配置为向所述晶体管的所述栅极端子提供受控的斜坡信号。
12.根据权利要求11所述的电路，其中所述斜坡发生器电路包括数字计数器电路和数模转换器DAC的级联布置。
13.根据权利要求11所述的电路，其中所述驱动电路包括级联到所述斜坡发生器电路的电平移位电路，所述电平移位电路被配置为提供所述受控的斜坡信号的电平移位副本。
14.根据权利要求13所述的电路，其中所述电平移位电路包括:
放大器，耦合到所述斜坡发生器电路的输出端子；以及
电流镜电路，耦合在所述放大器的输出端子与所述晶体管的所述栅极端子之间。
15.一种设备，包括：
电源；
晶体管，耦合到所述电源；
电容性负载，通过所述晶体管的漏源电流流路耦合到所述电源；以及
驱动电路，耦合到所述晶体管的栅极端子，所述驱动电路被配置为：
响应于所述晶体管的栅源电压超过阈值电压，通过使所述晶体管选择性导通来对所述电容性负载充电，其中所述栅极源电压与所述阈值电压之间的差提供过驱动值，以及
以可变的栅源电压驱动所述晶体管的所述栅极端子，以使所述过驱动值恒定，从而可控地将电荷从所述电源转移到所述电容性负载。
16.根据权利要求15所述的设备，其中所述设备还包括电子熔断器。
17.根据权利要求15所述的设备，其中所述驱动电路包括：
阶跃信号发生器电路，被配置为生成阶跃信号；以及
低通滤波电路，耦合到所述阶跃信号发生器电路和所述晶体管的所述栅极端子，所述低通滤波电路被配置为向所述晶体管的所述栅极端子提供所述阶跃信号的低通滤波副本。
18.根据权利要求15所述的设备，其中所述驱动电路包括耦合到所述晶体管的所述栅极端子的斜坡发生器电路，所述斜坡发生器电路被配置为向所述晶体管的所述栅极端子提供受控的斜坡信号。
19.根据权利要求18所述的设备，其中所述驱动电路包括级联到所述斜坡发生器电路的电平移位电路，所述电平移位电路被配置为提供所述受控的斜坡信号的电平移位副本。
20.根据权利要求19所述的设备，其中所述电平移位电路包括：
放大器，与所述斜坡发生器电路的输出端子耦合；以及
电流镜电路，耦合在所述放大器的输出端子与所述晶体管的所述栅极端子之间。
CN202310697495.7A 2022-06-14 2023-06-13 电容器充电方法、对应电路和设备 Pending CN117239858A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102022000012617 2022-06-14
IT202200012617 2022-06-14
US18/321,568 US20230403005A1 (en) 2022-06-14 2023-05-22 Capacitor charging method, corresponding circuit and device
US18/321,568 2023-05-22

Publications (1)

Publication Number Publication Date
CN117239858A true CN117239858A (zh) 2023-12-15

Family

ID=82850735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310697495.7A Pending CN117239858A (zh) 2022-06-14 2023-06-13 电容器充电方法、对应电路和设备

Country Status (3)

Country Link
US (1) US20230403005A1 (zh)
EP (1) EP4293864A1 (zh)
CN (1) CN117239858A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1029133C2 (nl) * 2005-05-26 2006-11-28 Ascom Tateco Ab Opladerschakeling.
US9785165B2 (en) * 2016-02-03 2017-10-10 Stmicroelectronics Design And Application S.R.O. Voltage regulator with improved line regulation transient response
US10283970B2 (en) * 2016-07-11 2019-05-07 Analog Devices, Inc. Dynamic exchange of electrical current control devices in a load current controller
JP6497754B2 (ja) * 2017-02-10 2019-04-10 Ｎｅｃプラットフォームズ株式会社 電力供給システム、回路基板及び電力供給システムの制御方法

Also Published As

Publication number Publication date
US20230403005A1 (en) 2023-12-14
EP4293864A1 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
CN108919872B (zh) 低压差线性稳压器及其稳压方法
US7276888B2 (en) Precharge circuit for DC/DC boost converter startup
US6947272B2 (en) Inrush current control method using a dual current limit power switch
US7372240B2 (en) Output load adaptable MOSFET gate drive voltage level in a DC-DC controller
US6166530A (en) Current-Limited switch with fast transient response
JP2006053898A (ja) 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器
US20190245534A1 (en) Gate driver circuit of power transistor, and motor driver circuit
EP3627703B1 (en) Gate driver with continuously-variable current
CN111356264B (zh) 一种压摆率受控负载旁路电路，控制方法及旁路系统
JP7295647B2 (ja) ブリッジ出力回路、電源装置及び半導体装置
EP1881606B1 (en) Switch arrangement and method for electrical switching
US10826485B2 (en) Cascode compound switch slew rate control
CN111740600B (zh) 基于电压的开关时间自动校正
US6465999B2 (en) Current-limited switch with fast transient response
US6995483B2 (en) Synchronous buck and boost regulator power reduction circuit using high side sensing
JP2022146584A (ja) 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器
CN117239858A (zh) 电容器充电方法、对应电路和设备
CN109314464B (zh) 基于电压的开关时间自动校正
JP2002523912A (ja) 広いダイナミックレンジのオンまたはオフ遅延を有する電子回路
CN113381386B (zh) 包括恒定功率控制器的电气开关系统及相关方法
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
JP7177714B2 (ja) 電源装置
US20240152168A1 (en) Linear regulator
CN107343344B (zh) 用于led驱动器的控制电路、集成电路和led驱动器
US20240039525A1 (en) Power limiting circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination