CN117220255B - 一种阻断型浪涌保护器 - Google Patents

Abstract

本发明提供一种阻断型浪涌保护器，涉及电子器件保护技术领域，包括：第一引脚连接外部电源的高压侧；第二引脚连接外部电源的低压侧；外部的被保护单元接在第三引脚和第四引脚之间；第一浪涌防护单元连接在第二引脚与第四引脚之间，第一浪涌防护单元还连接第一引脚，用于在低压侧出现浪涌时关断从而阻断浪涌从第二引脚通过第四引脚流向被保护单元；第二浪涌防护单元连接在第一引脚和第三引脚之间，用于在高压侧出现浪涌时关断从而阻断浪涌流从第一引脚通过第三引脚流向被保护单元。有益效果是解决传统设计中量产难、稳定性差、良率低、成本高的问题，阻断电源出现的浪涌，防止浪涌电流流向后级的被保护单元，起到阻断特性的浪涌防护。

Description

一种阻断型浪涌保护器

技术领域

本发明涉及电子器件保护技术领域，尤其涉及一种阻断型浪涌保护器。

背景技术

随着新能源汽车的普及和汽车的智能化，汽车内部控制系统、辅助和舒适系统、安全系统等使用的电子设备愈发普遍。然而，在各种汽车使用环境中，其电子设备都容易收到浪涌冲击。例如，汽车在启动汽车引擎时，电瓶电压降低引起突然的电流涌向电瓶，电压瞬间升高，可能导致大功率浪涌。在刹车系统中，紧急制动或制动器件的故障可能导致制动踏板突然下压，引起大功率浪涌。在发电机系统中，发电机突然断开或重新连接可能引起大功率浪涌。此外，在纯电新能源汽车使用中，在充电系统中，充电器故障或充电电流过大可能导致大功率浪涌。当车辆在行驶中遇到不稳定的电源供应时，例如在不稳定的发电网络区域行驶，也可能出现大功率浪涌。在电子控制系统中，当电池电压大幅度下降或电流突然增大时，例如启动或关闭大功率设备，可能引起大功率浪涌。由于汽车对于设备高可靠性的严格按要求，相对于常用在消费电子领域的传统浪涌防护器件，汽车上浪涌防护器件需要具备更加优异的防护性能，

对于浪涌的防护，行业传统的防护方案是采用与被保护单元并联的器件进行防护，但由于并联型器件在泄放浪涌时存在一定的钳位电压，此部分钳位电压在整个过电压期间持续作用在被保护单元上，长期可能造成被保护单元失效，降低设备的安全性。阻断型浪涌保护器（Block Surge Protector，以下简称BSP）采用串联而非并联的方式接入被保护单元，在瞬态电压到来时于极短时间内进入阻断状态，由于此时阻断型浪涌保护器呈现类似“开路”状态，则对被保护单元不产生任何钳位电压，能够完全阻断过电压对被保护单元的影响，而这种特性极大的提升了汽车瞬态电压防护的安全性。

传统的阻断型浪涌保护器内部电路设计如图1所示，主要由耗尽型N型DMOS、P型JFET以及电阻组成。 该器件串联在被保护单元前进行浪涌防护。常态下，该器件呈现低阻抗特性，工作电流可正常由Pin1通向Pin2。当Pin1端口发生浪涌时，由P型JFET反馈信号促使耗尽型N型DMOS转变为关断状态，从而“阻断”浪涌流向Pin2及后级被保护单元，起到阻断特性的浪涌防护能力。

但是，传统的阻断型浪涌保护器存在三个问题：

<1>.电路中采用的耗尽型N型DMOS、P型JFET器件在半导体行业中使用较少，多数晶圆代工厂没有这两项器件的工艺能够进行生产。这增加了阻断型浪涌保护器批量量产的难度。

<2>.耗尽型N型DMOS的实现，需要在增强型MOS工艺基础上进行反型层注入。反型层注入的浓度、深度、尺寸以及工艺过程控制，都会对MOS阈值电压产生显著影响，导致耗尽型N型DMOS阈值电压大范围波动，进而导致构建的阻断型浪涌保护器特性不稳定。批量量产时，此问题这降低了产品稳定性和良率。

<3>.在常态工作下，电路中的耗尽型N型DMOS栅极接在Pin2端低电位，无法通过栅极电压在MOS器件内形成反型层导电沟道，只能依靠工艺中注入的耗尽型反型层导电，这种情况下MOS导通电阻较高。为了减少Pin1至Pin2传输中的损耗、降低器件电阻，就需要增加MOS器件的面积。这增加了阻断型浪涌保护器的成本。

传统设计中存在量产难、稳定性差、良率低、成本高的问题。

发明内容

针对现有技术中存在的问题，本发明提供一种阻断型浪涌保护器，包括：

第一引脚，所述第一引脚连接外部电源的高压侧；

第二引脚，所述第二引脚连接外部电源的低压侧；

外部的被保护单元接在第三引脚和第四引脚之间；

第一浪涌防护单元连接在所述第二引脚与所述第四引脚之间，所述第一浪涌防护单元还连接所述第一引脚，用于在所述低压侧出现浪涌时关断从而阻断所述浪涌从所述第二引脚通过所述第四引脚流向所述被保护单元；

第二浪涌防护单元连接在所述第一引脚和所述第三引脚之间，用于在所述高压侧出现浪涌时关断从而阻断所述浪涌流从所述第一引脚通过所述第三引脚流向所述被保护单元。

优选的，所述第一浪涌防护单元包括：

第一控制单元，所述第一控制单元的第一接线端连接所述第一引脚，所述第一控制单元的接地端接地；

第一场效应晶体管，所述第一场效应晶体管的栅极连接所述第一控制单元的第三接线端，所述第一场效应晶体管的漏极连接所述第一控制单元的第二接线端和所述第二引脚，所述第一场效应晶体管的源极连接所述第四引脚；

所述第一控制单元用于在所述低压侧出现浪涌时关断所述第一场效应晶体管以阻断所述浪涌从所述第二引脚通过所述第四引脚流向所述被保护单元。

优选的，所述第二浪涌防护单元包括：

第二控制单元，所述第二控制单元第一接线端连接所述第一引脚，所述第二控制单元的接地端接地；

第二场效应晶体管，所述第二场效应晶体管的栅极连接所述第二控制单元的第二接线端，所述第二场效应晶体管的源极极连接所述第二控制单元第一接线端，所述第二场效应晶体管的漏极连接所述第三引脚；

所述第二控制单元用于在所述高压侧出现浪涌时关断所述第二场效应晶体管以阻断所述浪涌流从所述第一引脚通过所述第三引脚流向所述被保护单元；

所述第一场效应晶体管为N沟道金属氧化物半导体场效应晶体管；

所述第二场效应晶体管为P沟道金属氧化物半导体场效应晶体管。

优选的，所述第一控制单元包括：

第一二极管，所述第一二极管的阴极连接第一电阻的一端，所述第一电阻的另一端连接第一三极管的基极，所述第一三极管的集电极连接第二电阻的一端；

所述第一二极管的阳极作为所述第一控制单元的第二接线端，所述第一三极管的发射极作为所述第一控制单元的接地端，所述第一三极管的集电极作为所述第一控制单元的第三接线端，所述第二电阻的另一端作为所述第一控制单元的第一接线端；

所述第一三极管为NPN型三极管。

优选的，所述第二控制单元包括：

第三电阻，所述第三电阻的一端连接第二三极管的集电极，所述第三电阻的另一端连接第二二极管的阳极；

第四电阻，所述第四电阻的一端连接所述第二二极管的阴极，所述第四电阻的另一端连接所述第二三极管的基极；

所述第二二极管的阳极作为所述第二控制单元的接地端，所述第二三极管的发射极作为所述第二控制单元的第一接线端，所述第二三极管的集电极作为所述第二控制单元的第二接线端；

所述第二三极管为PNP型三极管。

优选的，所述第一控制单元包括：

第三二极管，所述第三二极管的阴极连接第五电阻的一端、第三场效应晶体管的栅极和第四场效应晶体管的栅极，所述第五电阻的另一端连接所述第三场效应晶体管的源极，所述第三场效应晶体管的漏极连接所述第四场效应晶体管的漏极；

所述第三二极管的阳极作为所述第一控制单元的第二接线端，所述第四场效应晶体管的源极作为所述第一控制单元的第一接线端，所述第四场效应晶体管的漏极作为所述第一控制单元的第三接线端，所述第三场效应晶体管的源极作为所述第一控制单元的接地端；

所述第三场效应晶体管为NMOS晶体管，所述第四场效应晶体管为PMOS晶体管。

优选的，所述第二控制单元包括：

第四二极管，所述第四二极管的阳极连接第五场效应晶体管的源极，所述第四二极管的阴极连接第六电阻的一端，所述第六电阻的另一端连接所述第五场效应晶体管的栅极；

第七电阻，所述第七电阻的一端连接所述第五场效应晶体管的漏极和第六场效应晶体管的栅极，所述第七电阻的另一端连接所述第六场效应晶体管的源极和第五二极管的阴极，所述第五二极管的阳极连接所述第六场效应晶体管的漏极和所述第六电阻的另一端；

所述第四二极管的阴极作为所述第二控制单元的接地端，所述第五二极管的阴极作为所述第二控制单元的第一接线端，所述第五二极管的阳极作为所述第二控制单元的第二接线端；

所述第五场效应晶体管为NMOS晶体管，所述第六场效应晶体管为PMOS晶体管。

优选的，所述第二控制单元包括：

第六二极管，所述第六二极管的阳极连接第八电阻的一端、第七场效应晶体管的栅极和第八场效应晶体管的栅极，所述第六二极管的阴极连接所述第七场效应晶体管的源极，所述第八电阻的另一端连接所述第八场效应晶体管的源极，所述第七场效应晶体管的漏极连接所述第八场效应晶体管的漏极；

第九场效应晶体管，所述第九场效应晶体管的源极连接所述第七场效应晶体管的源极，所述第九场效应晶体管的栅极连接第十场效应晶体管的栅极和所述第七场效应晶体管的漏极，所述第九场效应晶体管的漏极连接所述第十场效应晶体管的漏极，所述第十场效应晶体管的源极连接所述第八场效应晶体管的源极；

所述第九场效应晶体管的源极作为所述第二控制单元的第一接线端，所述第九场效应晶体管的漏极作为所述第二控制单元的第二接线端，所述第十场效应晶体管的源极作为所述第二控制单元的接地端；

所述第七场效应晶体管为PMOS晶体管，所述第八场效应晶体管为NMOS晶体管，所述第九场效应晶体管为PMOS晶体管，所述第十场效应晶体管为NMOS晶体管。

上述技术方案具有如下优点或有益效果：

1)常态工作时，Pin1至Pin3引脚间呈现低导通电阻特性，Pin2至Pin4引脚呈现低导通电阻特性，允许工作电流流过该器件。浪涌防护时，本发明的阻断型浪涌保护器，可以分别或同时阻断Pin1、Pin2引脚出现的浪涌，防止浪涌电流流向后级的被保护单元，从而起到阻断特性的浪涌防护；

2)通过使用半导体行业常用的增强型MOS管、三极管、二极管等器件，实现阻断特性的浪涌防护效果，解决传统设计中量产难、稳定性差、良率低、成本高的问题。

附图说明

图1为传统的阻断型浪涌保护器内部电路设计。

图2为本发明的较佳的实施例中，阻断型浪涌保护器的结构示意图；

图3为本发明的较佳的实施例中，Pin1至Pin3引脚的电压-电流特性示意图；

图4为本发明的较佳的实施例中，Pin2至Pin4引脚的电压-电流特性示意图；

图5为本发明的较佳的实施例中，阻断型浪涌保护器的结构示意图；

图6为实施例一中的阻断型浪涌保护器的电子原理图；

图7为实施例二中的阻断型浪涌保护器的电子原理图；

图8为实施例三中的阻断型浪涌保护器的电子原理图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本发明并不限定于该实施方式，只要符合本发明的主旨，则其他实施方式也可以属于本发明的范畴。

本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种阻断型浪涌保护器，包括：

第一引脚Pin1，第一引脚Pin1连接外部电源的高压侧；

第二引脚Pin2，第二引脚Pin2连接外部电源的低压侧；

外部的被保护单元接在第三引脚Pin3和第四引脚Pin4之间；

第一浪涌防护单元N连接在第二引脚Pin2与第四引脚Pin4之间，第一浪涌防护单元N还连接第一引脚Pin1，用于在低压侧出现浪涌时关断从而阻断浪涌从第二引脚Pin2通过第四引脚Pin4流向被保护单元；

第二浪涌防护单元P连接在第一引脚Pin1和第三引脚Pin3之间，用于在高压侧出现浪涌时关断从而阻断浪涌流从第一引脚Pin1通过第三引脚Pin3流向被保护单元。

具体的，本实施例中，如图2所示，该器件有第一接线端-第四接线端（Pin1~Pin4）以及GND 五个引脚，其中，Pin3、Pin4接在被保护单元两端，Pin1引脚接在外部电源的高压侧，Pin2引脚接在外部电源的低压侧。

常态工作时，Pin1至Pin3引脚之间呈现低导通电阻特性，Pin2至Pin4引脚呈现低导通电阻特性，允许工作电流流过该器件。浪涌防护时，本发明的阻断型浪涌保护器，可以分别或同时阻断Pin1、Pin2引脚出现的浪涌，防止浪涌电流流向后级的被保护单元，从而起到阻断特性的浪涌防护。

具体的，当Pin1引脚出现浪涌时，该引脚电压快速上升，并达到该器件设计的触发电压值。此时，该器件Pin1至Pin3通路快速由原本的低阻导通状态转变为阻断状态，阻断Pin1引脚的浪涌进入到后级被保护单元。上述Pin1至Pin3引脚电压-电流特性如图3所示。

当Pin2引脚出现浪涌，并且浪涌电压值超过Pin1引脚工作电压时，该器件Pin2至Pin4通路直接由原本的低阻导通状态转变为阻断状态，阻断Pin2引脚的浪涌进入到后级被保护单元。上述Pin2至Pin4引脚电压-电流特性如图4所示。

本发明的较佳的实施例中，第一浪涌防护单元N包括：

第一控制单元n，第一控制单元n的第一接线端连接第一引脚Pin1，第一控制单元n的接地端接地；

第一场效应晶体管NMOS1，第一场效应晶体管NMOS1的栅极连接第一控制单元n的第三接线端，第一场效应晶体管NMOS1的漏极连接第一控制单元n的第二接线端和第二引脚Pin2，第一场效应晶体管NMOS1的源极连接第四引脚Pin4；

第一控制单元n用于在低压侧出现浪涌时关断第一场效应晶体管NMOS1以阻断浪涌从第二引脚Pin2通过第四引脚Pin4流向被保护单元。

本发明的较佳的实施例中，第二浪涌防护单元P包括：

第二控制单元p，第二控制单元p的第一接线端连接第一引脚Pin1，第二控制单元p的接地端接地；

第二场效应晶体管PMOS1，第二场效应晶体管PMOS1的栅极连接第二控制单元p的第二接线端，第二场效应晶体管PMOS1的源极极连接第二控制单元p的第一接线端，第二场效应晶体管PMOS1的漏极连接第三引脚Pin3；

第二控制单元p用于在高压侧出现浪涌时关断第二场效应晶体管PMOS1以阻断浪涌流从第一引脚Pin1通过第三引脚Pin3流向被保护单元。

具体的，本实施例中，如图5所示，是本发明设计的阻断型浪涌保护器的内部原理图。该器件内部主要分为第一浪涌防护单元N和第二浪涌防护单元P。

第一浪涌防护单元N用于Pin2至Pin4引脚的浪涌防护，其内部由第一场效应晶体管（增强型MOS管NMOS1）和第一控制单元n组成。其中，NMOS1提供常态工作下的电流通路，以及浪涌防护时的阻断功能。具体的，常态工作时，第一控制单元n通过N1端接收Pin1引脚的电压后，通过N3端传递高电位信号给NMOS1，使得NMOS1处于开启状态。当Pin2引脚出现浪涌时其电位快速上升并超过Pin1引脚工作电压时，第一控制单元n通过N2端接收Pin2引脚的电压，通过N3端传递低电位信号为NMOS1，使得NMOS1由开启转为关断状态，从而阻断浪涌流向被保护单元。

第二浪涌防护单元P用于Pin1至Pin3引脚的浪涌防护，其内部由第二场效应晶体管（增强型MOS管PMOS1）和第二控制单元p组成。其中，PMOS1提供常态工作下的电流通路，以及浪涌防护时的阻断功能。具体的，常态工作时，第二控制单元p通过P1端接收Pin1引脚的电压后，通过P2端传递低电位信号给PMOS1，使得PMOS1处于开启状态。当Pin1引脚出现浪涌时其电位快速上升，第二控制单元通过P1端接收Pin1引脚的电压并判断超过设计的触发电压值后，通过P2端传递高电位信号为PMOS1，使得PMOS1由开启转为关断状态，从而阻断浪涌流向被保护单元。

实施例一：

本实施例中，如图6所示，第一控制单元n包括：

第一二极管D1，第一二极管D1的阴极连接第一电阻R1的一端，第一电阻R1的另一端连接第一三极管NPN的基极，第一三极管NPN的集电极连接第二电阻R2的一端；

第一二极管D1的阳极作为第一控制单元n的第二接线端N2，第一三极管NPN的发射极作为第一控制单元n的接地端GND，第一三极管NPN的集电极作为第一控制单元n的第三接线端N3，第二电阻R2的另一端作为第一控制单元的第一接线端N1。

第二控制单元p包括：

第三电阻R3，第三电阻R3的一端连接第二三极管PNP的集电极，第三电阻R3的另一端连接第二二极管D2的阳极；

第四电阻R4，第四电阻R4的一端连接第二二极管D2的阴极，第四电阻R3的另一端连接第二三极管PNP的基极；

第二二极管D2的阳极作为第二控制单元p的接地端GND，第二三极管PNP的发射极作为第二控制单元p的第一接线端P1，第二三极管PNP的集电极作为第二控制单元p的第二接线端P2。

具体的，本实施例中，如图6所示，第一控制单元n由第一三极管NPN、第一电阻R1、第二电阻R2和第一二极管D1组成；第二控制单元p由第二三极管PNP、第三电阻R3、第四电阻R4和第二二极管D2组成。其中，第一二极管D1、第二二极管D2可以是一个或多个的正向、反向或正反向串联的二极管。

以下分别说明常态工作时、Pin1引脚发生浪涌、Pin2引脚发生浪涌时，该实施例第一控制单元n、第二控制单元p、第二场效应晶体管PMOS1和第一场效应晶体管NMOS1的工作状态变化。

常态工作时，Pin1引脚接工作电压，Pin2引脚接低电压。对于第二控制单元p，端口P1的电压还未达到第二二极管D2的击穿电压，因此三极管PNP基极无开启电流，三极管PNP处于关断状态。此时P2端口通过第四电阻R4将GND的低电位传递给PMOS1的栅极。由于PMOS1源极接Pin1的工作电压、栅极接低电位，栅源电压达到其阈值电压，因此PMOS1处于开启状态。常见的，PMOS1阈值电压为-0.5V~-1.5V，而阻断型浪涌保护器常用的防护端口工作电压在3V~5V，因此，此时PMOS1栅源电压显著的小于其阈值电压，从而处于开启状态中的强反型状态，大大降低了器件两端的导通电阻。

同样的，对于第一控制单元n，由于端口N2连接到Pin2的低电位，端口N2的电压还未达到第一二极管的开启电压，因此第一三极管NPN基极无开启电流，第一三极管NPN处于关断状态。此时N3端口通过第二电阻R2将Pin1的工作电压电位传递给NMOS1的栅极。由于NMOS1源极接低电位，栅极接Pin1的工作电压，栅源电压达到其阈值电压，因此NMOS1处于开启状态。常见的，NMOS1阈值电压为0.5V~1.5V，因此，此时NMOS1栅源电压显著的大于其阈值电压，从而处于开启状态中的强反型状态，大大降低了器件两端的导通电阻。

由上，常态工作时，第二控制单元p控制PMOS1处于开启强反型状态、第一控制单元n控制NMOS1处于开启强反型状态，此时阻断型浪涌保护器导通为工作电流提供低阻通路。

当Pin1引脚发生浪涌时，第二控制单元p中与Pin1引脚连接的P1端口电压上升，并达到第二二极管D2的击穿电压。击穿第二二极管D2后，第二三极管PNP基极开始流过电流并促使自身进入开启状态，P2端口电位通过开启的第二三极管PNP被上拉至P1端口电位，并将此电位传递给PMOS1栅极。此时，PMOS1栅源极接近等电位，栅源电压大于其阈值电压，因此PMOS1由导通转变为关断状态，阻断浪涌流向被保护单元。PMOS1在关断状态中持续承受Pin1端口的浪涌高电压，因此PMOS1需要根据应用防护等级选择相应的耐压规格。此外，在PMOS1关断状态中，第二控制单元p的P1端口为浪涌高电压电位，为了防止第二三极管PNP因击穿过电流而烧毁，第三电阻R3和第四电阻R4的阻值还起到限制通路电流、防止PNP烧毁的作用。另外，对于此时的NMOS1，虽然栅极通过第一控制单元n的N3端口——第二电阻R2——N1端口也接在Pin1引脚的浪涌高电压电位，但是通过第二电阻R2的限流和NMOS1栅极防护二极管（行业内通用做法，因此图中未画出）的限压，NMOS1的栅极也不会有被损坏的风险。

当Pin2引脚发生浪涌时，第一控制单元n中与Pin2引脚相连的N2端口电压上升，并达到第一二极管D1的开启电压。开启第一二极管D1后，第一三极管NPN基极开始流过电流并促使自身进入开启状态，N3端口电位通过开启的第一三极管NPN被下拉至GND电位，并将此电位传递给NMOS1栅极。此时，NMOS1栅源极电压小于其阈值电压，因此NMOS1由导通转变为关断状态，阻断浪涌流向被保护单元。同样的，NMOS1在关断状态中持续承受Pin2端口的浪涌高电压，因此NMOS1也需要根据防护等级选择响应的耐压规格。另外，同样的，第一电阻R1也起到了限制通路电流、防止NPN因击穿过电流而烧毁。

综上述，本发明该实施例可以实现常态工作时低阻导通、浪涌发生时阻断电流的防护功能。

实施例二：

本实施例中，如图7所示，第一控制单元n包括：

第三二极管D3，第三二极管D3的阴极连接第五电阻R5的一端、第三场效应晶体管NMOS2的栅极和第四场效应晶体管PMOS2的栅极，第五电阻R5的另一端连接第三场效应晶体管NMOS2的源极，第三场效应晶体管NMOS2的漏极连接第四场效应晶体管PMOS2的漏极；

第三二极管D3的阳极作为第一控制单元n的第二接线端N2，第四场效应晶体管PMOS2的源极作为第一控制单元n的第一接线端N1，第四场效应晶体管PMOS2的漏极作为第一控制单元n的第三接线端N3，第三场效应晶体管PMOS2的源极作为第一控制单元n的接地端GND。

第二控制单元p包括：

第四二极管D4，第四二极管D4的阳极连接第五场效应晶体管NMOS3的源极，第四二极管D4的阴极连接第六电阻R6的一端，第六电阻R6的另一端连接第五场效应晶体管NMOS3的栅极；

第七电阻R7,第七电阻R7的一端连接第五场效应晶体管NMOS3的漏极和第六场效应晶体管PMOS3的栅极，第七电阻R7的另一端连接第六场效应晶体管PMOS3的源极和第五二极管D5的阴极，第五二极管D5的阳极连接第六场效应晶体管PMOS3的漏极和第六电阻R6的另一端；

第四二极管D4的阴极作为第二控制单元p的接地端GND，第五二极管D5的阴极作为第二控制单元p的第一接线端P1，第五二极管D5的阳极作为第二控制单元p的第二接线端P2。

具体的，本实施例中，如图7所示，与实施例1相比较，存在差异的地方在于第二控制单元p和第一控制单元n的内部设计（控制单元的端口和作用与实施例1完全相同）。其中，第三二极管D3、第四二极管和D4第五二极管D5可以是1个或多个的正向、反向或正反向串联的二极管。

以下分别说明常态工作时、Pin1引脚发生浪涌、Pin2引脚发生浪涌时，该实施例中第一控制单元n、第二控制单元p、PMOS1和NMOS1工作状态变化。

常态工作时，Pin1引脚接工作电压，Pin2引脚接低电压。对于第二控制单元p，端口P1的电压还未达到第五二极管D5的击穿电压，因此第六电阻R6上无电流流过，NMOS3栅极电位通过第六电阻R6接至GND，NMOS3处于关断状态。由于NMOS3的关断，第七电阻R7也无电流流过，PMOS3栅极点位通过第七电阻R7接至端口P1电位，与源极等电位，因此PMOS3也处于关断状态。此时，第二控制单元p通过端口P2将GND电位传递给PMOS1栅极，由于PMOS1栅源电压显著小于其阈值电压，因此PMOS1处于开启强反型状态，呈现低阻导通状态。

同样的，对于第一控制单元n，由于Pin2引脚处于低电位，未达到第三二极管D3的开启电压，此时第五电阻R5上无电流流过。NMOS2、PMOS2的栅极都通过第五电阻R5接至GND电位。对于NMOS2，栅源电压未达到其阈值电压，因此处于关断状态。对于PMOS2，栅源电压小于其阈值电压，因此处于开启状态。第一控制单元n的N3端口通过已开启的PMOS2，将Pin1引脚的工作电压电位传递给NMOS1栅极。此时NMOS1栅源极电压显著大于其阈值电压，因此NMOS1处于开启强反型状态，呈现低阻导通状态。

由上，常态工作时，第二控制单元p控制PMOS1处于开启强反型状态、第一控制单元n控制NMOS1处于开启强反型状态，此时阻断型浪涌保护器导通为工作电流提供低阻通路。

当Pin1引脚发生浪涌时，第二控制单元p中与Pin1引脚连接的P1端口电压上升，并达到第五二极管D5的击穿电压。击穿第五二极管D5后，电流流过第六电阻R6并抬升NMOS3栅极电位，直到NMOS3由关断转变为开启状态，并允许电流从第七电阻R7通过NMOS3流向GND。由于流过电流的第七电阻R7在其两端产生电压降，拉低PMOS3栅极电位，直到PMOS3由关断转变为开启状态，并允许电流从第六电阻R6通过PMOS3流向GND，这进一步促使了NMOS3的开启。NMOS3、PMOS3形成正反馈相互促使对方完全开启，此时完全开启的PMOS3将P2端口电位抬升至Pin1引脚电位并传递此电位给PMOS1栅极，由于PMOS1栅源电压大于其阈值电压，因此PMOS1转变为关断状态，阻断浪涌流向被保护单元。

当Pin1引脚浪涌消失后，Pin1引脚电位恢复至工作电压。由于第四二极管D4对NMOS3源极电位的抬高作用，此时NMOS3的栅极电位不足以使其自身开启，因此NMOS3由开启转变为关断状态。关断的NMOS3打破了NMOS3、PMOS3的正传递过程，使得PMOS3也转为关断状态。此时P2端口电位通过第六电阻R6被重新拉低至GND电位，使得PMOS1能够恢复为正常工作时的低阻导通状态，能够允许工作电流流过。综上述，第四二极管D4起到防止第二控制单元p内部闩锁的作用。

当Pin2引脚发生浪涌时，第一控制单元n中与Pin2引脚相连的N2端口电压上升，并达到第三二极管D3的开启电压。开启第三二极管D3后，允许电流流过第五电阻R5并在其两端产生电压差，因此PMOS2、NMOS2栅极电位被第五电阻R5抬升，直到PMOS2因栅源电压大于其阈值电压而关断、NMOS2因栅源电压大于其阈值电压而开启。此时，N3端口电位被开启的NMOS2拉低至GND电位，并将此电位传递给NMOS1栅极。此时，NMOS1栅源极电压小于其阈值电压，因此NMOS1由导通转变为关断状态，阻断浪涌流向被保护单元。

综上述，本发明该实施例可以实现常态工作时低阻导通、浪涌发生时阻断电流的防护功能。

实施例三：

本实施例中，第一控制单元n与实施例二中相同；

如图8所示，第二控制单元p包括：

第六二极管D6，第六二极管D6的阳极连接第八电阻R8的一端、第七场效应晶体管的栅极PMOS4和第八场效应晶体管NMOS4的栅极，第六二极管D6的阴极连接第七场效应晶体管PMOS4的源极，第八电阻R8的另一端连接第八场效应晶体管NMOS4的源极，第七场效应晶体管PMOS4的漏极连接第八场效应晶体管NMOS4的漏极；

第九场效应晶体管PMOS5，第九场效应晶体管PMOS5的源极连接第七场效应晶体管PMOS4的源极，第九场效应晶体管PMOS5的栅极连接第十场效应晶体管NMOS5的栅极和第七场效应晶体管PMOS4的漏极，第九场效应晶体管PMOS5的漏极连接第十场效应晶体管NMOS5的漏极，第十场效应晶体管NMOS5的源极连接第八场效应晶体管NMOS4的源极；

第九场效应晶体管PMOS5的源极作为第二控制单元p的第一接线端P1，第九场效应晶体管PMOS5的漏极作为第二控制单元p的第二接线端P2，第十场效应晶体管NMOS5的源极作为第二控制单元p的接地端GND。

具体的，本实施例中，图8是本发明在实施例2的基础上发展的又一种实施例。与实施例2相比较，存在差异的地方在于第二控制单元p内部设计（控制单元的端口和作用与实施例2完全相同）。其中，第三二极管D3和第六二极管D6可以是1个或多个的正向、反向或正反向串联的二极管。

以下分别说明常态工作时、Pin1引脚发生浪涌、Pin2引脚发生浪涌时，该实施例第一控制单元n、第二控制单元p、PMOS1和NMOS1工作状态变化。

常态工作时，Pin1引脚接工作电压，Pin2引脚接低电压。对于第二控制单元p，端口P1的电压还未达到第六二极管D6的击穿电压，因此第八电阻R8上无电流流过。PMOS4、NMOS4栅极电位通过第八电阻R8被拉低至GND，因此，NMOS4处于关断状态、PMOS4处于开启状态。PMOS5、NMOS5的栅极电位通过已开启的PMOS4被连接至Pin1引脚工作电压，因此，PMOS5处于关断状态、NMOS3处于开启状态。PMOS1栅极电位被端口P2通过已开启的NMOS5拉低至GND，此时PMOS1栅源电压显著小于其阈值电压，因此PMOS1处于开启强反型状态，呈现低阻导通状态。

第一控制单元n与实施例2完全相同，此时受第一控制单元n控制的NMOS1也处于开启强反型状态，呈现低阻导通状态。

当Pin1引脚发生浪涌时，第二控制单元p中与Pin1引脚连接的P1端口电压上升，并达到第三二极管D3的击穿电压。击穿第三二极管D3后，电流流过第六二极管D6在其两端产生电压差，并抬高NMOS4栅极电位，直到NMOS4由关断转为开启状态。PMOS5、NMOS5栅极电位通过已开启的NMOS4被拉低至GND，因此NMOS5转变为关断状态、PMOS5转变为开启状态。PMOS1栅极电位通过P2端口被已开启的PMOS5连接至Pin1引脚电位。此时，由于PMOS1栅源电压大于其阈值电压，因此PMOS1转变为关断状态，阻断浪涌流向被保护单元。

当Pin2引脚发生浪涌时，与实施例2相同，第一控制单元n控制NMOS1转变为关断状态，阻断浪涌流向被保护单元。

综上述，本发明该实施例可以实现常态工作时低阻导通、浪涌发生时阻断电流的防护功能。

本发明的较佳的实施例中，第一场效应晶体管NMOS1为N沟道金属氧化物半导体场效应晶体管。

本发明的较佳的实施例中，第二场效应晶体管PMOS1为P沟道金属氧化物半导体场效应晶体管。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种阻断型浪涌保护器，其特征在于，包括：

第一引脚，所述第一引脚连接外部电源的高压侧；

第二引脚，所述第二引脚连接外部电源的低压侧；

外部的被保护单元接在第三引脚和第四引脚之间；

第一浪涌防护单元连接在所述第二引脚与所述第四引脚之间，所述第一浪涌防护单元还连接所述第一引脚，用于在所述低压侧出现浪涌时关断从而阻断所述浪涌从所述第二引脚通过所述第四引脚流向所述被保护单元；

第二浪涌防护单元连接在所述第一引脚和所述第三引脚之间，用于在所述高压侧出现浪涌时关断从而阻断所述浪涌流从所述第一引脚通过所述第三引脚流向所述被保护单元；

所述第一浪涌防护单元包括：

第一控制单元，所述第一控制单元的第一接线端连接所述第一引脚，所述第一控制单元的接地端接地；

第一场效应晶体管，所述第一场效应晶体管的栅极连接所述第一控制单元的第三接线端，所述第一场效应晶体管的漏极连接所述第一控制单元的第二接线端和所述第二引脚，所述第一场效应晶体管的源极连接所述第四引脚；

所述第一控制单元用于在所述低压侧出现浪涌时关断所述第一场效应晶体管以阻断所述浪涌从所述第二引脚通过所述第四引脚流向所述被保护单元；

则所述第二浪涌防护单元包括：

第二控制单元，所述第二控制单元的第一接线端连接所述第一引脚，所述第二控制单元的接地端接地；

第二场效应晶体管，所述第二场效应晶体管的栅极连接所述第二控制单元的第二接线端，所述第二场效应晶体管的源极极连接所述第二控制单元的第一接线端，所述第二场效应晶体管的漏极连接所述第三引脚；

所述第二控制单元用于在所述高压侧出现浪涌时关断所述第二场效应晶体管以阻断所述浪涌流从所述第一引脚通过所述第三引脚流向所述被保护单元；

所述第一场效应晶体管为N沟道金属氧化物半导体场效应晶体管；

所述第二场效应晶体管为P沟道金属氧化物半导体场效应晶体管。

2.根据权利要求1所述的阻断型浪涌保护器，其特征在于，所述第一控制单元包括：

第一二极管，所述第一二极管的阴极连接第一电阻的一端，所述第一电阻的另一端连接第一三极管的基极，所述第一三极管的集电极连接第二电阻的一端；

所述第一二极管的阳极作为所述第一控制单元的第二接线端，所述第一三极管的发射极作为所述第一控制单元的接地端，所述第一三极管的集电极作为所述第一控制单元的第三接线端，所述第二电阻的另一端作为所述第一控制单元的第一接线端；

所述第一三极管为NPN型三极管。

3.根据权利要求2所述的阻断型浪涌保护器，其特征在于，所述第二控制单元包括：

第三电阻，所述第三电阻的一端连接第二三极管的集电极，所述第三电阻的另一端连接第二二极管的阳极；

第四电阻，所述第四电阻的一端连接所述第二二极管的阴极，所述第四电阻的另一端连接所述第二三极管的基极；

所述第二二极管的阳极作为所述第二控制单元的接地端，所述第二三极管的发射极作为所述第二控制单元的第一接线端，所述第二三极管的集电极作为所述第二控制单元的第二接线端；

所述第二三极管为PNP型三极管。

4.根据权利要求1所述的阻断型浪涌保护器，其特征在于，所述第一控制单元包括：

第三二极管，所述第三二极管的阴极连接第五电阻的一端、第三场效应晶体管的栅极和第四场效应晶体管的栅极，所述第五电阻的另一端连接所述第三场效应晶体管的源极，所述第三场效应晶体管的漏极连接所述第四场效应晶体管的漏极；

所述第三二极管的阳极作为所述第一控制单元的第二接线端，所述第四场效应晶体管的源极作为所述第一控制单元的第一接线端，所述第四场效应晶体管的漏极作为所述第一控制单元的第三接线端，所述第三场效应晶体管的源极作为所述第一控制单元的接地端；

所述第三场效应晶体管为NMOS晶体管，所述第四场效应晶体管为PMOS晶体管。

5.根据权利要求4所述的阻断型浪涌保护器，其特征在于，所述第二控制单元包括：

第四二极管，所述第四二极管的阳极连接第五场效应晶体管的源极，所述第四二极管的阴极连接第六电阻的一端，所述第六电阻的另一端连接所述第五场效应晶体管的栅极；

第七电阻，所述第七电阻的一端连接所述第五场效应晶体管的漏极和第六场效应晶体管的栅极，所述第七电阻的另一端连接所述第六场效应晶体管的源极和第五二极管的阴极，所述第五二极管的阳极连接所述第六场效应晶体管的漏极和所述第六电阻的另一端；

所述第四二极管的阴极作为所述第二控制单元的接地端，所述第五二极管的阴极作为所述第二控制单元的第一接线端，所述第五二极管的阳极作为所述第二控制单元的第二接线端；

所述第五场效应晶体管为NMOS晶体管，所述第六场效应晶体管为PMOS晶体管。

6.根据权利要求4所述的阻断型浪涌保护器，其特征在于，所述第二控制单元包括：

第六二极管，所述第六二极管的阳极连接第八电阻的一端、第七场效应晶体管的栅极和第八场效应晶体管的栅极，所述第六二极管的阴极连接所述第七场效应晶体管的源极，所述第八电阻的另一端连接所述第八场效应晶体管的源极，所述第七场效应晶体管的漏极连接所述第八场效应晶体管的漏极；

第九场效应晶体管，所述第九场效应晶体管的源极连接所述第七场效应晶体管的源极，所述第九场效应晶体管的栅极连接第十场效应晶体管的栅极和所述第七场效应晶体管的漏极，所述第九场效应晶体管的漏极连接所述第十场效应晶体管的漏极，所述第十场效应晶体管的源极连接所述第八场效应晶体管的源极；

所述第九场效应晶体管的源极作为所述第二控制单元的第一接线端，所述第九场效应晶体管的漏极作为所述第二控制单元的第二接线端，所述第十场效应晶体管的源极作为所述第二控制单元的接地端；

所述第七场效应晶体管为PMOS晶体管，所述第八场效应晶体管为NMOS晶体管，所述第九场效应晶体管为PMOS晶体管，所述第十场效应晶体管为NMOS晶体管。