CN117219144A - 用于操作存储器装置的方法和存储器系统 - Google Patents

用于操作存储器装置的方法和存储器系统 Download PDF

Info

Publication number
CN117219144A
CN117219144A CN202310031798.5A CN202310031798A CN117219144A CN 117219144 A CN117219144 A CN 117219144A CN 202310031798 A CN202310031798 A CN 202310031798A CN 117219144 A CN117219144 A CN 117219144A
Authority
CN
China
Prior art keywords
memory device
memory
read
data
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310031798.5A
Other languages
English (en)
Inventor
李庚德
千允洙
曹大铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117219144A publication Critical patent/CN117219144A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

提供了用于操作存储器装置的方法和存储器系统，所述方法包括：对第一操作执行第一设置操作；基于第一设置操作读取映射数据；以及对第二操作执行第二设置操作。

Description

用于操作存储器装置的方法和存储器系统
本申请要求于2022年6月9日在韩国知识产权局提交的第10-2022-0070226号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。
技术领域
本发明的实施例涉及用于操作存储器装置的方法。
背景技术
存储器系统对数据进行编程并在需要时读取数据，并且存储器系统可包括数据被编程到的存储器装置和用于控制存储器装置的总体操作的存储器控制器。存储器装置可包括非易失性存储器(NVM)和易失性存储器(VM)，非易失性存储器的存储数据在没有被供应电源电压时不消失，易失性存储器的存储数据在没有被供应电源电压时消失。
最近，根据针对提高存储器装置的集成度的研究，存储器装置可实现高密度和大容量的目的，同时，用于存储器装置的初始化操作和设置操作的时间也在增加。
发明内容
一个或多个实施例可提供一种用于减少启动时间的存储器系统。
一个或多个实施例还可提供一种用于减少启动时的功耗的存储器系统。
一个或多个实施例还可提供一种用于改进电源管理模式下的启动时间的存储器系统。
根据实施例的一方面，提供一种用于操作存储器装置的方法，所述方法包括：对第一操作执行第一设置操作，基于第一设置操作读取映射数据，以及对第二操作执行第二设置操作。
根据实施例的另一方面，提供一种用于操作存储器装置的方法，所述方法包括：在电源管理模式下接收命令，确定所述命令的类型，基于所述命令的类型对第一操作执行第一设置操作，读取映射数据，以及通过使用所述映射数据来基于所述命令处理请求。
根据实施例的另一方面，提供一种存储器系统，所述存储器系统包括：存储器装置；以及存储器处理器，被配置为确定存储器装置中的存储有映射数据的区域；对存储有映射数据的区域执行第一设置操作；基于第一设置操作读取所述映射数据；以及对存储器装置中的未存储有映射数据的区域执行第二设置操作。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上和其他目的和特征将变得清楚，在附图中：
图1示出根据实施例的计算系统的框图；
图2示出图1中示出的存储器装置的框图；
图3示出图2中示出的存储器单元阵列；
图4示出图3中示出的第一存储器块的等效电路的电路图；
图5示出根据实施例的用于初始化和设置存储器装置的时间；
图6示出根据实施例的存储器装置的初始化和设置时间；
图7A、图7B和图7C示出根据实施例的命令序列的示例；
图8A、图8B和图8C示出根据实施例的命令序列的另一示例；
图9示出根据实施例的存储器装置的初始化和设置操作的流程图；
图10示出根据实施例的存储器装置的初始化和设置操作的流程图；
图11示出根据实施例的存储器装置的初始化和设置操作的流程图；
图12示出根据实施例的存储器装置的初始化和设置操作的流程图；
图13示出根据实施例的存储器装置的初始化和设置操作的流程图；以及
图14示出根据实施例的计算系统的框图。
具体实施方式
在下面的具体实施方式中，已经简单地通过说明的方式示出和描述了实施例。如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。在此描述的实施例是示例实施例，因此，公开不限于此。
因此，附图和描述实质上被认为是说明性的而非限制性的，并且贯穿说明书，相同的参考标号表示相同的元件。在参照附图描述的流程图中，可改变操作顺序，可合并各种操作，可划分特定的操作，并且可不执行特定的操作。
除非使用表述“一个”、“单个”等，否则以单数形式叙述的表述可被解释为单数或复数。包括序数(诸如，第一、第二等)的术语将仅用于描述各种组件，并且将不被解释为限制这些组件。这些术语可仅用于将一个组件与其他组件区分开。
图1示出根据实施例的计算系统的框图，图2示出图1中示出的存储器装置的框图，图3示出图2中示出的存储器单元阵列，并且图4示出图3中示出的第一存储器块的等效电路的电路图。
参照图1，计算系统5可包括主机10和存储器系统20。主机10可通过各种类型的接口与存储器系统20通信。主机10可向存储器系统20请求数据处理操作(例如，数据读取操作、数据写入(或编程)操作和数据擦除操作)。例如，主机10可以是中央处理器(CPU)、图形处理器(GPU)、微处理器或应用处理器(AP)。
计算系统5可被实现为个人计算机(PC)、数据服务器、膝上型计算机或便携式装置。便携式装置可以被实现为移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码相机(digital still camera)、数字摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持式游戏机或电子书。计算系统5还可被实现为片上系统(SoC)。
存储器系统20可包括存储器装置100和存储器控制器200。存储器系统20可被实现为各种类型的存储装置(诸如，固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、紧凑型闪存(CF)、安全数字(SD)、微安全数字(micro SD)、迷你安全数字(mini-SD)、极限数字(xD)或记忆棒。
存储器控制器200可响应于来自主机10的请求而访问存储器装置100。存储器控制器200可被配置为提供存储器装置100与主机10之间的接口。存储器控制器200可被配置为驱动用于控制存储器装置100的固件。
存储器控制器200可控制存储器装置100的操作。详细地，存储器控制器200可通过连接到存储器装置100的输入和输出线提供地址ADDR、命令CMD、数据DATA、控制信号CTRL和电力PWR中的至少一者。
存储器控制器200可使用地址ADDR、命令CMD、控制信号CTRL和电力PWR中的至少一者，可将数据编程到存储器装置100/从存储器装置100擦除数据，或者可从存储器装置100读取数据。控制信号CTRL可包括芯片使能CE、写入使能WE和读取使能RE。
存储器装置100可以是非易失性存储器装置(诸如，NAND闪存、垂直NAND闪存(VNAND)、NOR闪存、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM))。
参照图2，存储器装置100可包括存储器单元阵列110、电压生成器120、行解码器130、页缓冲器140、输入和输出(I/O)电路150和控制逻辑160。
参照图3，存储器单元阵列110可包括多个存储器块BLK1至BLKn。存储器块BLK1至BLKn可通过字线WL、串选择线SSL和地选择线(GSL)分别连接到行解码器130，并且可通过位线(BL)连接到页缓冲器140。
存储器单元阵列110可包括设置在多条字线WL与多条位线BL交叉的区域中的多个存储单元。各个存储器单元可形成为具有诸如单层单元(SLC)、多层单元(MLC)、三层单元(TLC)或四层单元(QLC)的单元类型。
多个存储器块BLK1至BLKn可在基底上分别形成为具有3维结构。例如，包括在各个存储器块BLK1至BLKn中的多个存储器NAND串NS11至NS33可在垂直于基底的方向D1上形成。基底的上侧可垂直于方向D2和方向D3。
参照图4，第一存储器块BLK1可包括连接在多条位线BL1至BL3与共源极线CSL之间的多个存储器NAND串NS11至NS33。存储器NAND串NS11至NS33可分别包括串选择晶体管SST、多个存储器单元MC和地选择晶体管GST。图4示出存在三条位线BL1至BL3、九个存储器NAND串NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32和NS33，并且存储器NAND串NS11至NS33分别包括八个存储器单元MC，并且不限于此，它们的数量可根据实施例而改变。
串选择晶体管SST的栅极可连接到对应的串选择线SSL1、SSL2和SSL3。存储器单元MC可连接到对应的字线WL1、WL2、WL3、WL4、WL5、WL6、WL7和WL8。字线WL1至WL8可与栅极线对应。地选择晶体管GST的栅极可连接到对应的地选择线GSL1、GSL2和GSL3。串选择晶体管SST可连接到对应的位线BL1、BL2和BL3，并且地选择晶体管GST可连接到共源极线CSL。
具有相同高度的字线(例如，WL1)可共同连接，并且地选择线GSL1至GSL3和串选择线SSL1至SSL3可在第一存储器块BLK1中分别分离。
参照图2，存储器单元阵列110可至少包括第一区域111和第二区域112。第一区域111和第二区域112的分离不是物理的，而是可以是可变的和逻辑的。例如，存储器控制器200可将第一存储器块BLK1指定为第一区域111，并且可将剩余的存储器块BLK2至BLKn指定为第二区域112。然而，实施例不限于此。例如，存储器控制器200可根据主机10的指令或者如果需要，将第一存储器块BLK1和第二存储器块BLK2指定为第一区域111，并且可将剩余的存储器块BLK3至BLKn指定为第二区域112，从而最终指定和改变属于各个区域的存储器块。
属于第一区域111的存储器块可以以与属于第二区域112的存储器块不同的每单元比特数进行编程。例如，存储器控制器200可根据单比特编程方法将数据编程到第一区域111的存储器块，并且可根据多比特编程方法将数据编程到第二区域112的存储器块。单比特编程方法可包括SLC模式，并且多比特编程方法可包括MLC模式、TLC模式和QLC模式。例如，属于第一区域111的各个存储单元可存储1比特数据，并且属于第二区域112的各个存储单元可存储m比特数据(m是等于或大于2的整数)。
用于驱动存储器装置100的设置数据CDATA可被编程到第一区域111的第一存储器块BLK1。为了存储器操作，设置数据CDATA可在映射打开操作(map open operation)之前对存储器装置100进行初始化和设置，并且当存储器单元的特定区域被测试时，设置数据CDATA可被存储。映射打开操作可加载在存储器装置100被断电之前编程的映射数据(或元数据)，并且可使用新信息来配置该映射数据。映射数据可被编程到第一区域111。存储器控制器200可通过使用映射数据来处理来自主机10的请求。映射数据可包括逻辑到物理(L2P)映射数据。
映射打开操作可包括读取操作。例如，读取操作可以是SLC读取。SLC读取可以是通过使用一个电压来读取存储器单元的数据的操作。当发生突然断电(SPO)然后再次被供电时，映射打开操作还可包括擦除操作和编程操作。例如，擦除操作可以是SLC擦除，并且编程操作可以是SLC编程。SLC擦除和SLC编程可通过使用一个电压来对数据进行擦除和编程。
存储器装置100的设置数据CDATA可被表示为信息数据读取(IDR)数据。设置数据CDATA可包括针对各个存储器单元阵列110而修剪(trim)的DC信息、选项信息、列修复信息和坏块信息。DC信息可包括用于操作存储器装置100的外围电路以及泵电路的设置条件。
当由于设置数据CDATA的劣化而发生失真时，可存在用作设置数据CDATA的替代品的副本。副本可包括平面副本和/或SSL副本。例如，设置数据CDATA可被复制为副本，并且可被编程到第一区域111的其他部分。例如，设置数据CDATA可被编程到第一存储器块BLK1的一个区域，并且副本可被编程到第一存储器块BLK1的另外的区域。副本也可被编程到第二存储器块BLK2。副本可被编程到第二存储器块BLK2中的多个区域。例如，可存在多个副本。
当存储器装置100被通电时，存储器控制器200可执行存储器装置100的初始化操作，并且可通过使用设置数据CDATA和/或副本来针对优先需要的操作执行存储器装置100的设置操作。例如，优先需要的操作可以是读取操作，特别是SLC读取。当映射打开操作被完成时，存储器控制器200可针对存储器装置100的一般操作执行设置操作。一般操作可包括全部存储器操作之中除优先需要的操作之外的存储器操作。例如，当优先需要的操作是SLC读取时，一般操作可包括SLC编程、SLC擦除和基于多比特的操作。基于多比特的操作可包括用于通过使用多个不同的电压来对单元进行读取、编程和擦除的MLC读取、MLC编程、MLC擦除、TLC读取、TLC编程、TLC擦除、QLC读取、QLC编程和QLC擦除。
设置操作包括用于将第一区域111的设置数据CDATA读出到页缓冲器140的感测、根据感测结果验证存储在页缓冲器140中的设置数据CDATA的有效性并将设置数据CDATA存储在锁存器162中的下转储(dump down)、以及基于存储在锁存器162中的设置数据CDATA来设置存储器装置100的操作的条件的后续处理。例如，存储在锁存器162中的设置数据CDATA被提供给开关部分，并且开关部分可通过根据设置数据CDATA控制用于控制微调电路(trimcircuit)和修复电路的各个开关的接通/断开来完成设置操作。
例如，后续处理可包括用于设置操作电压的DC电平，或者通过使用列修复信息来移除坏列的缓冲器的WOR扫描。
当WOR扫描发生故障时，存储器装置100可通过使用副本来执行设置操作。例如，当被编程到主块和主SSL的设置数据CDATA发生故障时，存储器装置100可通过使用被编程到副本块和主SSL的副本来执行设置操作。当再次发生故障时，存储器装置100可通过使用被编程到主块和副本SSL的副本来执行设置操作，并且当再次发生故障时，存储器装置100可通过使用被编程到副本块和副本SSL的副本来执行设置操作。然而，设置操作的顺序不限于此，并且可以以其他顺序执行操作。
根据如表1中表示的实施例，设置数据和副本可被编程在存储器装置100的第一区域111的第一存储器块BLK1中。
(表1)
SSL1 SSL2 SSL3 …… SSLk
WL8 正常 副本
WL7 SLC 副本
WL6 非SLC 副本
WL5 SLC擦除 SLC编程 SLC读取 副本
WL4 非SLC擦除 非SLC编程 非SLC读取 副本
WL3 PIR 非PIR 副本
WL2 PIC 非PIC 副本
WL1 - - - - -
一般设置数据可被编程到连接到与串选择线SSL1相关联的字线WL8的存储器单元MC。一般设置数据可包括用于SLC擦除、SLC编程、SLC读取、MLC擦除、MLC编程和MLC读取的设置数据。当存储器单元阵列110支持TLC的单元类型时，一般设置数据还可包括用于TLC擦除、TLC编程和TLC读取的设置数据。当存储器单元阵列110支持QLC的单元类型时，一般设置数据还可包括用于QLC擦除、QLC编程和QLC读取的设置数据。MLC操作(MLC擦除、MLC编程和MLC读取)、TLC操作(TLC擦除、TLC编程和TLC读取)和QLC操作(QLC擦除、QLC编程和QLC读取)可表示通过使用不同的电压来对存储器单元的数据进行擦除、编程或读取的操作。
用于SLC操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL7的存储器单元MC。用于SLC操作的设置数据可包括用于SLC擦除、SLC编程和SLC读取的设置数据。
用于非SLC操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL6的存储器单元MC。非SLC操作可以是存储器装置100的操作之中除SLC操作之外的操作。例如，用于非SLC操作的设置数据可包括用于MLC擦除、MLC编程、MLC读取、TLC擦除、TLC编程、TLC读取、QLC擦除、QLC编程和QLC读取中的至少一者的设置数据。
用于SLC擦除操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL5的存储器单元MC。
用于SLC编程操作的设置数据可被编程到连接到与串选择线SSL2相关联的字线WL5的存储器单元MC。
用于SLC读取操作的设置数据可被编程到连接到与串选择线SSL3相关联的字线WL5的存储器单元MC。
用于非SLC擦除操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL4的存储器单元MC。用于非SLC擦除操作的设置数据可包括用于MLC擦除、TLC擦除和QLC擦除中的至少一者的设置数据。
用于非SLC编程操作的设置数据可被编程到连接到与串选择线SSL2相关联的字线WL4的存储器单元MC。用于非SLC编程操作的设置数据可包括用于MLC编程、TLC编程和QLC编程中的至少一者的设置数据。
用于非SLC读取操作的设置数据可被编程到连接到与串选择线SSL3相关联的字线WL4的存储器单元MC。用于非SLC读取操作的设置数据可包括用于MLC读取、TLC读取和QLC读取中的至少一者的设置数据。
用于平面独立读取(PIR)操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL3的存储器单元MC。PIR操作可表示当一个平面处于忙碌状态时，包括多个平面的存储器装置100可对其他平面执行读取操作。
用于非PIR操作的设置数据可被编程到连接到与串选择线SSL2相关联的字线WL3的存储器单元MC。
用于平面独立核(PIC)操作的设置数据可被编程到连接到与串选择线SSL1相关联的字线WL2的存储器单元MC。PIC操作可表示当一个平面处于忙碌状态时，包括多个平面的存储器装置100可对其他平面执行读取、编程和擦除操作。
用于非PIC操作的设置数据可被编程到连接到与串选择线SSL2相关联的字线WL2的存储器单元MC。
设置数据的副本可被编程到连接到与串选择线SSLk相关联的字线WL2至WL8的多个存储器单元MC。这里，k可以是大于3的整数。当设置数据劣化时，存储器控制器200可通过使用副本来执行存储器装置100的设置操作。
当存储器装置100被通电时，存储器装置100可执行初始化操作，并且可通过读取表1中表示的设置数据中的至少一者来执行设置操作。与通过使用一般设置数据执行存储器装置100的设置操作的性能相比，通过经由使用一些需要的设置数据执行设置操作，存储器系统20的启动时间被减少以减少计算系统5的启动时间，并且启动时的功耗可被减少。例如，存储器装置100可读取用于SLC操作的设置数据并且可执行设置操作。
用户数据可被编程到第二区域112。然而，实施例不限于此，并且用户数据可被编程到第一区域111。
控制逻辑160可控制存储器装置100的总体操作，并且可输出与存储器操作相关的相应控制信号。例如，控制逻辑160可通过基于从存储器控制器200接收的地址ADDR、命令CMD和控制信号CTRL中的至少一者使用内部控制信号来控制存储器装置100。
控制逻辑160可生成用于控制电压生成器120的控制信号VCTRL和用于控制页缓冲器140的控制信号PCTRL，并且可基于地址ADDR生成行地址R_ADDR和列地址C_ADDR。控制逻辑160可将行地址R_ADDR输出到行解码器130，并且可将列地址C_ADDR输出到输入和输出电路150。
电压生成器120可接收电力PWR，可根据来自控制逻辑160的控制信号VCTRL调节用于存储器操作的电压Vg，并且可通过行解码器130将电压Vg提供给存储器单元阵列110。
行解码器130可通过字线WL、串选择线SSL和地选择线GSL连接到存储器单元阵列110。行解码器130可通过对从控制逻辑160输入的行地址R_ADDR进行解码来选择存储器块BLK1至BLKn中的至少一个。例如，行解码器130可通过使用行地址R_ADDR来选择字线WL、串选择线SSL和地选择线GSL。行解码器130可将从电压生成器120供应的电压Vg提供给字线WL。
页缓冲器140可通过位线BL连接到存储器单元阵列110，并且可通过数据线DL连接到输入和输出电路150。在编程操作时，输入和输出电路150可从存储器控制器200接收编程数据DATA，并且可基于由控制逻辑160提供的列地址C_ADDR将编程数据DATA提供给页缓冲器140。在读取操作时，输入和输出电路150可基于由控制逻辑160提供的列地址C_ADDR将存储在页缓冲器140中的读取数据DATA提供给存储器控制器200。
控制逻辑160可包括下转储电路(DDC)161、锁存器162和只读存储器(ROM)163。转储电路161可通过使用设置数据CDATA和/或副本来执行下转储。例如，下转储电路161可验证页缓冲器140的设置数据CDATA和/或副本的有效性。下转储电路161可将已经通过有效性验证的数据存储到锁存器162中。锁存器162可从下转储电路161接收并存储有效的设置数据CDATA或副本。锁存器162可被实现为用于存储存储器装置100需要的数据的易失性存储器。锁存器162可包括电熔丝(e-fuse)。ROM 163可存储在存储器装置100被断电之后要保存的数据。图2示出下转储电路161、锁存器162和ROM 163被包括在控制逻辑160中，但是不限于此，并且下转储电路161、锁存器162和ROM 163中的至少一者可被实现为与控制逻辑160不同的组成元件。
图5示出根据实施例的用于初始化和设置存储器装置的时间。
参照图5，存储器控制器200可将电力PWR施加到存储器装置100以使存储器装置100通电。电力PWR可以是用于驱动存储器装置100的电压VCC。可安装用于在存储器装置100与存储器控制器200之间传输信号的DQ垫(pad)。存储器装置100处于忙碌状态(或激活状态)或就绪状态(或非激活状态)可通过R/B垫被输出给存储器控制器200。
存储器控制器200可通过DQ垫将用于指示初始化和设置操作的命令FFh输出到存储器装置100。存储器装置100可响应于命令FFh而在时间段tBSY1内处于忙碌状态并且可执行初始化操作和设置操作。例如，存储器装置100可执行初始化操作，并且可读取第一区域111的设置数据CDATA来执行设置操作。在这种情况下，设置数据CDATA是一般设置数据，并且可包括用于SLC擦除、SLC编程、SLC读取、MLC擦除、MLC编程、MLC读取、TLC擦除、TLC编程、TLC读取、QLC擦除、QLC编程和QLC读取中的至少一者的设置数据。
当第一区域111的设置数据CDATA劣化时，存储器装置100可读取第一区域111的副本并且可执行设置操作。当初始化和设置操作结束时，存储器装置100可在时间段tRDY内处于就绪状态。存储器控制器200可基于R/B垫的信号来确定存储器装置100是处于忙碌状态还是就绪状态。例如，当R/B垫的信号具有高逻辑值时，存储器控制器200可确定存储器装置100处于就绪状态，并且当R/B垫的信号具有低逻辑值时，存储器控制器200可确定存储器装置100处于忙碌状态。
图6示出根据实施例的存储器装置的初始化和设置时间，图7A至图7C示出根据实施例的命令序列的示例，并且图8A至8C示出根据实施例的命令序列的另一示例。
参照图6，存储器控制器200可将电力PWR施加到存储器装置100并且可使存储器装置100通电。电力PWR可以是用于驱动存储器装置100的电压VCC。
存储器控制器200可通过DQ垫将用于指示初始化和设置操作的命令序列CMDs输出到存储器装置100。存储器控制器200可在对存储器装置100执行初始化操作之后通过使用不同的命令序列CMDs执行不同的设置操作。
存储器装置100可响应于命令序列CMDs而在时间段tBSY2内处于忙碌状态，并且可执行初始化和设置操作。例如，存储器装置100可执行初始化操作，并且可读取第一区域111的设置数据CDATA，从而执行设置操作。在这种情况下，设置数据CDATA可包括一般设置数据的一部分。例如，设置数据CDATA可包括用于SLC操作的设置数据、用于非SLC操作的设置数据、用于SLC擦除操作的设置数据、用于SLC编程操作的设置数据、用于SLC读取操作的设置数据、用于非SLC擦除操作的设置数据、用于非SLC编程操作的设置数据、用于非SLC读取操作的设置数据、用于PIR操作的设置数据、用于非PIR操作的设置数据、用于PIC操作的设置数据和用于非PIC操作的设置数据中的至少一者。时间段tBSY2可小于图5的时间段tBSY1。例如，存储器装置100可在初始化操作之后对需要的操作执行设置操作，从而缩短计算系统5的启动时间并且降低启动时的功耗。存储器装置100可在映射打开操作被完成之后对剩余的操作执行设置操作。
当第一区域111的设置数据CDATA劣化时，存储器装置100可读取第一区域111的副本，并且可执行初始化和设置操作。当初始化和设置操作结束时，存储器装置100可在时间段tRDY内处于就绪状态。存储器控制器200可基于R/B垫的信号来确定存储器装置100是处于忙碌状态还是就绪状态。例如，当信号具有高逻辑值时，存储器控制器200可确定存储器装置100处于就绪状态，并且当R/B垫的信号具有低逻辑值时，存储器控制器200可确定存储器装置100处于忙碌状态。
参照图7A至图7C，可找到用于不同初始化和设置操作的设置特征类型(set-feature-type)的命令序列CMDs。参照图7A，命令序列CMDs用于IDR_A，并且可包括命令EFh、地址11h、数据DATA和命令FFh。参照图7B，命令序列CMDs用于IDR_B，并且可包括命令EFh、地址22h、数据DATA和命令FFh。参照图7C，命令序列CMDs由IDR_C形成，并且可包括命令EFh、地址33h、数据DATA和命令FFh。参照图7A至图7C，命令EFh可在命令FFh之前。地址11h至33h可区分设置操作。例如，可针对读取操作给出IDR_A，可针对编程操作给出IDR_B，并且可针对擦除操作给出IDR_C。在一个实施例中，读取操作可以是SLC读取，编程操作可以是SLC编程，并且擦除操作可以是SLC擦除，但是实施例不限于此。数据DATA可以是用于指定锁存器162的开始到结束范围的信号。例如，数据DATA可以是4字节信号。命令FFh可以是用于触发设置操作的信号。
参照图8A至图8C，可找到用于不同地初始化和设置操作的一般命令类型的命令序列CMDs。参照图8A，命令序列CMDs用于IDR_A，并且可包括命令11h、地址ADDR和命令FFh。参照图8B，命令序列CMDs用于IDR_B，并且可包括命令22h、地址ADDR和命令FFh。参照图8C，命令序列CMDs用于IDR_C，并且可包括命令33h、地址ADDR和命令FFh。参照图8A至图8C，命令11h至33h可区分设置操作。例如，IDR_A可用于读取操作，IDR_B可用于编程操作，并且IDR_C可用于擦除操作。在一个实施例中，读取操作可以是SLC读取，编程操作可以是SLC编程，并且擦除操作可以是SLC擦除，但是实施例不限于此。地址ADDR可以是用于指定锁存器162的开始到结束范围的信号。例如，数据DATA可以是4字节信号。命令FFh可以是用于触发设置操作的信号。
图9示出根据实施例的存储器装置的初始化和设置操作的流程图。
参照图9，存储器控制器200可使存储器装置100通电(S910)。存储器装置100可在S910之前被断电。被通电的存储器装置100可需要初始化和设置操作。
存储器装置100可响应于来自存储器控制器200的命令而执行初始化操作和设置操作IDR_A(S920)。可针对存储器装置100需要的操作执行设置操作IDR_A。例如，存储器装置100需要的操作可具有如表2中表示的优先级。
(表2)
根据实施例的存储器装置100可需要SLC读取。设置操作IDR_A可包括从第一区域111读取用于SLC读取的设置数据CDATA并将用于SLC读取的设置数据CDATA存储在页缓冲器140中的感测、下转储电路161对存储在页缓冲器140中的设置数据CDATA执行多数表决器方法并且当发现多数表决器结果为通过时将设置数据CDATA存储在锁存器162中的下转储、以及通过使用列修复信息排除坏列的缓冲器的WOR扫描。多数表决器方法可由下转储电路161包括的多数表决器电路来执行。
多数表决器电路可将设置数据CDATA的相应比特复制并扩展为n(n是大于1的整数)比特，并且可将结果编程到第一区域111。例如，在n＝8的情况下，多数表决器电路可将设置数据CDATA的相应比特“0”复制并扩展为“00000000”，并且可将设置数据CDATA的相应比特“1”复制并扩展为“11111111”。当存储在页缓冲器140的设置数据CDATA与8比特之中的等于或大于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为有效，并且可将设置数据CDATA的相应比特编程到锁存器162，当设置数据CDATA与8比特之中的小于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为无效，并且可不将设置数据CDATA的相应比特编程到锁存器162。在一个实施例中，参考数量可以是0.75×n。然而，实施例不限于此，并且可将比特复制并扩展为多比特(诸如，16比特或32比特)，可确定它们是否匹配等于或大于参考数量的比特，然后可执行多数表决器方法。
根据实施例的存储器装置100可需要具有SLC读取的防御代码。当在读取操作时生成不可纠正的纠错码(UECC)时，存储器装置100可使用防御代码(defensive code)来读取数据。例如，当读取操作由于劣化而异常执行时，防御代码可检查存储器单元的散布，以检查实际读取电平并且改变读取偏移。
存储器装置100可响应于来自存储器控制器200的命令而执行映射打开(S930)。映射打开可包括诸如根打开(root open)、目录打开(directory open)和归档打开(archiveopen)的操作。在这种情况下，存储器装置100可对第一区域111的相应数据执行读取操作。读取操作可以是SLC读取而不限于此，并且读取操作可被实现为MLC读取、TLC读取或QLC读取。存储器装置100还可执行通过SLC读取操作将虚拟脉冲(dummy pulse)施加到相应的存储器块的预扫描。预扫描可在没有数据输出(Dout)的情况下执行数据传送(tR)。
存储器装置100可响应于来自存储器控制器200的命令而执行设置操作IDR_B(S940)。可对存储器装置100的具有较低优先级的后续操作执行设置操作IDR_B。例如，当在S920执行对SLC读取的设置操作IDR_A时，可在S940执行对SLC擦除、SLC编程、MLC操作、TLC操作和QLC操作的设置操作IDR_B。S940可在存储器装置100的后台执行。
存储器装置100可通过在映射打开之前对需要的操作执行设置操作IDR_A来缩短计算系统5的启动时间并且可降低启动时的功耗。
根据实施例，设置操作IDR_A被示例为用于SLC读取，并且不限于此，设置操作IDR_A可用于SLC编程、SLC擦除、MLC操作、TLC操作、QLC操作、PIR操作、非PIR操作、PIC操作和非PIC操作中的至少一者。当设置操作IDR_A用于非PIR操作时，设置操作IDR_B可用于PIR操作。当设置操作IDR_A用于非PIC操作时，设置操作IDR_B可用于PIC操作。
图10示出根据实施例的存储器装置的初始化和设置操作的流程图。
参照图10，由于非预期情况，存储器装置100可能发生突然断电(SPO)(S1010)。
存储器控制器200可使存储器装置100通电(S1020)。被通电的存储器装置100可需要初始化和设置操作。
存储器装置100可响应于来自存储器控制器200的命令而执行初始化操作和设置操作IDR(S1030)。设置操作IDR设置在操作存储器装置100之前需要的值，并且设置操作IDR可包括用于从第一区域111读取设置数据CDATA并将设置数据CDATA存储在页缓冲器140中的感测、下转储电路161对存储在页缓冲器140中的设置数据CDATA执行多数表决器方法并且当发现多数表决器结果为通过时将设置数据CDATA存储到锁存器162的下转储、以及通过使用列修复信息排除坏列的缓冲器的WOR扫描。多数表决器方法可由下转储电路161的多数表决器电路执行。
多数表决器电路可将设置数据CDATA的相应比特复制并扩展为8位，并且可将结果编程到第一区域111。例如，多数表决器电路可将设置数据CDATA的相应比特“0”复制并扩展为“00000000”，可将设置数据CDATA的相应比特“1”复制并扩展为“11111111”。当存储在页缓冲器140中的设置数据CDATA与8比特之中的等于或大于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为有效，并且可将设置数据CDATA的相应比特编程到锁存器162，当设置数据CDATA与8比特之中的小于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为无效，并且可不将设置数据CDATA的相应比特编程到锁存器162。参考数量可以是6。当发生突然断电(SPO)时，存储器装置100可在映射打开处理中执行读取、编程和擦除操作，因此，存储器装置100可从第一区域111读出读取、编程和擦除操作需要的设置数据CDATA。读取、编程和擦除操作可以是SLC读取、SLC编程和SLC擦除，并且不限于此，存储器装置100可针对各种每单元比特(诸如，MLC、TLC或QLC)执行相应的操作。根据实施例，多数表决器电路不限于将设置数据CDATA的相应比特复制并扩展为8比特，而是可复制并扩展为多比特并执行多数表决器方法。
存储器装置100可响应于来自存储器控制器200的命令而执行映射打开(S1040)。映射打开可包括诸如根打开、目录打开、日志重放和归档打开的操作。关于根打开、目录打开和归档打开，存储器装置100可对第一区域111的相应数据执行读取操作。关于日志重放，存储器装置100可执行与第一区域111的断电保护(PLP)数据相关的读取、编程和擦除操作。读取、编程和擦除操作可以是SLC读取、SLC编程和SLC擦除，并且不限于此，它们可以以各种每单元比特(诸如，MLC、TLC或QLC)来执行。
图11示出根据实施例的存储器装置的初始化和设置操作的流程图。
参照图11，在计算系统5中，主机10可使用电源管理(PM)模式管理存储器系统20(S1110)。在PM模式下，存储器控制器200可被通电，并且存储器装置100可被断电。
在PM模式下，存储器系统20可从主机10接收命令CMD(S1120)。命令CMD在命令队列中可以是多个。存储器控制器200可响应于从主机10接收到命令CMD而使存储器装置100通电。被通电的存储器装置100可需要初始化和设置操作。
存储器控制器200可确定命令(CMD)类型(S1130)。例如，存储器控制器200可确定命令队列中的命令类型。命令类型可包括SLC读取、SLC编程、SLC擦除、MLC读取、MLC编程、MLC擦除、TLC读取、TLC编程、TLC擦除、QLC读取、QLC编程和QLC擦除。存储器控制器200可指示存储器装置100根据命令类型来执行设置操作IDR_A。
存储器装置100可响应于来自存储器控制器200的指令而执行设置操作IDR_A(S1140)。设置操作IDR_A可执行用于执行命令CMD所需的操作。
例如，主机10可将包括SLC读取的命令CMD输出到存储器系统20。存储器控制器200可指示存储器装置100执行用于SLC读取的设置操作IDR_A。存储器装置100可感测第一区域111中的用于SLC读取的设置数据CDATA并且可将设置数据CDATA编程到页缓冲器140，可对编程到页缓冲器140的数据应用多数表决器方法，并且可将通过的数据下转储到锁存器162。存储器装置100还可执行通过使用列修复信息排除坏缓冲器的WOR扫描。
作为另一示例，主机10可将包括TLC编程的命令CMD输出到存储器系统20。存储器控制器200指示存储器装置100执行用于TLC编程的设置操作IDR_A。存储器装置100可感测第一区域111中的用于TLC编程的设置数据CDATA，并且可将设置数据CDATA编程到页缓冲器140。用于TLC编程的设置数据CDATA可包括用于TLC编程的设置数据和/或用于SLC读取的设置数据。可能需要感测用于SLC读取的设置数据用于映射打开操作。存储器装置100可对编程到页缓冲器140的数据执行多数表决器方法，并且可将通过的数据下转储到锁存器162。存储器装置100还可执行通过使用列修复信息来排除缓冲器的WOR扫描。SLC读取和TLC编程被示例以更好地理解和易于描述，但是实施例不限于此，并且存储器装置100可针对其他操作执行设置操作IDR_A。
存储器装置100可响应于来自存储器控制器200的指令而执行映射打开(S1150)。映射打开可包括诸如根打开、目录打开、或归档打开的操作。在这种情况下，存储器装置100可对第一区域111的相应数据执行读取操作。读取操作可以是SLC读取，并且不限于此，读取操作可被实现为MLC读取、TLC读取或QLC读取。
当映射打开完成时，存储器控制器200可根据命令CMD而进行操作(S1160)。例如，当命令CMD是SLC读取时，存储器控制器200可对存储器装置100执行SLC读取。当命令CMD是TLC编程时，存储器控制器200可对存储器装置100执行TLC编程。
存储器控制器200可确定用于指示进入PM模式的命令CMD是否从主机10被输入(S1170)。
当用于指示进入PM模式的命令CMD未从主机10被输入时，存储器装置100可执行设置操作IDR_B(S1180)。可对在S1140的设置操作IDR_A中未被感测和下转储的设置数据CDATA执行设置操作IDR_B。例如，当在S1140执行了对SLC读取的设置操作IDR_A时，可在S1180执行对SLC擦除、SLC编程、MLC操作、TLC操作和QLC操作的设置操作IDR_B。S1180可在存储器装置100的后台执行。
当用于指示进入PM模式的命令CMD从主机10被输入时，存储器控制器200可使存储器装置100断电(S1190)。可根据主机的命令CMD来执行S1120。
图12示出根据实施例的存储器装置的初始化和设置操作的流程图。
参照图12，存储器控制器200可使存储器装置100通电(S1210)。存储器装置100可在S1210之前被断电。被通电的存储器装置100可需要初始化和设置操作。
存储器装置100可响应于来自存储器控制器200的命令而执行初始化操作和用于SLC读取的设置操作IDR_A(S1220)。在这种情况下，可对主固件代码被编程到的芯片执行设置操作IDR_A。用于SLC读取的设置操作IDR_A可包括对从第一区域111读取SLC读取所需的设置数据CDATA并将设置数据CDATA存储在页缓冲器140中的感测、下转储电路161对存储在页缓冲器140中的设置数据CDATA执行多数表决器方法并且当发现多数表决器结果为通过时将设置数据CDATA存储在锁存器162中的下转储、以及通过使用列修复信息排除坏列的缓冲器的WOR扫描。多数表决器方法可由下转储电路161的多数表决器电路执行。
多数表决器电路可将设置数据CDATA的相应比特复制并扩展为8位，并且可将结果编程到第一区域111。例如，多数表决器电路可将设置数据CDATA的相应比特“0”复制并扩展为“00000000”，并且可将设置数据CDATA的相应比特“1”复制并扩展为“11111111”。当存储在页缓冲器140的设置数据CDATA与8比特之中的大于或等于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为有效，并且可将设置数据CATA的相应比特编程到锁存器162，当设置数据CDATA与8比特之中的小于参考数量的比特匹配时，多数表决器电路可将设置数据CDATA的相应比特确定为无效，并且可不将设置数据CATA的相应比特编程到锁存器162。参考数量可以是6。根据实施例，多数表决器电路不限于将设置数据CDATA的相应比特复制并扩展为8位，而是可被实现为复制并扩展为多比特并执行多数表决器方法。
当设置操作IDR_A完成时，可执行被编程到ROM 163的ROM代码，以对被编程到第一区域111的引导加载程序(boot loader)代码进行SLC读取。然后执行引导加载程序，以对被编程到存储器单元阵列110的特定通道和特定通路的主固件代码进行SLC读取(S1230)。
当读取主固件代码并执行主固件时，可执行设置操作IDR_B(S1240)。可对整个芯片执行设置操作IDR_B。设置操作IDR_B可以是用于感测一般设置数据并进行下转储的操作，或者是用于感测关于优先需要的操作的设置数据并进行下转储的操作。
存储器装置100可响应于来自存储器控制器200的命令而执行映射打开(S1250)。映射打开可包括诸如根打开、目录打开或归档打开的操作。在这种情况下，存储器装置100可对第一区域111的相应数据执行读取操作。读取操作可以是SLC读取，并且不限于此，读取操作可被实现为MLC读取、TLC读取或QLC读取。
当在S1240的设置操作IDR_B中针对优先需要的操作感测设置数据并进行下转储时，存储器装置100可在S1250之后对剩余的操作执行设置操作。在这种情况下，可在存储器装置100的后台执行对其他操作的设置操作。因此，可减少计算系统5的启动时间，并且可减少启动时的功耗。
图13示出根据实施例的存储器装置的初始化和设置操作的流程图。
参照图13，根据实施例的存储器装置100可以是其中至少两个裸片设置在一个通路(way)中的高容量存储器装置。例如，如表3中所示，存储器装置100在通路Way0中包括四个裸片Die0至Die3，并且所有裸片Die0至Die3可不包括映射数据。裸片Die0和裸片Die01可包括映射数据，并且裸片Die2和裸片Die3可不包括映射数据。
(表3)
存储器控制器200可使存储器装置100通电(S1310)。存储器装置100可在S1310之前被断电。被通电的存储器装置100可需要初始化和设置操作。
存储器控制器200可确定存储器装置100的裸片Die0至Die3是否包括映射数据(S1320)。映射数据可驱动存储器装置100的固件。例如，存储器控制器200可确定裸片Die0和裸片Die1包括映射数据并且裸片Die2和裸片Die3不包括映射数据。
存储器控制器200可指示存储器装置100对存储器装置100的裸片Die0和裸片Die1执行设置操作IDR，并且存储器装置100的裸片Die0和裸片Die1可执行设置操作IDR(S1330)。在这种情况下，可针对存储器装置100优先需要的操作执行设置操作IDR，或者可针对存储器装置100的一般操作执行设置操作IDR。参照图9描述的内容可被应用于存储器装置100优先需要的操作。
存储器装置100的不包括映射数据的裸片Die2和裸片Die3可跳过设置操作IDR(S1340)。裸片Die2和裸片Die3可在映射打开之后执行设置操作IDR。
存储器装置100的裸片Die0和裸片Die1可响应于来自存储器控制器200的命令而执行映射打开(S1350)。映射打开可包括诸如根打开、目录打开和归档打开的操作。在这种情况下，存储器装置100可对第一区域111的相应数据执行读取操作。读取操作可以是SLC读取，并且不限于此，读取操作可被实现为对存储多比特的存储器单元的读取。对存储多比特的存储器单元的读取可包括MLC读取、TLC读取或QLC读取。
存储器控制器200可指示存储器装置100对裸片Die0至Die3执行剩余的设置操作(剩余的IDR)，并且存储器装置100可执行剩余的设置操作(剩余的IDR)(S1360)。可在存储器装置100的后台执行剩余的设置操作(剩余的IDR)。
例如，当在S1330的设置操作IDR中针对裸片Die0和裸片Die1的优先需要的操作感测并转储了设置数据时，存储器装置100可对裸片Die0和裸片Die1的剩余操作执行设置操作。
存储器控制器200指示存储器装置100对已跳过设置操作IDR的裸片Die2和裸片Die3执行设置操作IDR，并且存储器装置100的裸片Die2和裸片Die3可执行设置操作IDR。这里，可针对存储器装置100的一般操作执行设置操作IDR。
根据存储器装置100是否包括映射数据，以划分的方式执行设置操作IDR，因此，可减少计算系统5的启动时间，并且可减少启动时的功耗。
如表4中所示，根据另一实施例的存储器装置100可在一个裸片上具有多个平面，并且可存储/可不存储各个平面的映射数据。
(表4)
在这种情况下，与映射数据的存储状态对于各个裸片Die0至Die3是不同的情况类似，可根据平面Plane0至Plane3是否包括映射数据来执行S1330至S1360。
图14示出根据实施例的计算系统的框图。
计算系统1400可以是移动装置或计算机。计算系统1400可包括主机1410、RAM1420、装置驱动器1430、存储器系统1440、通信接口1450和总线1460。主机1410、RAM 1420、装置驱动器1430、存储器系统1440和通信接口1450可电连接到总线1460。计算系统1400还可包括其他通用组成元件。
主机1410可控制计算系统1400的各个组成元件的总体操作。主机1410可以是中央处理器(CPU)、图形处理器(GPU)、微处理器或应用处理器(AP)。
RAM 1420可用作主机1410的数据存储器。
主机1410可通过装置驱动器1430将数据编程到存储器系统1440或可从存储器系统1440读取数据。数据可包括设置数据和用户数据。根据实施例，装置驱动器1430可在主机1410内部实现。
存储器系统1440可被实现为非易失性存储器。存储器系统1440可包括存储器控制器和存储器装置，并且存储器系统1440可连接到装置驱动器1430。存储器系统1440可执行与图1的存储器系统20基本上等效的功能。
总线1460提供计算系统1400的组成元件之间的通信功能。总线1460可包括根据组成元件之间的通信协议的至少一种类型的总线。
在一个实施例中，参照图1至图14描述的各个组成元件、或者两个或更多个组成元件的组合可被实现为数字电路、可编程或不可编程逻辑器件或阵列、或专用集成电路(ASIC)。
虽然已经参照附图描述了实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求及其等同物限定的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种用于操作存储器装置的方法，所述方法包括：
对第一操作执行第一设置操作；
基于第一设置操作读取映射数据；以及
对第二操作执行第二设置操作。
2.根据权利要求1所述的方法，其中，第一操作包括读取操作。
3.根据权利要求2所述的方法，其中，读取操作是单层单元读取，并且
其中，第二操作包括除单层单元读取之外的存储器操作。
4.根据权利要求3所述的方法，其中，除单层单元读取之外的存储器操作包括单层单元编程、单层单元擦除以及基于多比特的读取、编程和擦除。
5.根据权利要求2所述的方法，其中，执行第一设置操作的步骤包括读取防御代码，并且
其中，所述用于操作存储器装置的方法还包括：基于在读取操作时生成不可纠正的纠错码，通过使用防御代码来读取数据。
6.根据权利要求1所述的方法，其中，第一操作包括对主固件代码被编程到的芯片的单层单元读取操作，并且
其中，所述用于操作存储器装置的方法还包括：在读取所述映射数据之前，
通过对被编程到存储器单元阵列的引导加载程序代码进行单层单元读取来执行引导加载程序；以及
允许引导加载程序执行主固件代码。
7.根据权利要求6所述的方法，其中，执行引导加载程序的步骤包括：
读取被编程到存储器装置的只读存储器的只读存储器代码，以对被编程到存储器单元阵列的引导加载程序代码进行单层单元读取。
8.根据权利要求6所述的方法，其中，所述用于操作存储器装置的方法还包括：在执行主固件代码之后，
对单层单元编程和单层单元擦除执行第三设置操作，并且
其中，第二操作包括基于多比特的读取、编程和擦除。
9.根据权利要求1所述的方法，其中，所述用于操作存储器装置的方法还包括：在对第一操作执行第一设置操作之前，
在存储器装置中发生突然断电之后使存储器装置通电，并且
其中，第一操作包括单层单元读取、单层单元编程和单层单元擦除。
10.根据权利要求9所述的方法，其中，第二操作包括基于多比特的读取、编程和擦除。
11.根据权利要求1所述的方法，其中，对第一操作执行第一设置操作的步骤包括：
从存储单元阵列读取用于第一操作的设置数据，并且将来自存储单元阵列的用于第一操作的所述设置数据存储在页缓冲器中；
验证存储在页缓冲器中的所述设置数据的有效性；以及
将已经通过有效性验证的设置数据存储在锁存器中。
12.根据权利要求11所述的方法，其中，验证存储在页缓冲器中的所述设置数据的有效性的步骤包括：
将所述设置数据的相应比特复制并扩展为n比特，并且将所述n比特的设置数据编程到存储器单元阵列；以及
基于存储在页缓冲器中的所述设置数据与所述n比特之中的等于或大于参考数量的比特匹配而通过有效性验证，其中，n为大于1的整数。
13.根据权利要求12所述的方法，其中，参考数量是0.75×n。
14.根据权利要求1所述的方法，其中，第一操作包括非平面独立读取操作，并且
其中，第二操作包括平面独立读取操作。
15.一种用于操作存储器装置的方法，所述方法包括：
在电源管理模式下接收命令；
确定所述命令的类型；
基于所述命令的类型对第一操作执行第一设置操作；
读取映射数据；以及
通过使用所述映射数据来基于所述命令处理请求。
16.根据权利要求15所述的方法，其中，基于所述命令的类型对第一操作执行第一设置操作的步骤包括：
从存储单元阵列读取用于第一操作的设置数据，并且将来自存储单元阵列的用于第一操作的所述设置数据存储在页缓冲器中；
验证存储在页缓冲器中的所述设置数据的有效性；以及
将已经通过有效性验证的设置数据存储在锁存器中。
17.根据权利要求15所述的方法，其中，所述用于操作存储器装置的方法还包括：
在通过使用所述映射数据基于所述命令处理请求之后，对第二操作执行第二设置操作。
18.根据权利要求15所述的方法，其中，所述用于操作存储器装置的方法还包括：
接收用于进入电源管理模式的命令；以及
将存储器装置断电。
19.一种存储器系统，所述存储器系统包括：
存储器装置；以及
存储器处理器，被配置为：
确定存储器装置中的存储有映射数据的区域；
对存储有映射数据的区域执行第一设置操作；
基于第一设置操作读取所述映射数据；以及
对存储器装置中的未存储有映射数据的区域执行第二设置操作。
20.根据权利要求19所述的存储器系统，其中，所述区域是存储器装置的裸片或平面。
CN202310031798.5A 2022-06-09 2023-01-10 用于操作存储器装置的方法和存储器系统 Pending CN117219144A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0070226 2022-06-09
KR1020220070226A KR20230169733A (ko) 2022-06-09 2022-06-09 메모리 장치 동작 방법

Publications (1)

Publication Number Publication Date
CN117219144A true CN117219144A (zh) 2023-12-12

Family

ID=89034049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310031798.5A Pending CN117219144A (zh) 2022-06-09 2023-01-10 用于操作存储器装置的方法和存储器系统

Country Status (3)

Country Link
US (1) US20230400992A1 (zh)
KR (1) KR20230169733A (zh)
CN (1) CN117219144A (zh)

Also Published As

Publication number Publication date
KR20230169733A (ko) 2023-12-18
US20230400992A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
KR102444238B1 (ko) 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
US8717822B2 (en) Non-volatile memory device and read method thereof
US11537318B2 (en) Memory system and operating method thereof
CN109147854B (zh) 数据存储装置及其操作方法
KR20100049809A (ko) 불휘발성 메모리 장치의 소거 방법
KR102329800B1 (ko) 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
CN113539331A (zh) 存储器装置及其操作方法
CN113096708A (zh) 存储器装置及其操作方法
US20240212769A1 (en) Memory device and method of operating the same
US11481128B2 (en) Storage device and operating method thereof
CN114546252A (zh) 存储设备及其操作方法
US20210049067A1 (en) Memory device and method of operating the same
US11366725B2 (en) Storage device and method of operating the same
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US20210271603A1 (en) Memory controller and method of operating the same
CN117219144A (zh) 用于操作存储器装置的方法和存储器系统
CN114446357A (zh) 存储装置及其操作方法
TW202223890A (zh) 記憶體裝置及其操作方法
KR20100028782A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 관리 방법
US7002850B2 (en) System and method for over erase reduction of nitride read only memory
US20240153546A1 (en) Memory device for performing read protection operation of limiting read operation and method of operating the same
US20220107759A1 (en) Memory system and operating method thereof
CN116978431A (zh) 存储器装置及其操作方法
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication