CN117200923A - 一种异步通信方法及装置 - Google Patents

Abstract

本申请实施例提供了一种异步通信方法及装置，涉及通信技术领域，该方法包括：时钟同步组件基于接收端的采样频率，采样获得至少一个串行数据帧，并从每个串行数据帧获得有效信号，然后基于至少一个有效信号确定待校验特征数据对应的目标数据模式。再基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态，这样可以及时发现发送端与接收端之间较大的时钟偏差，并通过控制发送端与接收端之间的连接状态，来避免接收端接收到错误的数据，从而保证数据传输的准确性。其次，本申请中用于时钟同步的有效信号与其他数据信号在一个串行数据帧中传输，故不需要设置额外的芯片引脚来传输时钟信号，从而节省了芯片引脚。

Description

一种异步通信方法及装置

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种异步通信方法及装置。

背景技术

随着通信技术的发展，同步通信技术得到广泛的应用。然而，当同步通信技术应用在实际芯片间的数据传输时，往往会需要统一的同源时钟对通信双方进行驱动，以满足时钟同步的需求。

为了不使用同源时钟，相关技术中，发送端与接收端基于约定好的波特率进行异步通信来实现数据传输，然而，该方法中的波特率可能存在误差，进而导致数据传输错误。

发明内容

本申请实施例提供了一种异步通信方法及装置，用于提高数据传输的准确性。

一方面，本申请实施例提供了一种异步通信方法，应用于时钟同步组件，包括：

基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧，其中，每个串行数据帧中包括一个有效信号；

基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，并对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；

基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

一方面，本申请实施例提供了一种异步通信方法，应用于发送端，包括：

获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧，其中，每个串行数据帧中包括一个有效信号；

通过信号线将所述至少一个串行数据帧发送至时钟同步组件，以使所述时钟同步组件基于接收端的采样频率，对所述信号线中的电平信号进行采样，获得所述至少一个串行数据帧；并基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，以及对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

一方面，本申请实施例提供了一种异步通信装置，应用于时钟同步组件，包括：

采样模块，用于基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧，其中，每个串行数据帧中包括一个有效信号；

检测模块，用于基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，并对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；

控制模块，用于基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

可选地，所述控制模块具体用于：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则断开所述发送端与所述接收端之间的连接；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则建立所述发送端与所述接收端之间的连接。

可选地，所述控制模块还用于：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则保持所述当前的连接状态；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则保持所述当前的连接状态。

可选地，所述串行数据帧是所述发送端对并行数据帧进行串行编码后获得的。

可选地，还包括校准模块；

所述校准模块具体用于：

在对信号线中的电平信号进行采样的过程中，若监测到边沿检测点与数据采样点之间的时间间隔发生变化，则对所述接收端的采样频率进行校准。

可选地，所述检测模块还用于：

基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧之后，触发所述接收端中的串并转换译码模块对每个串行数据帧进行并行编码，获得相应的并行数据帧。

一方面，本申请实施例提供了一种异步通信装置，应用于发送端，包括：

编码模块，用于获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧，其中，每个串行数据帧中包括一个有效信号；

发送模块，用于通过信号线将所述至少一个串行数据帧发送至时钟同步组件，以使所述时钟同步组件基于接收端的采样频率，对所述信号线中的电平信号进行采样，获得所述至少一个串行数据帧；并基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，以及对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

一方面，本申请实施例提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述异步通信方法的步骤。

一方面，本申请实施例提供了一种计算机可读存储介质，其存储有可由计算机设备执行的计算机程序，当所述程序在计算机设备上运行时，使得所述计算机设备执行上述异步通信方法的步骤。

本申请实施例中，时钟同步组件基于接收端的采样频率，采样获得至少一个串行数据帧，并从每个串行数据帧获得有效信号，然后基于至少一个有效信号确定待校验特征数据对应的目标数据模式。再基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态，这样可以及时发现发送端与接收端之间较大的时钟偏差，并通过控制发送端与接收端之间的连接状态，来避免接收端接收到错误的数据，从而保证数据传输的准确性。其次，相较于UART这种异步通信方式来说，本申请可以有效避免波特率造成的误差，从而提高数据传输的效率。另外，本申请中用于时钟同步的有效信号与其他数据信号在一个串行数据帧中传输，故不需要设置额外的芯片引脚来传输时钟信号，从而节省了芯片引脚。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种系统架构的结构示意图一；

图2为本申请实施例提供了一种异步通信方法的流程示意图一；

图3为本申请实施例提供了一种串行数据帧的异步通信数据格式的示意图；

图4为本申请实施例提供了一种目标数据模式的示意图；

图5A为本申请实施例提供了一种采样频率校准方法的示意图；

图5B为本申请实施例提供了一种数据模式比对方法的示意图；

图6为本申请实施例提供的一种系统架构的结构示意图二；

图7为本申请实施例提供了一种异步通信方法的流程示意图二；

图8为本申请实施例提供了一种异步通信装置的结构示意图一；

图9为本申请实施例提供了一种异步通信装置的结构示意图二；

图10为本申请实施例提供的一种计算机设备的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为了方便理解，下面对本发明实施例中涉及的名词进行解释。

同步通信：一种比特同步通信技术，要求发收双方具有同频同相的同步时钟信号，只需在传送报文的最前面附加特定的同步字符，使发收双方建立同步，此后便在同步时钟的控制下逐位发送/接收。

异步通信：发送端可以在任意时刻开始发送字符，必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。通信中两个字符之间的时间间隔是不固定的，而在一个字符内各位的时间间隔是固定的。

UART：通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)，通常称作UART，一种通用串行数据总线，用于异步通信。

串口通信：是指采用串行通信协议(serial communication)在一条信号线上将数据逐位进行传输的通信模式。

参考图1，其为本申请实施例适用的一种系统架构图，该系统架构至少包括发送端101、时钟同步组件102和接收端103，其中，时钟同步组件102可以位于接收端103，也可以独立于发送端101和接收端103。发送端101、时钟同步组件102和接收端103之间通过至少一根信号线连接。

在实际应用中，发送端101和接收端103可以是两个独立的设备，比如，主机与辅助设备。发送端101和接收端103也可以是一个设备内的两个模块，比如，一个设备内的中央处理器(Central Processing Unit，简称CPU)和该设备内的其他功能芯片。

基于图1所示的系统架构图，本申请实施例提供了一种异步通信方法的流程，如图2所示，该方法的流程由发送端和时钟同步组件交互执行，包括以下步骤：

步骤S201，发送端获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧。

具体地，发送端包括并串转换编码模块，发送端与接收端之间采用串行通信的方式进行数据传输。发送端在获得并行数据帧之后，通过并串转换编码模块将并行数据帧转换为串行数据帧进行串行传输。

本申请并串转换编码模块采用移位寄存器对并行数据帧进行串行编码，获得串行数据帧。针对每个并行数据帧，将该并行数据帧输入移位寄存器。然后在发送时钟的控制下，将并行数据帧逐位移位输出，获得串行数据帧。每个串行数据帧中包括一个有效信号，该有效信号用于实现发送端与接收端之间的时钟同步。

另外，本申请按照异步通信数据格式传输串行数据帧，其中，异步通信数据格式中包括起始位(start bit)、数据位(data bit)和停止位(stop bit)，在一些情况还可以包括奇偶校验位(parity bit)。

具体地，起始位是持续一个比特时间的逻辑0电平，标志传输一个数据帧的开始，接收端可用起始位使自己的接收时钟与发送端的数据同步。

数据位紧跟在起始位之后，是通信中的真正有效信息。数据位的位数可以由通信双方共同约定，一般可以是5位、7位或8位等，标准的ASCII码是0～127(7位)，扩展的ASCII码是0～255(8位)。传输数据时先传送数据帧的低位，后传送数据帧的高位。本申请实施例中，一个串行数据帧中的有效信号是通过该串行数据帧中的一个数据位传输的。停止位是1个或1.5个或2个比特时间的逻辑1电平，标志着传输一个数据帧的结束。

举例来说，参见图3，为本申请实施例提供了一种串行数据帧的异步通信数据格式，其中，串行数据帧中的起始位为逻辑0电平，串行数据帧中包括8个数据位，分别为data0、data1、data2、data3、data4、data5、data6、valid，其中，data0至data6表示实际要传输的数据信号，valid表示用于时钟同步的有效信号。串行数据帧中的停止位为1位的逻辑1电平。

发送端按照上述异步通信数据格式发送串行数据帧时，先输出逻辑0电平作为起始位。接着发送端开始输出各个数据位，依次为data0、data1、data2、data3、data4、data5、data6、valid。最后，发送端输出逻辑1电平作为停止位。发送端如果后续没有信息需要发送，则输出逻辑1电平作为空闲位。发送端如果需要发送下一个串行数据帧，则再次输出逻辑0电平作为起始位。

需要说明的是，串行数据帧可以通过一根或多根信号线传输至时钟同步组件。比如，发送端通过一根信号线，将串行数据帧中的data0、data1、data2、data3、data4、data5、data6、valid依次传输至时钟同步组件。又比如，发送端通过一根信号线将data0、data1、data2、data3依次传输至时钟同步组件，通过另一根信号线将data4、data5、data6、valid依次传输至时钟同步组件。

步骤S202，发送端通过信号线将至少一个串行数据帧发送至时钟同步组件。

步骤S203，时钟同步组件基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧。

具体地，时钟同步组件位于接收端，或者独立于发送端和接收端。

在一些实施例中，发送端的发送频率决定了发送端每间隔多少个发送时钟周期，从发送端的移位寄存器中移出一个数据位。接收端的采样频率决定了接收端每间隔多少个接收时钟周期采集并检测一次数据位(数据采样点)，然后将该数据位的电平值移入接收端的移位寄存器。

需要说明的是，在本申请实施中，发送端的发送频率和接收端的采样频率可以根据实际情况进行设置，且发送端的发送频率和接收端的采样频率可以高于UART这种异步通信方式对应的发送频率和采样频率，从而有效提高通信的速率，满足高速信号的通信需求。

在一些实施例中，时钟同步组件在检测到信号线中的电平信号由逻辑1电平到逻辑0电平的跳变时，开始对接收时钟周期计数。当计到N个接收时钟周期时，对信号线中的电平信号进行检测，若仍然为低电平，则确认这是起始位，而不是干扰信号，N为预设值。

检测到起始位后，每间隔M个接收时钟周期对信号线中的电平信号检测一次，把对应的值作为一个数据位的数据，其中，M是由接收端的采样频率确定的，具体可以是采样频率的倒数。在接收到规定的数据位个数之后，接收停止位，从而获得一个串行数据帧。

步骤S204，时钟同步组件基于至少一个串行数据帧中的有效信号，确定待校验特征数据，并对待校验特征数据进行数据图样检测，获得待校验特征数据对应的目标数据模式。

具体地，由于每个串行数据帧中均有一个有效信号，因此，在接收到一个或多个串行数据帧后，时钟同步组件从每个串行数据帧中提取有效信号，获得待校验特征数据。数据图样检测指基于至少一个有效信号的接收时间，对至少一个有效信号对应的电平值进行排列，获得电平值序列。然后将电平值序列作为待校验特征数据对应的目标数据模式。需要说明的是，上述至少一个有效信号的数量可以预先设置，即预先设置时钟同步组件在获取到几个有效信号之后进行数据图样检测。

举例来说，如图4所示，设定时钟同步组件依次接收了四个串行数据帧，分别为串行数据帧1、串行数据帧2、串行数据帧3和串行数据帧4，其中，串行数据帧1中的有效信号为逻辑1电平，串行数据帧2中的有效信号为逻辑0电平，串行数据帧3中的有效信号为逻辑0电平，串行数据帧4中的有效信号为逻辑1电平。对上述四个有效信号的电平值进行排列后，获得待校验特征数据对应的目标数据模式为1001。

步骤S205，时钟同步组件基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态。

具体地，预设的基准数据模式表示：发送端与接收端时钟同步时，接收端获得的待校验特征数据的数据模式。

在一些实施例中，若目标数据模式与所述基准数据模式不匹配，且发送端与接收端之间当前的连接状态为已连接，则断开发送端与接收端之间的连接。若目标数据模式与所述基准数据模式匹配，且发送端与接收端之间当前的连接状态为已断开，则建立发送端与接收端之间的连接。

具体地，当目标数据模式与预设的基准数据模式不匹配时，说明发送端与接收端之间发生了较大的时钟偏差。若依然保持发送端与接收端之间的连接，将导致接收端接收的各个串行数据帧是错误的，因此，时钟同步组件断开发送端与接收端之间的连接。

在断开发送端与接收端之间的连接之后，时钟同步组件采用接收端初始的采样频率继续对信号线中的电平信号继续进行采样，获得发送端发送的至少一个串行数据帧。然后基于至少一个串行数据帧中的有效信号，确定待校验特征数据，并对待校验特征数据进行数据图样检测，获得待校验特征数据对应的目标数据模式。此时，若目标数据模式与所述基准数据模式匹配，这说明发送端与接收端之间再次达到了时钟同步，故重新建立发送端与接收端之间的连接，以使得接收端接收发送端后续发送的数据，从而保证了数据的持续传输，提高了数据传输的效率。

在一些实施例中，若目标数据模式与所述基准数据模式不匹配，且发送端与接收端之间当前的连接状态为已断开，则保持当前的连接状态。若目标数据模式与基准数据模式匹配，且发送端与接收端之间当前的连接状态为已连接，则保持当前的连接状态。

具体地，当目标数据模式与所述基准数据模式不匹配，且发送端与接收端之间当前的连接状态为已断开时，说明发送端与接收端之间发生了较大的时钟偏差，且发送端与接收端之间还没有达到了时钟同步，继续保持已断开的状态。

当目标数据模式与基准数据模式匹配，且发送端与接收端之间当前的连接状态为已连接时，说明发送端与接收端之间时钟保持同步，故继续保持已连接的状态。

举例来说，如图5A所示，设定发送端与接收端之间当前的连接状态为已连接，预设的基准数据模式为1011。时钟同步组件采用图4所示的流程，获得待校验特征数据对应的目标数据模式为1001。通过比较可知，待校验特征数据对应的目标数据模式与预设的基准数据模式不匹配，则断开发送端与接收端之间的连接。

本申请实施例中，时钟同步组件基于接收端的采样频率，采样获得至少一个串行数据帧，并从每个串行数据帧获得有效信号，然后基于至少一个有效信号确定待校验特征数据对应的目标数据模式。再基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态，这样可以及时发现发送端与接收端之间较大的时钟偏差，并通过控制发送端与接收端之间的连接状态，来避免接收端接收到错误的数据，从而保证数据传输的准确性。其次，相较于UART这种异步通信方式来说，本申请可以有效避免波特率造成的误差，可以保证数据的持续传输，从而提高数据传输的效率。另外，本申请中用于时钟同步的有效信号与其他数据信号在一个串行数据帧中传输，故不需要设置额外的芯片引脚来传输时钟信号，从而节省了芯片引脚。

需要说明的是，本申请实施例中也可以每间隔预设时长，或者每间隔预设数量的串行数据帧进行一次数据模式匹配，也可以连续执行数据模式匹配，对此，本申请不做具体限定。

在一些实施例中，在对信号线中的电平信号进行采样的过程中，若监测到边沿检测点与数据采样点之间的时间间隔发生变化，则对接收端的采样频率进行校准。

具体地，在发送端与接收端的连接状态为已连接的情况下，当监测到边沿检测点与数据采样点之间的时间间隔发生变化时，说明时钟发生了偏移，则在下一次采样时自动将数据采样点调整为与边沿检测点存在预设固定时间间隔的点，以实现对接收端的采样频率进行校准。

举例来说，如图5B所示，设定在第一次采样和第二次采样时，边沿检测点与数据采样点之间的时间间隔均为t1，在第三次采样时，边沿检测点与数据采样点之间的时间间隔均为t2，由于t1不等于t2，则说明时钟发生了偏移，故在第四次采样时，自动将边沿检测点与数据采样点之间的时间间隔调整为t1。

本申请实施中，通过监测边沿检测点与数据采样点之间的时间间隔，实现对采样频率进行实时动态地的校准，提高时钟同步的效率，保证了数据的持续正确传输。

在一些实施例中，基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧之后，接收端中的串并转换译码模块对每个串行数据帧进行并行编码，获得相应的并行数据帧。

具体地，串并转换译码模块采用移位寄存器对串行数据帧进行并行编码，获得相应的并行数据帧。具体实施中，在接收时钟的控制下，将串行数据帧逐位移入移位寄存器，然后组成并行数据帧输出。

本申请实施例中，时钟同步组件采用监测边沿检测点与数据采样点之间的时间间隔的方式，以及采用数据模式匹配的方式，保证发送端与接收端之间的时钟同步，从而保证接收端接收数据的准确性。

为了更好地解释本申请实施例，下面结合具体实施场景介绍本申请实施例提供的一种异步通信方法，该方法的流程可以由图6所示的系统架构中的发送端和接收端交互执行，其中，发送端包括并串转换编码模块，接收端包括时钟同步组件和串并转换译码模块，发送端与接收端当前的连接状态为已连接，包括以下步骤，如图7所示：

步骤S701，并串转换编码模块对每个并行数据帧进行串行编码，获得相应的串行数据帧。

具体的，每个串行数据帧中包括8个数据位，分别为：data0、data1、data2、data3、data4、data5、data6、valid。

步骤S702，发送端通过信号线将每个串行数据帧逐位传输至接收端。

步骤S703，时钟同步组件基于接收端的采样频率，连续对信号线中的电平信号进行采样，获得发送端传输的各个串行数据帧。

步骤S704，时钟同步组件监测边沿检测点与数据采样点之间的时间间隔。

步骤S705，若边沿检测点与数据采样点之间的时间间隔发生变化，则确定接收端的采样频率产生偏移，并对接收端的采样频率进行校准。

步骤S706，时钟同步组件从连续接收的T个串行数据帧，获取T个有效信号。

其中，T为根据实际情况设置的正整数。

步骤S707，时钟同步组件基于T个有效信号，确定待校验特征数据，并对待校验特征数据进行数据图样检测，获得待校验特征数据对应的目标数据模式。

步骤S708，若目标数据模式与预设的基准数据模式不匹配，则时钟同步组件断开发送端与接收端之间的连接。

步骤S709，若目标数据模式与预设的基准数据模式匹配，则时钟同步组件保持发送端与接收端之间的连接状态。

步骤S710，串并转换译码模块对每个串行数据帧进行并行编码，获得相应的并行数据帧。

本申请实施例中，时钟同步组件基于接收端的采样频率，采样获得至少一个串行数据帧，并从每个串行数据帧获得有效信号，然后基于至少一个有效信号确定待校验特征数据对应的目标数据模式。再基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态，这样可以及时发现发送端与接收端之间较大的时钟偏差，并通过控制发送端与接收端之间的连接状态，来避免接收端接收到错误的数据，从而保证数据传输的准确性。其次，相较于UART这种异步通信方式来说，本申请可以有效避免波特率造成的误差，可以保证数据的持续传输，从而提高数据传输的效率。另外，本申请中用于时钟同步的有效信号与其他数据信号在一个串行数据帧中传输，故不需要设置额外的芯片引脚来传输时钟信号，从而节省了芯片引脚。

基于相同的技术构思，本申请实施例提供了一种异步通信装置，应用于时钟同步组件，如图8所示，该装置800包括：

采样模块801，用于基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧，其中，每个串行数据帧中包括一个有效信号；

检测模块802，用于基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，并对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；

控制模块803，用于基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

可选地，所述控制模块803具体用于：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则断开所述发送端与所述接收端之间的连接；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则建立所述发送端与所述接收端之间的连接。

可选地，所述控制模块803还用于：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则保持所述当前的连接状态；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则保持所述当前的连接状态。

可选地，所述串行数据帧是所述发送端对并行数据帧进行串行编码后获得的。

可选地，还包括校准模块804；

所述校准模块804具体用于：

在对信号线中的电平信号进行采样的过程中，若监测到边沿检测点与数据采样点之间的时间间隔发生变化，则对所述接收端的采样频率进行校准。

可选地，所述检测模块802还用于：

基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧之后，触发所述接收端中的串并转换译码模块对每个串行数据帧进行并行编码，获得相应的并行数据帧。

基于相同的技术构思，本申请实施例提供了一种异步通信装置，应用于发送端，如图9所示，该装置900包括：

编码模块901，用于获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧，其中，每个串行数据帧中包括一个有效信号；

发送模块902，用于通过信号线将所述至少一个串行数据帧发送至时钟同步组件，以使所述时钟同步组件基于接收端的采样频率，对所述信号线中的电平信号进行采样，获得所述至少一个串行数据帧；并基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，以及对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

本申请实施例中，时钟同步组件基于接收端的采样频率，采样获得至少一个串行数据帧，并从每个串行数据帧获得有效信号，然后基于至少一个有效信号确定待校验特征数据对应的目标数据模式。再基于目标数据模式与预设的基准数据模式的匹配情况，确定发送端与接收端之间的连接状态，这样可以及时发现发送端与接收端之间较大的时钟偏差，并通过控制发送端与接收端之间的连接状态，来避免接收端接收到错误的数据，从而保证数据传输的准确性。其次，相较于UART这种异步通信方式来说，本申请可以有效避免波特率造成的误差，可以保证数据的持续传输，从而提高数据传输的效率。另外，本申请中用于时钟同步的有效信号与其他数据信号在一个串行数据帧中传输，故不需要设置额外的芯片引脚来传输时钟信号，从而节省了芯片引脚。

基于相同的技术构思，本申请实施例提供了一种计算机设备，该计算机设备可以是图1所示的终端设备和/或服务器，如图10所示，包括至少一个处理器1001，以及与至少一个处理器连接的存储器1002，本申请实施例中不限定处理器1001与存储器1002之间的具体连接介质，图10中处理器1001和存储器1002之间通过总线连接为例。总线可以分为地址总线、数据总线、控制总线等。

在本申请实施例中，存储器1002存储有可被至少一个处理器1001执行的指令，至少一个处理器1001通过执行存储器1002存储的指令，可以执行上述异步通信方法的步骤。

其中，处理器1001是计算机设备的控制中心，可以利用各种接口和线路连接计算机设备的各个部分，通过运行或执行存储在存储器1002内的指令以及调用存储在存储器1002内的数据，从而实现时钟同步。可选的，处理器1001可包括一个或多个处理单元，处理器1001可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器1001中。在一些实施例中，处理器1001和存储器1002可以在同一芯片上实现，在一些实施例中，它们也可以在独立的芯片上分别实现。

处理器1001可以是通用处理器，例如中央处理器(CPU)、数字信号处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

存储器1002作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器1002可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory，RAM)、静态随机访问存储器(Static Random Access Memory，SRAM)、可编程只读存储器(Programmable Read Only Memory，PROM)、只读存储器(Read Only Memory，ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性存储器、磁盘、光盘等等。存储器1002是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机设备存取的任何其他介质，但不限于此。本申请实施例中的存储器1002还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。

基于同一发明构思，本申请实施例提供了一种计算机可读存储介质，其存储有可由计算机设备执行的计算机程序，当程序在计算机设备上运行时，使得计算机设备执行上述异步通信方法的步骤。

基于同一发明构思，本申请实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机设备执行时，使所述计算机设备执行上述异步通信方法的步骤。

本领域内的技术人员应明白，本发明的实施例可提供为方法、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机设备或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机设备或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机设备或其他可编程数据处理设备上，使得在计算机设备或其他可编程设备上执行一系列操作步骤以产生计算机设备实现的处理，从而在计算机设备或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种异步通信方法，应用于时钟同步组件，其特征在于，包括：

基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧，其中，每个串行数据帧中包括一个有效信号；

基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，并对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；

基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

2.如权利要求1所述的方法，其特征在于，所述基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端的连接状态，包括：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则断开所述发送端与所述接收端之间的连接；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则建立所述发送端与所述接收端之间的连接。

3.如权利要求2所述的方法，其特征在于，还包括：

若所述目标数据模式与所述基准数据模式不匹配，且所述发送端与所述接收端之间当前的连接状态为已断开，则保持所述当前的连接状态；

若所述目标数据模式与所述基准数据模式匹配，且所述发送端与所述接收端之间当前的连接状态为已连接，则保持所述当前的连接状态。

4.如权利要求1所述的方法，其特征在于，所述串行数据帧是所述发送端对并行数据帧进行串行编码后获得的。

5.如权利要求1所述的方法，其特征在于，还包括：

在对信号线中的电平信号进行采样的过程中，若监测到边沿检测点与数据采样点之间的时间间隔发生变化，则对所述接收端的采样频率进行校准。

6.如权利要求1所述的方法，其特征在于，所述基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧之后，还包括：

触发所述接收端中的串并转换译码模块对每个串行数据帧进行并行编码，获得相应的并行数据帧。

7.一种异步通信方法，应用于发送端，其特征在于，包括：

获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧，其中，每个串行数据帧中包括一个有效信号；

通过信号线将所述至少一个串行数据帧发送至时钟同步组件，以使所述时钟同步组件基于接收端的采样频率，对所述信号线中的电平信号进行采样，获得所述至少一个串行数据帧；并基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，以及对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

8.一种异步通信装置，应用于时钟同步组件，其特征在于，包括：

采样模块，用于基于接收端的采样频率，对信号线中的电平信号进行采样，获得发送端发送的至少一个串行数据帧，其中，每个串行数据帧中包括一个有效信号；

检测模块，用于基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，并对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；

控制模块，用于基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

9.一种异步通信装置，应用于发送端，其特征在于，包括：

编码模块，用于获取待传输的至少一个并行数据帧，并对每个并行数据帧进行串行编码，获得相应的串行数据帧，其中，每个串行数据帧中包括一个有效信号；

发送模块，用于通过信号线将所述至少一个串行数据帧发送至时钟同步组件，以使所述时钟同步组件基于接收端的采样频率，对所述信号线中的电平信号进行采样，获得所述至少一个串行数据帧；并基于所述至少一个串行数据帧中的有效信号，确定待校验特征数据，以及对所述待校验特征数据进行数据图样检测，获得所述待校验特征数据对应的目标数据模式；基于所述目标数据模式与预设的基准数据模式的匹配情况，确定所述发送端与所述接收端之间的连接状态。

10.一种计算机可读存储介质，其特征在于，其存储有可由计算机设备执行的计算机程序，当所述程序在计算机设备上运行时，使得所述计算机设备执行权利要求1～7任一所述方法的步骤。