CN111694776B - 一种芯片中通讯接口的识别方法和装置 - Google Patents

一种芯片中通讯接口的识别方法和装置 Download PDF

Info

Publication number
CN111694776B
CN111694776B CN202010475021.4A CN202010475021A CN111694776B CN 111694776 B CN111694776 B CN 111694776B CN 202010475021 A CN202010475021 A CN 202010475021A CN 111694776 B CN111694776 B CN 111694776B
Authority
CN
China
Prior art keywords
interface
communication
protocol
received
communication interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010475021.4A
Other languages
English (en)
Other versions
CN111694776A (zh
Inventor
刘蕊丽
杨敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN202010475021.4A priority Critical patent/CN111694776B/zh
Publication of CN111694776A publication Critical patent/CN111694776A/zh
Application granted granted Critical
Publication of CN111694776B publication Critical patent/CN111694776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling

Abstract

本申请实施例公开了一种芯片中通讯接口的识别方法和装置。所述方法包括：IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所确定的通讯协议对应的通讯接口模块的通讯接口。

Description

一种芯片中通讯接口的识别方法和装置
技术领域
本申请实施例涉及信息处理领域，尤指一种芯片中通讯接口的识别方法和装置。
背景技术
在低成本的小型芯片上因为输入/输出(Input/Output，IO)接口个数的限制，通常接口功能是复用IO的。芯片中需要支持不同通讯协议的下载，由于外部的通讯接口的不同，需要配备不同形态的芯片或不同的板卡来支持不同的通讯协议的端口，提高芯片的生产成本。
在相关技术中，针对低成本的小型芯片，在复用IO接口的情况下，可以通过设置不同的boot程序来标记所使用的通讯协议，或者，通过板卡形态区分通讯接口。
在实际应用中，相关技术所提供的方案中芯片的生产成本仍有待优化。
发明内容
为了解决上述任一技术问题，本申请实施例提供了一种芯片中通讯接口的识别方法和装置。
为了达到本申请实施例目的，本申请实施例提供了一种芯片中通讯接口的识别装置，包括：
IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，并对指示信号进行识别，确定IO接口所采用的通讯协议；
处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所述通讯接口模块的通讯接口。
一种芯片中通讯接口的识别方法，包括：
获取IO接口接收的信号，其中，所述IO接口作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
判断所述IO接口接收的信号是否包括通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果；
在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；
控制所述IO接口作为所确定的通讯协议的通讯接口模块的通讯接口。
一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上文所述的方法。
一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上文所述的方法。
上述技术方案中的一个技术方案具有如下优点或有益效果：
通过获取IO接口接收的信号，判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，并对指示信号进行识别，确定IO接口所采用的通讯协议，并控制所述IO接口作为所述通讯接口模块的通讯接口，在达到对通讯接口所使用的通讯协议的识别的目的下，通过对接口的信号是否完整的时序的信号的判断，降低误判的发生。
本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。
图1为本申请实施例提供的芯片中通讯接口的识别装置的结构图；
图2(a)为本申请实施例提供的I2C端口的电平的时序图；
图2(b)为本申请实施例提供的UART端口的电平的时序图；
图3为本申请实施例提供的芯片中通讯接口的识别方法的流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请实施例中的实施例及实施例中的特征可以相互任意组合。
图1为本申请实施例提供的芯片中通讯接口的识别装置的结构图。如图1所示，图1所示装置包括：
IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；
处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所述通讯接口模块的通讯接口。
相关技术中利用通讯协议在端口信号上的差异进行了通讯接口协议的判断，但其方式存在一定的脆弱性，只适用于生产可控的boot下载cos阶段，对于干扰等异常情况的发生不能做到很好的抵制。如果在异常发生时可能错误的识别出外部通讯接口，就会影响最终用户的使用。
通过深挖通讯协议的特点，利用芯片内部通讯模块在接收到正确时序后可以产生相应指示信号，在接收错误时序时不会产生相应指示信号的特点，这个时序是一个完整的字节时序，从而增强了外部通讯接口识别的准确性，使自动识别功能在多种的应用环境下得到使用成为可能，从而使终端商备货为同一种形态的芯片也成为可能。
在一个示例性实施例中，所述IO接口包括：第一IO接口，与I2C(Inter-IntegratedCircuit，内部集成电路)协议中的SDA接口相连，第二IO接口与I2C协议中的SCL接口相连；或者，第一IO接口，与通用异步收发传输器UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)协议中的RxD接口相连，第二IO接口与UART协议中的TxD接口相连；
所述通讯接口模块，用于当第一IO接口有低电平时，才启动对信号的电是否包括完整的时序的判断。
基于上述分析，可以采用如下表1进行IO接口的配置，具体如下：
符号 I2C UART
IO1 SDA(入) RxD(入)
IO2 SCL(入) TxD(出)
表1
通过通讯接口模块产生的指示信息可以确定最终IO接口作为何种功能使用。
图2(a)和图2(b)分别为本申请实施例提供的I2C端口和UART端口的电平的时序图。如图2所示，从时序图可以发现，IO1为低电平是硬件自适应开始判断的起始条件，因此正确的识别出真正的起始忽略掉由于干扰造成的低电平至关重要。
以I2C和UART的自动识别为例，当然还可以考虑其他的通讯接口，比如SPI等。
在一个示例性实施例中，所述处理器通过如下方式确定IO接口所采用的通讯协议，包括：
在接收到第m个字节后，检测是否接收到应答消息，如果接收到应答消息，则确定IO接口所采用的通讯协议为I2C协议，其中m为正整数；
检测所述第一IO接口接收的信号中是否存在预设比特长度的低电平干扰，如果检测到不存在所述预设比特长度的低电平干扰，则再检测是否接收到数据正确接收的信息，如果接收到数据正确接收的信息，则确定IO接口所采用的通讯协议为UART协议。
利用UART通讯协议均有1bit的起始位即低电平的特点，可以滤除IO1上小于0.5bit的低电平干扰。在IO1上出现小于0.5bit的低电平，IO2上的时序又不满足I2C的时序时，芯片始终处于自适应状态中。
当后续有真正的时序信息出现并且内部通讯模块根据这些真正的时序信息提供出确认信息，硬件自适应电路才会给出外部通讯接口的判断结果，确保判断的准确性。
在I2C协议中数据SDA端口和时钟SCL端口按照协议识别IO接口的信息，当IO接口信息满足I2C协议的要求时识别出为I2C接口并产生ACK指示信号；I2C的协议要求指SDA、SCL端口的变化满足相应的时序要求，且为m个字节数据满足一帧的要求，其中m为正整数。
在UART协议中数据接收RxD端口按照协议识别第一IO接口的信息，当第一IO接口信息满足UART的协议要求时识别出为UART接口并产生DR指示信号。UART的协议要求指满足1bit的低电平作为起始位，然后是n bit的数据位，有/无1bit的奇偶校验位，1bit的高电平停止位的帧结构要求，其中n为正整数。
如图2(a)和图2(b)所示，I2C协议的通讯接口模块在第一个字节后会提供ACK应答信息、UART协议会提供数据接收正确DR信息。
通过接收上述信息，来确定通讯协议的识别结果。
在一个示例性实施例中，如果所述I2C协议的信号的码率小于或等于400Kbps，则所述处理器在第1个字节后，检测是否接收到应答消息；
如果所述I2C协议的信号的码率大于400Kbps，则所述处理器在第3个字节后，检测是否接收到应答消息。
对于最高支持400Kbps的I2C协议，在寻址阶段即第一个字节完成后有ACK的返回信息。如果要支持更高频的I2C协议则可以结合UART的fifo使用，I2C的高频通讯最迟在3个字节的时序后会出现ACK信息。
在一个示例性实施例中，如果所述通讯接口模块所支持的通讯协议为I2C协议，则在将识别操作所使用的信号通过第一IO接口发送至与所述识别结果匹配的通讯接口模块时，调整所述第一IO接口从输入状态调整为输出状态，并通过所述第一IO接口接收通讯接口模块发送的应答消息，在通讯接口模块发送完成后，将所述第一IO接口从输出状态还原为输入状态。
因为IO1和IO2默认都为输入状态，一旦硬件识别出为I2C接口，I2C的ACK信息是要马上输送出去，这样才能满足通讯协议的要求。因此在硬件自适应状态硬件要根据I2C识别出的ACK信息自动将IO1变为输出状态，然后又自动转为输入态。后续的操作因为软件已经根据硬件识别出的通讯接口信息配置好IO端口的状态即输入/输出等信息就可以正常进行了。
本申请实施例提供的装置，利用UART的协议特点可滤除小于UART 0.5bit的低电平干扰，并利用内部通讯模块正确识别时序后提供的指示信息进行判断，防止误判的发生，通过自动将IO1的输入状态变为输出状态发送ACK信息，发送完毕后又还原回输入状态，避免I2C协议的信号丢失。另外，可以抵抗一定的干扰，确保识别出的通讯接口协议更加准确，使自动识别外部通讯协议功能在多种应用环境下得到应用成为可能，从而减轻终端商的备货压力。
图3为本申请实施例提供的芯片中通讯接口的识别方法的流程图。如图3所示，图3所示方法包括：
步骤301、获取IO接口接收的信号，其中所述IO接口作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
步骤302、判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果；
步骤303、在判断结果为包括完整的时序的信号时，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；
步骤304、控制所述IO接口作为所确定的通讯协议的通讯接口模块的通讯接口。
本申请实施例提供的方法，通过获取IO接口接收的信号，判断所述IO接口接收的信号是否包括所述通信接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，并对指示信号进行识别，确定IO接口所采用的通讯协议，并控制所述IO接口作为所述通讯接口模块的通讯接口，在达到对通讯接口所使用的通讯协议的识别的目的下，通过对接口的信号是否完整的时序的信号的判断，降低误判的发生。
一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上文任一项中所述的方法。
一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上文任一项中所述的方法。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (8)

1.一种芯片中通讯接口的识别装置，包括：
IO接口，作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
所述通讯接口模块，用于判断所述IO接口接收的信号是否包括所述通讯接口模块所支持的通讯协议的完整的时序的信号，得到判断结果，在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；
处理器，与所述通讯接口模块相连，用于控制所述IO接口作为所确定的通讯协议对应的通讯接口模块的通讯接口；
所述IO接口包括：第一IO接口，与集成电路总线I2C协议中的SDA接口相连，第二IO接口与I2C协议中的SCL接口相连；或者，第一IO接口，与通用异步收发传输器UART协议中的RxD接口相连，第二IO接口与UART协议中的TxD接口相连；
通过如下方式确定IO接口所采用的通讯协议，包括：
在接收到第m个字节后，检测是否接收到应答消息，如果接收到应答消息，则确定IO接口所采用的通讯协议为I2C协议，其中m为正整数；
检测所述第一IO接口接收的信号中是否存在预设比特长度的低电平干扰，如果检测到不存在所述预设比特长度的低电平干扰，则再检测是否接收到数据正确接收的信息，如果接收到数据正确接收的信息，则确定IO接口所采用的通讯协议为UART协议。
2.根据权利要求1所述的装置，其特征在于：
所述通讯接口模块，用于当第一IO接口有低电平时，才启动对信号的电是否包括完整的时序的判断。
3.根据权利要求1所述的装置，其特征在于：
如果所述I2C协议的信号的码率小于或等于400Kbps，则所述处理器在第1个字节后，检测是否接收到应答消息；
如果所述I2C协议的信号的码率大于400Kbps，则所述处理器在第3个字节后，检测是否接收到应答消息。
4.根据权利要求1或3所述的装置，其特征在于：
如果所述通讯接口模块所支持的通讯协议为I2C协议，则在将识别操作所使用的信号通过第一IO接口发送至与识别结果匹配的通讯接口模块时，调整所述第一IO接口从输入状态调整为输出状态，并通过所述第一IO接口接收通讯接口模块发送的应答消息，在通讯接口模块发送完成后，将所述第一IO接口从输出状态还原为输入状态。
5.根据权利要求1所述的装置，其特征在于，在所述第一IO接口的信号依次包括如下信号时，输出所述数据正确接收的信息，包括：
1bit的低电平作为起始位，n bit的数据位，1bit的奇偶校验位，1bit的高电平停止位，其中奇偶校验位为可选比特位，其中n为正整数。
6.一种芯片中通讯接口的识别方法，包括：
获取IO接口接收的信号，其中，所述IO接口作为至少两个通讯接口模块的通讯接口，其中所述至少两个通讯接口模块所支持的通讯协议不同；
判断所述IO接口接收的信号是否包括通讯接口模块所支持的通讯协议的完整的时序的信号，得到判断结果；
在判断结果为包括完整的时序的信号时，产生指示信号，对指示信号进行识别，确定IO接口所采用的通讯协议；
控制所述IO接口作为所确定的通讯协议的通讯接口模块的通讯接口；所述IO接口包括：第一IO接口，与集成电路总线I2C协议中的SDA接口相连，第二IO接口与I2C协议中的SCL接口相连；或者，第一IO接口，与通用异步收发传输器UART协议中的RxD接口相连，第二IO接口与UART协议中的TxD接口相连；
其中，所述对指示信号进行识别，确定IO接口所采用的通讯协议，包括：
在接收到第m个字节后，检测是否接收到应答消息，如果接收到应答消息，则确定IO接口所采用的通讯协议为I2C协议，其中m为正整数；
检测所述第一IO接口接收的信号中是否存在预设比特长度的低电平干扰，如果检测到不存在所述预设比特长度的低电平干扰，则再检测是否接收到数据正确接收的信息，如果接收到数据正确接收的信息，则确定IO接口所采用的通讯协议为UART协议。
7.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求6中所述的方法。
8.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求6中所述的方法。
CN202010475021.4A 2020-05-29 2020-05-29 一种芯片中通讯接口的识别方法和装置 Active CN111694776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010475021.4A CN111694776B (zh) 2020-05-29 2020-05-29 一种芯片中通讯接口的识别方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010475021.4A CN111694776B (zh) 2020-05-29 2020-05-29 一种芯片中通讯接口的识别方法和装置

Publications (2)

Publication Number Publication Date
CN111694776A CN111694776A (zh) 2020-09-22
CN111694776B true CN111694776B (zh) 2022-03-18

Family

ID=72478867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010475021.4A Active CN111694776B (zh) 2020-05-29 2020-05-29 一种芯片中通讯接口的识别方法和装置

Country Status (1)

Country Link
CN (1) CN111694776B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112468381A (zh) * 2020-12-02 2021-03-09 杭州和利时自动化有限公司 一种数据通讯的方法、系统、设备及可读存储介质
CN114528237B (zh) * 2022-02-18 2023-12-12 南昌华勤电子科技有限公司 接口转换器、电路板及电子设备
CN117119075B (zh) * 2023-10-25 2024-02-09 浙江地芯引力科技有限公司 协议识别电路、芯片、协议识别方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202115120U (zh) * 2011-06-28 2012-01-18 珠海天威技术开发有限公司 双接口通用芯片
CN104468593A (zh) * 2014-12-16 2015-03-25 上海理工大学 一种多接口通用通信协议转换器
CN110708489A (zh) * 2019-09-17 2020-01-17 浙江大华技术股份有限公司 通讯方法、装置以及电子设备、存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473876B2 (en) * 2014-03-31 2016-10-18 Blackberry Limited Method and system for tunneling messages between two or more devices using different communication protocols
CN109388606A (zh) * 2018-09-27 2019-02-26 浙江大学 一种芯片内可重构的串行总线控制器
CN111008173A (zh) * 2019-12-09 2020-04-14 珠海格力电器股份有限公司 串行通信方法及装置、系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202115120U (zh) * 2011-06-28 2012-01-18 珠海天威技术开发有限公司 双接口通用芯片
CN104468593A (zh) * 2014-12-16 2015-03-25 上海理工大学 一种多接口通用通信协议转换器
CN110708489A (zh) * 2019-09-17 2020-01-17 浙江大华技术股份有限公司 通讯方法、装置以及电子设备、存储介质

Also Published As

Publication number Publication date
CN111694776A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
CN111694776B (zh) 一种芯片中通讯接口的识别方法和装置
US8537907B2 (en) Receiving system for use in near field communication and mode detection method therefore
US9880956B2 (en) Method and apparatus for adapting the data transmission security in a serial bus system
US20070112990A1 (en) Iic bus communication system, slave device, and method for controlling iic bus communication
US20140129900A1 (en) Method and device for increasing the data transmission capacity in a serial bus system
CN113419926B (zh) 一种服务器bios启动进程的监测方法、系统及装置
CN109871344B (zh) 通讯系统、接口电路及其传输信号的方法
CN111737177B (zh) 一种芯片在boot态下通讯接口的识别方法和装置
CN115801118A (zh) 一种接口补偿参数设定方法和通信单板
US7133947B2 (en) Data communication system, data communication method, and communication unit
CN113688094B (zh) 一种车机系统的数据通信方法、装置、系统及存储介质
US11455926B2 (en) Drive control method and assembly, as well as display device
CN112148629A (zh) 用于在总线上寻址集成电路的方法和对应设备
CN111800360B (zh) 一种基于频率识别的fsk软件解码方法
US9621339B1 (en) Host devices and data transmission methods
US20230199306A1 (en) Communication device and communication system
CN114826542A (zh) 基于异步串行通信的数据传输方法、装置、设备及介质
CN114095300A (zh) 自适应速率的数据读写方法及设备
CN113364555A (zh) 设备、用于设备的控制器和通信的方法
CN111611186A (zh) 一种嵌入式芯片中传输控制方法和装置
US11012195B2 (en) Method, sensor, and controller for transmitting a data packet from a sensor to a controller
US20050083836A1 (en) Flow control for interfaces providing retransmission
US20230259369A1 (en) Method and microcontroller for driving in-system-programming
CN113868178B (zh) 一种基于i2c总线的通信方法、系统及存储介质
CN115657567B (zh) 一种单引脚传输控制信号的方法及控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant