CN117198949B - 刺针偏移量确定方法及装置与芯片转移方法、设备及装置 - Google Patents
刺针偏移量确定方法及装置与芯片转移方法、设备及装置 Download PDFInfo
- Publication number
- CN117198949B CN117198949B CN202311466667.6A CN202311466667A CN117198949B CN 117198949 B CN117198949 B CN 117198949B CN 202311466667 A CN202311466667 A CN 202311466667A CN 117198949 B CN117198949 B CN 117198949B
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier film
- test
- coordinates
- theoretical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000012360 testing method Methods 0.000 claims abstract description 203
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000012546 transfer Methods 0.000 claims description 34
- 239000010408 film Substances 0.000 description 156
- 238000010586 diagram Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
Abstract
本申请涉及一种刺针偏移量确定方法及装置与芯片转移方法、设备及装置。刺针偏移量确定方法包括:获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,测试载膜为用于进行测试的具有张力的芯片载膜;获取与多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,载膜理论坐标为测试载膜移动的理论坐标;基于芯片理论坐标移动刺针,且基于载膜理论坐标移动测试载膜,每次移动时使得刺针下扎,以使多个测试芯片依次自测试载膜转移至测试基板上;获取多个测试芯片在测试基板上的芯片实际坐标;计算对应的芯片理论坐标和芯片实际坐标的差值,并基于差值确定刺针偏移量。
Description
技术领域
本申请涉及集成电路技术领域,特别是涉及一种刺针偏移量确定方法及装置与芯片转移方法、设备及装置。
背景技术
针刺式转移技术中,在刺针下扎的过程中,刺针会导致芯片载膜发生一定的形变。在多次重复刺针下扎的过程中,芯片载膜会出现不可逆的形变,导致芯片的位置偏离理论位置的情况。
发明内容
基于此,有必要提供一种提高芯片转移精度的方法。
一方面,本申请提供一种刺针偏移量确定方法,所述方法包括:
获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,所述测试载膜为用于进行测试的具有张力的芯片载膜;
获取与所述多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,所述载膜理论坐标为所述测试载膜移动的理论坐标;
基于所述芯片理论坐标移动刺针,且基于所述载膜理论坐标移动所述测试载膜,每次移动时使得所述刺针下扎,以使所述多个测试芯片依次自所述测试载膜转移至测试基板上;
获取所述多个测试芯片在所述测试基板上的芯片实际坐标;
计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量。
在一个实施例中,所述刺针偏移量包括第一方向的第一差值和第二方向的第二差值,所述第一方向和所述第二方向垂直;所述第一差值为所述芯片理论坐标和所述芯片实际坐标在第一方向的差值,所述第二差值为所述芯片理论坐标和所述芯片实际坐标在第二方向差值。
在一个实施例中,所述基于所述芯片理论坐标移动刺针,且每次移动时使得所述刺针下扎的同时,基于所述载膜理论坐标移动所述测试载膜,包括:
在每次所述刺针下扎至预设位置时,获取所述测试载膜的载膜实际坐标;
所述计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量之前,包括:
基于所述载膜理论坐标和所述载膜实际坐标,计算所述测试载膜的移动精度值;
所述计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量,包括:
当所述移动精度值位于预设值范围内时,计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量。
在一个实施例中,所述预设位置为所述刺针下扎至最低点时的位置。
在一个实施例中,所述获取测试载膜上的多个测试芯片在所述测试基板上的芯片理论坐标包括:
获取具有多个所述测试芯片的所述测试载膜的第一图像;
基于所述第一图像,获得所述芯片理论坐标;
所述获取所述多个测试芯片在所述测试基板上的芯片实际坐标包括:
获取承载有转移后的所述多个测试芯片的所述测试基板的第二图像;
基于所述第二图像,获得所述芯片实际坐标。
在一个实施例中,所述刺针偏移量包括多个所述差值的平均值。
一方面,提供一种芯片转移方法,所述方法包括:
确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,所述目标载膜为与所述测试载膜属性相同的载膜,所述目标基板为与所述测试基板属性相同的基板;
获取如前述方法确定的所述刺针偏移量;
基于所述芯片理论坐标和所述刺针偏移量,确定所述刺针移动的刺针实际坐标;
基于所述刺针实际坐标,移动所述刺针,以使所述目标芯片自所述目标载膜转移至目标基板上。
一方面,提供一种芯片转移设备,包括:
刺针;
刺针移动装置,与所述刺针连接,控制所述刺针移动;
目标载膜,位于所述刺针下方,所述目标载膜上设有多个芯片;
终端基板,位于所述目标载膜下方,所述刺针将所述目标载膜上的芯片转移至所述终端基板;
控制装置,连接所述刺针移动装置与所述目标载膜,且所述控制装置用于使用前述方法控制所述刺针移动装置与所述目标载膜,以使所述多个芯片转移至所述终端基板。
一方面,提供一种刺针偏移量确定装置,包括:
第一获取模块,用于获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,所述测试载膜为用于进行测试的具有张力的芯片载膜;
第四获取模块,用于获取与所述多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,所述载膜理论坐标为所述测试载膜移动的理论坐标;
第一移动模块,用于基于所述芯片理论坐标移动刺针,且基于所述载膜理论坐标移动所述测试载膜,每次移动时使得所述刺针下扎,以使所述多个测试芯片依次自所述测试载膜转移至测试基板上;
第二获取模块,用于获取所述多个测试芯片在所述测试基板上的芯片实际坐标;
计算模块,用于计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量。
一方面,提供一种芯片转移装置,包括:
第一确定模块,用于确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,所述目标载膜为与所述测试载膜属性相同的载膜,所述目标基板为与所述测试基板属性相同的基板;
第三获取模块,用于获取如前述方法确定的所述刺针偏移量;
第二确定模块,用于基于所述芯片理论坐标和所述刺针偏移量,确定所述刺针移动的刺针实际坐标;
第二移动模块,用于基于所述刺针实际坐标,移动所述刺针,以使所述目标芯片自所述目标载膜转移至目标基板上。
上述刺针偏移量确定方法,通过计算对应的芯片理论坐标和芯片实际坐标的差值,得出由于测试载膜形变导致芯片实际坐标偏移芯片理论坐标的数值,并且将该差值确定为刺针偏移量。将该刺针偏移量应用于芯片转移过程中,可以降低由于芯片载膜形变导致芯片的位置出现偏移的情况,进而更精准地转移芯片。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1为一实施例提供的芯片薄膜示意图;
图2为一实施例提供的芯片转移示意图;
图3为另一实施例提供的芯片转移示意图;
图4为一实施例提供的刺针偏移量确定方法流程图;
图5为一实施例提供的芯片转移方法流程图;
图6为一实施例提供的刺针偏移量确定装置示意图;
图7为一实施例提供的芯片转移装置示意图。
附图标记说明:芯片薄膜-100;芯片-110;终端基板-120。
实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
如背景技术所言,针刺式转移技术中,在刺针下扎的过程中,刺针会导致芯片薄膜发生一定的形变。请参阅图1,图1示例性的展示一个芯片薄膜100。芯片薄膜100上设有多个芯片110。初始时,芯片薄膜100上的芯片110是紧密排布的。之后需要经过一道扩晶流程,将芯片110之间的距离扩展到需要的工艺尺寸。
理论上,扩晶后芯片均匀排布。但是,实际上,经过扩晶流程加工后,由于芯片薄膜100不同区域受力不一,导致芯片薄膜100形变量不一,最终使得芯片110排布不均匀,即芯片110会在一定程度上根据受力变形方向出现位置偏移。
而且,请参阅图2和图3,图2示例性地展示使用针刺式转移技术时,一种设备加工中芯片分布示意图。转移芯片时可参考设备的X轴基准线和Y轴基准线移动刺针。图2中左图为转移前的芯片薄膜100,右图为转移后的芯片薄膜100,可见,在设备加工过程中,刺针按周期将芯片薄膜100上的芯片110转移至终端基板120。请参阅图3,由于芯片110与终端基板120是存在一定的转移高度,所以每次针刺过程,刺针会带着芯片薄膜100和芯片110一起下扎。
此时,芯片薄膜100具有张力。当其张力太大,芯片薄膜100可以快速回弹,但是在高速刺针状态下,芯片薄膜100会始终不稳定振动状态,无法使用。若其张力太小,刺针下扎阻力太大,可能导致扎穿或扎不动情况。所以芯片薄膜100的张力大小适中。此时,随之而来就是芯片薄膜100形变恢复不及时或芯片薄膜100出现不可逆的形变,这导致芯片薄膜100其上的芯片110在一定程度上根据受力变形方向出现位置偏移,导致刺针针印偏离计算位置的情况,最终使得芯片110在终端基板120上的位置不准确。
基于此,有必要提供一种刺针偏移量确定方法,以确定由于芯片薄膜变形引起的刺针位置的偏移,进而提高芯片转移的精度。
本申请提供的刺针偏移量确定方法,可以应用于终端环境中。终端可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑等。
在一个实施例中,请参阅图4,提供一种刺针偏移量确定方法,包括以下步骤:
步骤S100:获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,测试载膜为用于进行测试的具有张力的芯片载膜。
步骤S200:获取与多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,载膜理论坐标为测试载膜移动的理论坐标。
步骤S300:基于芯片理论坐标移动刺针,且基于载膜理论坐标移动测试载膜,每次移动时使得刺针下扎,以使多个测试芯片依次自测试载膜转移至测试基板上。
步骤S400:获取多个测试芯片在测试基板上的芯片实际坐标。
步骤S600:计算对应的芯片理论坐标和芯片实际坐标的差值,并基于差值确定刺针偏移量。
在步骤S100中,多个测试芯片位于同一测试载膜上。作为示例,测试芯片可以为Mini LED芯片。
测试载膜为用于进行测试的具有张力的芯片载膜。作为示例,测试载膜可以为UV膜。测试载膜经过扩晶机的扩张,使得测试载膜符合正常加工工艺的批次。具体的,芯片载膜可以为图1中所示的芯片薄膜100。
刺针会将测试芯片自测试载膜转移至测试基板上。测试芯片在测试基板上的位置为芯片理论坐标。
在步骤S200中,测试载膜会和刺针配合移动。因此,还需要获得载膜理论坐标。
在步骤S300中,刺针可以与测试基板使用同一运动模组。因此,芯片理论坐标也为刺针需要移动的坐标。此时,基于芯片理论坐标移动刺针,且每次移动时使得刺针下扎,以使多个测试芯片依次自测试载膜转移至测试基板上。
每次移动刺针时,刺针会具有水平方向的运动和竖直方向的运动。水平方向的运动可以包括刺针在每一测试芯片上方的移动过程。竖直方向的运动可以包括刺针下扎的过程。
刺针移动的同时,测试载膜也会移动。二者共同使得芯片被转移至终端基板上。作为示例,测试载膜可以使用另一套运动模组。
如前述,该过程中,测试载膜会发生多次形变。并且,多次形变会导致测试载膜发生不可逆转的形变。示例性地,该过程中,相比于理论上相邻芯片的距离,每一转移的芯片与其周围的芯片之间的距离会变长。
在步骤S400中,当所有测试芯片均被转移至测试基板后,获取在测试基板上的芯片实际坐标。
在步骤S600中,每一芯片实际坐标均具有与其对应的芯片理论坐标,计算一一对应的芯片理论坐标和芯片实际坐标之间的差值,此时,可以认为,由于测试载膜形变导致芯片理论坐标和芯片实际坐标之间的出现该差值。因此,可以将差值确定为刺针偏移量。
示例性地,上述步骤可以重复多次,以获得多个差值。当获得多个差值时,可以计算多个差值的平均值,将该平均值作为刺针偏移量。
本实施例中,测试载膜与刺针同时移动,通过计算对应的芯片理论坐标和芯片实际坐标的差值,得出由于测试载膜形变导致芯片实际坐标偏移芯片理论坐标的数值,并且将该差值确定为刺针偏移量。同时,本实施例中,仅需要基于刺针偏移量,调节刺针即可,而不需要调节测试载膜,降低了调节难度。将该刺针偏移量应用于芯片转移过程中,可以降低由于芯片载膜形变导致芯片的位置出现偏移的情况,进而更精准地转移芯片。
在一个实施例中,刺针偏移量包括第一方向的第一差值和第二方向的第二差值。第一方向和第二方向垂直。
第一差值为芯片理论坐标和芯片实际坐标在第一方向的差值,同时,第二差值为芯片理论坐标和芯片实际坐标在第二方向差值。
本实施例中,通过获得两个方向的刺针偏移量,以获得测试载膜更精准形变量,进而在芯片转移过程中,可以更精准地调整刺针,最终使得芯片转移至准确的位置。
在一个实施例中,步骤S300包括:
步骤S311:在每次刺针下扎至预设位置时,获取测试载膜的载膜实际坐标。
同时,在步骤S600之前,包括:
步骤S500:基于载膜理论坐标和载膜实际坐标,计算测试载膜的移动精度值。
此时,步骤S600包括:
步骤S610:当移动精度值位于预设值范围内时,计算对应的芯片理论坐标和芯片实际坐标的差值,并基于差值确定刺针偏移量。
在步骤S311中,预设位置可以为刺针下扎至最低点时的位置。作为示例,可以在刺针、终端基板或者芯片上设置压力传感器。通过分析压力传感器的数值,判断刺针是否到达预设位置。
当刺针下扎至预设位置(例如,刺针下扎至最低点时的位置)时,认为此时测试载膜的位置为载膜实际坐标。
在步骤S500中,测试载膜的运动模组控制测试载膜移动至载膜实际坐标,在此过程中,由于测试载膜运动模组自身的移动会出现偏差,可能会出现载膜实际坐标与载膜理论坐标不相符的情况。
此时,需计算载膜实际坐标与载膜理论坐标的差值,得出测试载膜的移动精度值。移动精度值可以代表测试载膜运动模组的定位/重复精度。
在步骤S610中,当移动精度值位于预设值范围内时,认为测试载膜运动模组精度较高,进一步的,可以认为芯片理论坐标和芯片实际坐标的差值并不是由于载膜运动模组的影响导致的,之后,再计算刺针偏移量。
本实施例中,通过计算移动精度值,并且当移动精度值位于预设值范围内时,才计算刺针偏移量。本实施例通过计算移动精度值,排除了由于载膜运动模组导致芯片理论坐标和芯片实际坐标之间出现差值的可能性,进而获得更精确的刺针偏移量。
在一个实施例中,步骤S100包括:
步骤S110:获取具有多个测试芯片的测试载膜的第一图像。
步骤S120:基于第一图像,获得芯片理论坐标。
同时,步骤S400:
步骤S410:获取承载有转移后的多个测试芯片的测试基板的第二图像。
步骤S420:基于第二图像,获得芯片实际坐标。
在步骤S110中,可以通过拍摄等方式获得第一图像。作为示例,第一图像可以是灰度图像。
第一图像上具有每一测试芯片的芯片图像。
在步骤S120中,通过分析每一芯片图像在第一图像上的坐标,可以获得每一芯片图像对应的测试芯片的芯片理论坐标。
在步骤S410中,可以通过拍摄等方式获第二图像。第二图像上具有每一测试芯片的芯片图像。
在步骤S420中,同样的,可以通过分析第二图像上每一芯片图像,获得芯片实际坐标。
本实施例中,通过图像分析的方式获得芯片理论坐标与芯片实际坐标,该方法可以快速获得两个坐标,从而提升了获得刺针偏移量的速率。
前述芯片理论坐标、芯片实际坐标、载膜实际坐标与载膜理论坐标均可以存入对应的寄存区,以供分析使用。
基于同样的发明构思,请参阅图5,在一个实施例中,提供一种芯片转移方法,包括如下步骤:
步骤S10:确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,目标载膜为与测试载膜属性相同的载膜,目标基板为与测试基板属性相同的基板。
步骤S20:获取刺针偏移量确定方法确定的刺针偏移量。
步骤S30:基于芯片理论坐标和刺针偏移量,确定刺针移动的刺针实际坐标。
步骤S40:基于刺针实际坐标,移动刺针,以使目标芯片自目标载膜转移至目标基板上。
在步骤S10中,目标载膜为与测试载膜属性相同的芯片载膜。作为示例,二者的张力系数可以相同。
目标基板为与测试基板属性相同的基板。作为示例,二者的平整度可以相同。
在步骤S20中,由于目标载膜为与测试载膜属性相同的载膜,此时,可以认为目标载膜也会具有刺针偏移量。
在步骤S30中,作为示例,可以在芯片理论坐标上叠加刺针偏移量,以获得刺针实际坐标。此时,可以将刺针偏移量数值导入刺针移动时使用的各运动轴的控制程序中。
此时,当芯片理论坐标包括第一方向的坐标和第二方向的坐标时,刺针偏移量也包括第一差值和第二差值。此时,在芯片理论坐标上叠加刺针偏移量时,可以在第一方向的坐标叠加第一差值,在第二方向的坐标叠加第二差值。
在步骤S40中,基于刺针实际坐标,移动刺针。此时,已经考虑了目标薄膜的形变,因此目标芯片可以被转移至目标基板上的芯片理论坐标。
本实施例中,在刺针移动之前,通过确定刺针移动的刺针实际坐标,在实际刺针基于刺针实际坐标移动时,目标薄膜的形变对芯片转移的影响较小,因此目标芯片可以被转移芯片理论坐标。
上述刺针偏移量确定方法和芯片转移方法,根据转移前后芯片位置数据均生成位置轨迹图,使得作业人员可以直观的了解设备的加工状态和转移效果。
而且,对载膜实际坐标与载膜理论坐标进行位置轨迹图类比,可以快速判断每颗芯片转移完成前的运动部组的稳定性和准确性。
此外,通过上述方法,可以在每个设定周期内对设备加工精度进行统计分析,在下一个周期对加工精度进自动均值补偿,且数据自动保存以供检查。
应该理解的是,虽然图4和图5的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图4和图5中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,提供了一种芯片转移设备,包括刺针、刺针移动装置、目标载膜和控制装置。
刺针移动装置与刺针连接,刺针移动装置用于控制刺针移动。
目标载膜位于刺针下方,且目标载膜上设有多个芯片。同时,芯片转移设备还包括载膜移动装置。载膜移动装置与目标载膜连接,载膜移动装置用于控制目标载膜移动。
终端基板位于目标载膜下方,刺针将目标载膜上的芯片转移至终端基板。
控制装置连接刺针移动装置与目标载膜(即,载膜移动装置),且控制装置用于使用芯片转移方法控制刺针移动装置与目标载膜(即,载膜移动装置),以使多个芯片转移至终端基板。
在一个实施例中,请参阅图6,提供一种刺针偏移量确定装置,刺针偏移量确定装置可以集成于控制装置。刺针偏移量确定装置包括:
第一获取模块,用于获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,测试载膜为用于进行测试的具有张力的芯片载膜。
第四获取模块,用于获取与多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,载膜理论坐标为测试载膜移动的理论坐标。
第一移动模块,用于基于芯片理论坐标移动刺针,且基于载膜理论坐标移动测试载膜,每次移动时使得刺针下扎,以使多个测试芯片依次自测试载膜转移至测试基板上。
第二获取模块,用于获取多个测试芯片在测试基板上的芯片实际坐标。
计算模块,用于计算对应的芯片理论坐标和芯片实际坐标的差值,并基于差值确定刺针偏移量。
在一个实施例中,请参阅图7,提供一种芯片转移装置,芯片转移装置可以集成于控制装置。芯片转移装置包括:
第一确定模块,用于确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,目标载膜为与测试载膜属性相同的载膜,目标基板为与测试基板属性相同的基板。
第三获取模块,用于获取刺针偏移量确定方法确定的刺针偏移量。
第二确定模块,用于基于芯片理论坐标和刺针偏移量,确定刺针移动的刺针实际坐标。
第二移动模块,用于基于刺针实际坐标,移动刺针,以使目标芯片自目标载膜转移至目标基板上。
刺针偏移量确定装置和芯片转移装置还可以执行上述芯片转移方法。关于刺针偏移量确定装置和芯片转移装置的具体限定可以参见上文中对于各方法的限定,在此不再赘述。上述刺针偏移量确定装置和芯片转移装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。
在一个实施例中,提供了一种计算机设备、计算机可读存储介质和计算机程序产品。计算机设备、计算机可读存储介质和计算机程序产品被处理器执行时实现以下步骤:
步骤S100:获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,测试载膜为用于进行测试的具有张力的芯片载膜。
步骤S200:获取与多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,载膜理论坐标为测试载膜移动的理论坐标。
步骤S300:基于芯片理论坐标移动刺针,且基于载膜理论坐标移动测试载膜,每次移动时使得刺针下扎,以使多个测试芯片依次自测试载膜转移至测试基板上。
步骤S400:获取多个测试芯片在测试基板上的芯片实际坐标。
步骤S600:计算对应的芯片理论坐标和芯片实际坐标的差值,并基于差值确定刺针偏移量。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory,ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic Random Access Memory,DRAM)等。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种刺针偏移量确定方法,其特征在于,所述方法包括:
获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,所述测试载膜为用于进行测试的具有张力的芯片载膜;
获取与所述多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,所述载膜理论坐标为所述测试载膜移动的理论坐标;
基于所述芯片理论坐标移动刺针,且基于所述载膜理论坐标移动所述测试载膜,每次移动时使得所述刺针下扎,以使所述多个测试芯片依次自所述测试载膜转移至测试基板上;
获取所述多个测试芯片在所述测试基板上的芯片实际坐标;
计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量;
所述基于所述芯片理论坐标移动刺针,且基于所述载膜理论坐标移动所述测试载膜,每次移动时使得所述刺针下扎,以使所述多个测试芯片依次自所述测试载膜转移至测试基板上,包括:
在每次所述刺针下扎至预设位置时,获取所述测试载膜的载膜实际坐标;
所述计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量之前,包括:
基于所述载膜理论坐标和所述载膜实际坐标,计算所述测试载膜的移动精度值;
所述计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量,包括:
当所述移动精度值位于预设值范围内时,计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量。
2.根据权利要求1所述的方法,其特征在于,所述刺针偏移量包括第一方向的第一差值和第二方向的第二差值,所述第一方向和所述第二方向垂直;所述第一差值为所述芯片理论坐标和所述芯片实际坐标在第一方向的差值,所述第二差值为所述芯片理论坐标和所述芯片实际坐标在第二方向差值。
3.根据权利要求1所述的方法,其特征在于,所述预设位置为所述刺针下扎至最低点时的位置。
4.根据权利要求1所述的方法,其特征在于,所述获取测试载膜上的多个测试芯片在所述测试基板上的芯片理论坐标包括:
获取具有多个所述测试芯片的所述测试载膜的第一图像;
基于所述第一图像,获得所述芯片理论坐标;
所述获取所述多个测试芯片在所述测试基板上的芯片实际坐标包括:
获取承载有转移后的所述多个测试芯片的所述测试基板的第二图像;
基于所述第二图像,获得所述芯片实际坐标。
5.根据权利要求4所述的方法,其特征在于,所述第一图像是灰度图像。
6.根据权利要求1所述的方法,其特征在于,所述刺针偏移量包括多个所述差值的平均值。
7.一种芯片转移方法,其特征在于,所述方法包括:
确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,所述目标载膜为与测试载膜属性相同的载膜,所述目标基板为与测试基板属性相同的基板,所述测试载膜为用于进行测试的具有张力的芯片载膜,所述测试基板为进行测试时使用的基板;
获取如权利要求1-6任一项方法确定的所述刺针偏移量;
基于所述芯片理论坐标和所述刺针偏移量,确定所述刺针移动的刺针实际坐标;
基于所述刺针实际坐标,移动所述刺针,以使所述目标芯片自所述目标载膜转移至目标基板上。
8.一种芯片转移设备,其特征在于,包括:
刺针;
刺针移动装置,与所述刺针连接,控制所述刺针移动;
目标载膜,位于所述刺针下方,所述目标载膜上设有多个芯片;
终端基板,位于所述目标载膜下方,所述刺针将所述目标载膜上的芯片转移至所述终端基板;
控制装置,连接所述刺针移动装置与所述目标载膜,且所述控制装置用于使用如权利要求7所述的芯片转移方法控制所述刺针移动装置与所述目标载膜,以使所述多个芯片转移至所述终端基板。
9.一种刺针偏移量确定装置,其特征在于,包括:
第一获取模块,用于获取测试载膜上的多个测试芯片在测试基板上的芯片理论坐标,所述测试载膜为用于进行测试的具有张力的芯片载膜;
第四获取模块,用于获取与所述多个测试芯片的芯片理论坐标对应的多个载膜理论坐标,所述载膜理论坐标为所述测试载膜移动的理论坐标;
第一移动模块,用于基于所述芯片理论坐标移动刺针,且基于所述载膜理论坐标移动所述测试载膜,每次移动时使得所述刺针下扎,以使所述多个测试芯片依次自所述测试载膜转移至测试基板上,在每次所述刺针下扎至预设位置时,获取所述测试载膜的载膜实际坐标;
第二获取模块,用于获取所述多个测试芯片在所述测试基板上的芯片实际坐标;
计算模块,用于计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量,基于所述载膜理论坐标和所述载膜实际坐标,计算所述测试载膜的移动精度值,当所述移动精度值位于预设值范围内时,计算对应的所述芯片理论坐标和所述芯片实际坐标的差值,并基于所述差值确定刺针偏移量。
10.一种芯片转移装置,其特征在于,包括:
第一确定模块,用于确定目标载膜上的多个目标芯片在目标基板上的芯片理论坐标,所述目标载膜为与测试载膜属性相同的载膜,所述目标基板为与测试基板属性相同的基板,所述测试载膜为用于进行测试的具有张力的芯片载膜,所述测试基板为进行测试时使用的基板;
第三获取模块,用于获取如权利要求1-6任一项方法确定的所述刺针偏移量;
第二确定模块,用于基于所述芯片理论坐标和所述刺针偏移量,确定所述刺针移动的刺针实际坐标;
第二移动模块,用于基于所述刺针实际坐标,移动所述刺针,以使所述目标芯片自所述目标载膜转移至目标基板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466667.6A CN117198949B (zh) | 2023-11-07 | 2023-11-07 | 刺针偏移量确定方法及装置与芯片转移方法、设备及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466667.6A CN117198949B (zh) | 2023-11-07 | 2023-11-07 | 刺针偏移量确定方法及装置与芯片转移方法、设备及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117198949A CN117198949A (zh) | 2023-12-08 |
CN117198949B true CN117198949B (zh) | 2024-03-01 |
Family
ID=88998315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311466667.6A Active CN117198949B (zh) | 2023-11-07 | 2023-11-07 | 刺针偏移量确定方法及装置与芯片转移方法、设备及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117198949B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332364A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法ならびに電子部品のマッピング装置 |
JP2015111613A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社リコー | 物品移送装置、電子部品実装装置、物品移送方法、電子部品実装方法及び電子部品実装体 |
CN112968117A (zh) * | 2020-10-27 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种芯片转移对位方法、设备、显示面板及存储介质 |
CN113013068A (zh) * | 2021-03-01 | 2021-06-22 | 东莞市中麒光电技术有限公司 | 一种提升转移良率的芯片转移方法 |
CN113035763A (zh) * | 2021-03-01 | 2021-06-25 | 东莞市中麒光电技术有限公司 | 一种高精度芯片转移方法 |
CN114240164A (zh) * | 2021-12-17 | 2022-03-25 | 合肥欣奕华智能机器有限公司 | 一种目标转移方法、装置、设备及存储介质 |
CN115707349A (zh) * | 2021-06-04 | 2023-02-17 | 京东方科技集团股份有限公司 | 电子元件的转移方法、存储介质及电子元件的转移设备 |
CN116741899A (zh) * | 2023-07-25 | 2023-09-12 | 深圳市洲明科技股份有限公司 | 芯片转移方法、装置、计算机设备、存储介质和计算机程序产品 |
-
2023
- 2023-11-07 CN CN202311466667.6A patent/CN117198949B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332364A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法ならびに電子部品のマッピング装置 |
JP2015111613A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社リコー | 物品移送装置、電子部品実装装置、物品移送方法、電子部品実装方法及び電子部品実装体 |
CN112968117A (zh) * | 2020-10-27 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种芯片转移对位方法、设备、显示面板及存储介质 |
CN113013068A (zh) * | 2021-03-01 | 2021-06-22 | 东莞市中麒光电技术有限公司 | 一种提升转移良率的芯片转移方法 |
CN113035763A (zh) * | 2021-03-01 | 2021-06-25 | 东莞市中麒光电技术有限公司 | 一种高精度芯片转移方法 |
CN115707349A (zh) * | 2021-06-04 | 2023-02-17 | 京东方科技集团股份有限公司 | 电子元件的转移方法、存储介质及电子元件的转移设备 |
CN114240164A (zh) * | 2021-12-17 | 2022-03-25 | 合肥欣奕华智能机器有限公司 | 一种目标转移方法、装置、设备及存储介质 |
CN116741899A (zh) * | 2023-07-25 | 2023-09-12 | 深圳市洲明科技股份有限公司 | 芯片转移方法、装置、计算机设备、存储介质和计算机程序产品 |
Also Published As
Publication number | Publication date |
---|---|
CN117198949A (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101071013B1 (ko) | 검사 방법 및 이 검사 방법을 기록한 프로그램 기록 매체 | |
US6816609B1 (en) | Vision measuring machine, method, and medium | |
CN112767366A (zh) | 基于深度学习的图像识别方法、装置、设备及存储介质 | |
CN111161208A (zh) | 图像检测方法和装置 | |
CN114999908A (zh) | 晶圆加工方法、设备以及计算机可读存储介质 | |
US6871168B1 (en) | Failure analysis system of semiconductor memory device | |
CN117198949B (zh) | 刺针偏移量确定方法及装置与芯片转移方法、设备及装置 | |
CN115393320A (zh) | 面阵图像处理方法、装置、设备及存储介质 | |
CN117359135B (zh) | 振镜校正方法、装置、计算机设备、存储介质和程序产品 | |
CN106507656A (zh) | 装配位置的示教 | |
CN116481434B (zh) | 一种视觉检测用自定位控制方法、装置以及自定位系统 | |
CN110658215B (zh) | 一种基于机器视觉的pcb板自动拼接检测方法与装置 | |
CN113921412A (zh) | 一种晶圆中晶片周期的计算方法、装置和设备 | |
CN115910889A (zh) | 晶圆检测的芯粒自动定位方法、系统、设备及介质 | |
CN103117207B (zh) | 首颗晶粒的自动定位方法 | |
CN117233602B (zh) | 刺晶机老化检测方法和刺晶机 | |
CN109738789B (zh) | 飞针测试机测试方法、装置、飞针测试机及存储介质 | |
US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
JP2020204556A (ja) | 測定装置 | |
CN118031805B (zh) | 一种视觉检测方法、装置以及贴膜系统 | |
CN117434321A (zh) | 探针台扎针修正方法、装置、探针台及电子设备 | |
JP2002026085A (ja) | 半導体デバイスの組み立て工程検査装置及び検査方法 | |
CN110958447B (zh) | 相机光学中心测试方法、装置、计算机设备和介质 | |
CN117706316B (zh) | 一种探针台的晶圆测试方法、装置、设备及介质 | |
JP4082120B2 (ja) | 印刷検査のシミュレーション装置および印刷検査のシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |