CN117194276B - 芯片软硬件联合仿真调试系统 - Google Patents
芯片软硬件联合仿真调试系统 Download PDFInfo
- Publication number
- CN117194276B CN117194276B CN202311461921.3A CN202311461921A CN117194276B CN 117194276 B CN117194276 B CN 117194276B CN 202311461921 A CN202311461921 A CN 202311461921A CN 117194276 B CN117194276 B CN 117194276B
- Authority
- CN
- China
- Prior art keywords
- hardware
- function
- display area
- software
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 45
- 230000006870 function Effects 0.000 claims abstract description 98
- 238000013507 mapping Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 101150075118 sub1 gene Proteins 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明涉及芯片技术领域，尤其涉及一种芯片软硬件联合仿真调试系统，实现步骤S1、建立预设二进制代码的指令码和软件模块中函数的映射关系，生成映射关系表；步骤S2、建立软件模块对应的字符串数组；步骤S3、进行芯片软硬件联合仿真，生成硬件模块对应的硬件信号波形数据，并基于映射关系表按照软件模块中的函数调用顺序以栈存储的形式将函数标识存储在字符串数组中；步骤S4、建立硬件信号波形和软件模块中的函数调用顺序的对应关系；步骤S5、基于时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系执行芯片的软硬件联合仿真调试。本发明提高了芯片在软硬件仿真阶段的调试效率和准确性。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及一种芯片软硬件联合仿真调试系统。
背景技术
在芯片开发阶段，需要对芯片的模块进行仿真。芯片包括硬件模块和软件模块，通过硬件模块和软件模块交互实现软硬件联合仿真。硬件模块的代码可以通过gdb波形来调试，而软件模块运行的是由高级语言代码编译生成的二进制代码，在现有的软硬件联合仿真过程中，无法直接通过波形的方式来调试高级语言代码，也无法获取到高级语言代码的程序执行到了哪个阶段，更无法获取到与软件模块交互的硬件模块的信号波形和高级语言代码的对应关系。如果仅凭经验通过多次尝试来调试，会导致软硬件联合仿真调试的效率低，且无法保证准确性。由此可知，如何提高芯片在软硬件仿真阶段的调试效率和准确性，成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种芯片软硬件联合仿真调试系统，提高了芯片在软硬件仿真阶段的调试效率和准确性。
根据本发明一方面，提供了一种芯片软硬件联合仿真调试系统，包括芯片、存储有计算机程序的第一存储器、第一处理器和显示界面，其中，所述芯片包括至少一组具有互联关系的硬件模块和软件模块，所述硬件代码模块基于硬件描述语言生成，所述软件模块包括用于存储预设二进制代码的第二存储器和用于执行预设二进制代码的第二处理器，所述预设二进制代码由高级语言编写的预设源代码转换生成；所述显示界面包括第一显示区域、第二显示区域、时间轴，所述第一显示区域和第二显示区域共用所述时间轴，所述时间轴用于表示芯片的软硬件联合仿真时间；
当所述第一处理器执行所述计算机程序时，实现以下步骤：
步骤S1、建立预设二进制代码的指令码和软件模块中函数的映射关系，生成映射关系表；
步骤S2、建立所述软件模块对应的字符串数组，所述字符串数组的长度为预设源代码的最大函数嵌套层数M；
步骤S3、基于所述硬件模块和软件模块进行芯片软硬件联合仿真，生成硬件模块对应的硬件信号波形数据，并基于所述映射关系表按照所述软件模块中的函数调用顺序以栈存储的形式将函数标识存储在所述字符串数组中；
步骤S4、基于所述硬件信号波形数据在所述第一显示区域实时生成硬件信号波形，基于所述字符串数组在所述第二显示区域中实时显示软件模块中的函数调用顺序，基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系；
步骤S5、基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系执行芯片的软硬件联合仿真调试。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种芯片软硬件联合仿真调试系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明所述系统通过建立预设二进制代码的指令码和软件模块中函数的映射关系以及字符串数组，在基于所述硬件模块和软件模块进行芯片软硬件联合仿真过程中建立硬件信号波形和软件模块中的函数调用顺序的对应关系，基于时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系实现行芯片的软硬件联合仿真调试，提高了芯片在软硬件仿真阶段的调试效率和准确性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的芯片软硬件联合仿真调试系统示意图；
图2为本发明实施例提供的显示界面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种芯片软硬件联合仿真调试系统，如图1所示，包括芯片、存储有计算机程序的第一存储器、第一处理器和显示界面。
其中，所述芯片包括至少一组具有互联关系的硬件模块和软件模块，需要说明的是，芯片规模非常庞大，因此可以包括也多组具有互联关系的硬件模块和软件模块，但对每一组具有互联关系的硬件模块和软件模块的软硬件联合仿真调试，均可采用本发明实施例所述的过程来实现。所述硬件代码模块基于硬件描述语言生成，硬件描述语言具体可以为Verilog和VHDL等。
所述软件模块包括用于存储预设二进制代码的第二存储器和用于执行预设二进制代码的第二处理器，优选的，所述第二处理器为RISCV处理器，RISCV是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)，RISCV处理器为现有的处理器，在此不再赘述。所述预设二进制代码由高级语言编写的预设源代码转换生成，所述预设源代码为C代码或C++代码等。在芯片开发阶段，软件模块的预设源代码可能会不断调整，因此可以将预设源代码转换为二进制代码烧录到第二存储器中，由RISCV处理器执行，当需要调整预设源代码时，将第二存储器中的二进制代码擦除，在将调整后的预设源代码转换为对应的二进制代码，烧录到第二存储器中，由RISCV处理器来执行，提高了芯片设计的灵活性。
所述显示界面包括第一显示区域、第二显示区域、时间轴，所述第一显示区域和第二显示区域共用所述时间轴，所述时间轴用于表示芯片的软硬件联合仿真时间。
当所述第一处理器执行所述计算机程序时，实现以下步骤：
步骤S1、建立预设二进制代码的指令码和软件模块中函数的映射关系，生成映射关系表。
需要说明的是，由于直接通过二进制无法实时获取到软件模块中函数调用情况，因此首先建立预设二进制代码的指令码和软件模块中函数的映射关系。
步骤S2、建立所述软件模块对应的字符串数组，所述字符串数组的长度为预设源代码的最大函数嵌套层数M。
可以理解的是，字符串数组用于存储字符串，在本发明实施例中，字符串具体为函数标识，函数标识具体可以为函数名称字符串。
步骤S3、基于所述硬件模块和软件模块进行芯片软硬件联合仿真，生成硬件模块对应的硬件信号波形数据，并基于所述映射关系表按照所述软件模块中的函数调用顺序以栈存储的形式将函数标识存储在所述字符串数组中。
需要说明的是，现有的基于硬件模块生成信号波形数据的实现方式全部落入本发明保护范围之内，在此不再赘述。栈存储的形式即为先入后出的形式。
步骤S4、基于所述硬件信号波形数据在所述第一显示区域实时生成硬件信号波形，基于所述字符串数组在所述第二显示区域中实时显示软件模块中的函数调用顺序，基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系。
步骤S5、基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系执行芯片的软硬件联合仿真调试。
可以理解的是，当获取到时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系，即可基于硬件信号波形确定目标时间点，再基于目标时间点获取到对应的软件模块中的函数调用顺序，即可进行芯片的软硬件联合仿真调试，现有的可用于此的具体调试策略均落入本发明保护范围之内，在此不再赘述。
作为一种示例，所述芯片具体为图形处理器(Graphics Processing Unit，简称GPU)芯片，还可以为嵌入式神经网络处理器（Neural-network Process Units，简称NPU）芯片，人工智能（Artificial Intelligence，简称AI）芯片等。
作为一种实施例，所述步骤S1包括：
步骤S11、将所述预设二进制代码进行反汇编，生成目标汇编代码。
其中，直接采用现有的反汇编方式即可获取目标汇编代码，在此不再赘述。
步骤S12、基于预设的脚本从所述目标汇编代码中提取预设跳转关键字对应的函数标识。
需要说明的是，目标汇编代码中，函数跳转除均存在预设跳转关键字，所述预设的脚本在解析目标汇编代码过程中，当目标汇编代码中出现预设跳转关键字时，即获取对应的函数标识，且反汇编过程中已经明确获取目标汇编代码和预设二进制代码的对应关系，因此，步骤S3中可基于此构建映射关系表。
步骤S13、将预设二进制代码的指令码设置为哈希键，将预设二进制代码的指令码所对应的目标汇编代码中对应的函数标识设置为对应的哈希值，建立哈希键和哈希值的映射关系，生成所述映射关系表。
作为一种实施例，所述字符串数组=（R1,R2,…,Rm,…,RM），Rm为所述字符串数组的第m个存储区域，m的取值范围为1到M，Rm初始为空，所述字符串数组按照R1,R2,…,Rm,…,RM的顺序存储函数标识，每一存储区域存储一个函数标识，Rm+1中存储的函数标识为Rm中存储的函数标识对应的子函数标识。
作为一种实施例，所述步骤S3中，基于所述映射关系表按照所述软件模块中的函数调用顺序以栈存储的形式将函数标识存储在所述字符串数组中，包括：
步骤S31、获取当前软件模块中所执行的预设二进制代码的指令码。
步骤S32、基于所述映射关系表确定当前软件模块中所执行的预设二进制代码的指令码对应的当前函数标识，若存在当前函数标识，则执行步骤S33，否则，执行步骤S34。
步骤S33、遍历当前字符串数组，将当前m值最小且存储区域为空的Rm确定为第一目标存储区域，将所述当前函数标识存储至第一目标存储区域中。
可以理解的是，因为随着软件模块中代码的执行，函数调用会动态变化，字符串数组也对应变化。
步骤S34、将预设二进制代码的下一条指令码作为当前软件模块中所执行的预设二进制代码的指令码，返回步骤S2。
需要说明的是，字符串数组存储的是函数调用的实时状态，并非每一条指令码都会发生函数跳转，当指令码不发生函数跳转时，当前的字符串数组也是维持不变的。
在执行步骤S31-步骤S34过程中，若执行至退出指令码，则将当前字符串数组中m值最大且存储有函数标识的Rm确定为第二目标存储区域，将所述第二目标存储区域中的函数标识清空。
作为一种实施例，所述第一显示区域和第二显示区域的横轴均为所述时间轴，所述第一显示区域的纵轴为硬件信号值，基于时间轴和第一显示区域的纵轴，可以呈现硬件信号波形，需要说明的是，硬件信号可以有一个也可以有多个，当存在多个硬件信号时，可以在第一显示区域设置多个纵轴，但横轴全部对应为所述时间轴，分别呈现每一硬件信号的波形，如图2所示的第一显示区域，呈现了a、b两个硬件信号的波形。所述第二显示区域的纵轴坐标划分为M个纵轴显示区域（L1,L2,…,Lm,…,LM），Lm为所述第二显示区域的第m个纵轴显示区域，Lm与Rm相对应，Lm用于根据Rm中所存储的函数标识和函数存储的时间段，在Lm中函数存储的时间段所对应的区段呈现对应的函数标识。如图2所示示例，软件模块在t1时刻进去主函数main，对应的在R1中存储main。然后在main函数中，在t2时刻调用main函数的字函数Sub1，对应的在R2中存储Sub1。在函数Sub1中，在t3时刻调用函数Sub1的子函数Sub2，对应的在R3中存储Sub2。t4时刻，退出函数Sub2，将R3中存储的Sub2清空，t5时刻退出函数Sub1，将R2中存储Sub1清空，以上仅为示例一部分，不再全部展开描述，上述过程在第二显示区域呈现的结果如图2所示。
作为一种实施，所述步骤S5包括：
步骤S51、基于所述第一显示区域所显示的硬件信号波形确定信号异常点对应的目标时间点。
需要说明的是，通过对硬件信号波形的分析，可以确定信号异常点，可以直接通过用户输入、点击等方式确定信号异常点对应的目标时间点，仍以图2所示的示例为例，将T1对应的时刻确定为目标时间点。
步骤S52、基于所述目标时间在所述第二显示区域获取所述目标时间点对应的软件模块中的函数调用顺序，执行芯片的软硬件联合仿真调试。
由于第一显示区域和第二显示区域共用同一个时间轴，因此，可以直接基于目标时间点获取到对应的软件模块中的函数调用顺序，来执行芯片的软硬件联合仿真调试。
在上述实施例的基础上，还可进一步同步展示出汇编代码，进一步软硬件联合仿真调试提供信息，以提高软硬件联合仿真的效率和准确性，具体的，所述显示界面还包括第三显示区域，所示第三显示区域与所述第一显示区域和第二显示区域共用所述时间轴，所述步骤S4包括：
步骤S41、对软件模块执行的预设二进制代码实时反汇编，获取当前执行的指令码对应的汇编代码标识和汇编代码。
步骤S42、将所述汇编代码标识实时呈现在所述第三显示区域，当选中汇编代码标识时，呈现对应的汇编代码。
步骤S43、基于所述时间轴建立硬件信号波形、软件模块中的函数调用顺序以及汇编代码标识的对应关系。
在步骤S41-步骤S43的基础上，所述步骤S5包括：
步骤S501、基于所述第一显示区域所显示的硬件信号波形确定信号异常点对应的目标时间点。
步骤S502、基于所述目标时间在所述第二显示区域获取所述目标时间点对应的软件模块中的函数调用顺序。
步骤S503、基于所述目标时间在所述第三显示区域获取所述目标时间点对应的汇编代码标识，选中汇编代码标识，呈现对应的目标汇编代码。
步骤S504、基于信号异常点的硬件信号波形、所述目标时间点对应的软件模块中的函数调用顺序以及目标汇编代码，执行芯片的软硬件联合仿真调试。
通过获取目标时间点对应的汇编代码以及对应的软件模块中的函数调用顺序，能够为芯片的软硬件联合仿真调试提供充分的信息，提高芯片的软硬件联合仿真调试的效率和准确性。
本发明实施例所述系统通过建立预设二进制代码的指令码和软件模块中函数的映射关系以及字符串数组，在基于所述硬件模块和软件模块进行芯片软硬件联合仿真过程中建立硬件信号波形和软件模块中的函数调用顺序的对应关系，基于时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系实现行芯片的软硬件联合仿真调试，提高了芯片在软硬件仿真阶段的调试效率和准确性。
需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1.一种芯片软硬件联合仿真调试系统，其特征在于，
包括芯片、存储有计算机程序的第一存储器、第一处理器和显示界面，其中，所述芯片包括至少一组具有互联关系的硬件模块和软件模块，所述硬件代码模块基于硬件描述语言生成，所述软件模块包括用于存储预设二进制代码的第二存储器和用于执行预设二进制代码的第二处理器，所述预设二进制代码由高级语言编写的预设源代码转换生成；所述显示界面包括第一显示区域、第二显示区域、时间轴，所述第一显示区域和第二显示区域共用所述时间轴，所述时间轴用于表示芯片的软硬件联合仿真时间；
当所述第一处理器执行所述计算机程序时，实现以下步骤：
步骤S1、建立预设二进制代码的指令码和软件模块中函数的映射关系，生成映射关系表；
步骤S2、建立所述软件模块对应的字符串数组，所述字符串数组的长度为预设源代码的最大函数嵌套层数M；
步骤S3、基于所述硬件模块和软件模块进行芯片软硬件联合仿真，生成硬件模块对应的硬件信号波形数据，并基于所述映射关系表按照所述软件模块中的函数调用顺序以栈存储的形式将函数标识存储在所述字符串数组中；
步骤S4、基于所述硬件信号波形数据在所述第一显示区域实时生成硬件信号波形，基于所述字符串数组在所述第二显示区域中实时显示软件模块中的函数调用顺序，基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系；
步骤S5、基于所述时间轴建立硬件信号波形和软件模块中的函数调用顺序的对应关系执行芯片的软硬件联合仿真调试；
所述步骤S1包括：
步骤S11、将所述预设二进制代码进行反汇编，生成目标汇编代码；
步骤S12、基于预设的脚本从所述目标汇编代码中提取预设跳转关键字对应的函数标识；
步骤S13、将预设二进制代码的指令码设置为哈希键，将预设二进制代码的指令码所对应的目标汇编代码中对应的函数标识设置为对应的哈希值，建立哈希键和哈希值的映射关系，生成所述映射关系表。
2.根据权利要求1所述的系统，其特征在于，
所述字符串数组=（R1,R2,…,Rm,…,RM），Rm为所述字符串数组的第m个存储区域，m的取值范围为1到M，Rm初始为空，所述字符串数组按照R1,R2,…,Rm,…,RM的顺序存储函数标识，每一存储区域存储一个函数标识，Rm+1中存储的函数标识为Rm中存储的函数标识对应的子函数标识。
3.根据权利要求2所述的系统，其特征在于，
所述步骤S3中，基于所述映射关系表按照所述软件模块中的函数调用顺序以栈存储的形式将函数标识存储在所述字符串数组中，包括：
步骤S31、获取当前软件模块中所执行的预设二进制代码的指令码；
步骤S32、基于所述映射关系表确定当前软件模块中所执行的预设二进制代码的指令码对应的当前函数标识，若存在当前函数标识，则执行步骤S33，否则，执行步骤S34;
步骤S33、遍历当前字符串数组，将当前m值最小且存储区域为空的Rm确定为第一目标存储区域，将所述当前函数标识存储至第一目标存储区域中；
步骤S34、将预设二进制代码的下一条指令码作为当前软件模块中所执行的预设二进制代码的指令码，返回步骤S2；
在执行步骤S31-步骤S34过程中，若执行至退出指令码，则将当前字符串数组中m值最大且存储有函数标识的Rm确定为第二目标存储区域，将所述第二目标存储区域中的函数标识清空。
4.根据权利要求2所述的系统，其特征在于，
所述第一显示区域和第二显示区域的横轴均为所述时间轴，所述第一显示区域的纵轴为硬件信号值；所述第二显示区域的纵轴坐标划分为M个纵轴显示区域（L1,L2,…,Lm,…,LM），Lm为所述第二显示区域的第m个纵轴显示区域，Lm与Rm相对应，Lm用于根据Rm中所存储的函数标识和函数存储的时间段，在Lm中函数存储的时间段所对应的区段呈现对应的函数标识。
5.根据权利要求4所述的系统，其特征在于，
所述步骤S5包括：
步骤S51、基于所述第一显示区域所显示的硬件信号波形确定信号异常点对应的目标时间点；
步骤S52、基于所述目标时间在所述第二显示区域获取所述目标时间点对应的软件模块中的函数调用顺序，执行芯片的软硬件联合仿真调试。
6.根据权利要求1所述的系统，其特征在于，
所述显示界面还包括第三显示区域，所示第三显示区域与所述第一显示区域和第二显示区域共用所述时间轴，所述步骤S4包括：
步骤S41、对软件模块执行的预设二进制代码实时反汇编，获取当前执行的指令码对应的汇编代码标识和汇编代码；
步骤S42、将所述汇编代码标识实时呈现在所述第三显示区域，当选中汇编代码标识时，呈现对应的汇编代码；
步骤S43、基于所述时间轴建立硬件信号波形、软件模块中的函数调用顺序以及汇编代码标识的对应关系。
7.根据权利要求6所述的系统，其特征在于，
所述步骤S5包括：
步骤S501、基于所述第一显示区域所显示的硬件信号波形确定信号异常点对应的目标时间点；
步骤S502、基于所述目标时间在所述第二显示区域获取所述目标时间点对应的软件模块中的函数调用顺序；
步骤S503、基于所述目标时间在所述第三显示区域获取所述目标时间点对应的汇编代码标识，选中汇编代码标识，呈现对应的目标汇编代码；
步骤S504、基于信号异常点的硬件信号波形、所述目标时间点对应的软件模块中的函数调用顺序以及目标汇编代码，执行芯片的软硬件联合仿真调试。
8.根据权利要求1所述的系统，其特征在于，
所述第二处理器为RISCV处理器。
9.根据权利要求1所述的系统，其特征在于，
所述预设源代码为C代码或C++代码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311461921.3A CN117194276B (zh) | 2023-11-06 | 2023-11-06 | 芯片软硬件联合仿真调试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311461921.3A CN117194276B (zh) | 2023-11-06 | 2023-11-06 | 芯片软硬件联合仿真调试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117194276A CN117194276A (zh) | 2023-12-08 |
| CN117194276B true CN117194276B (zh) | 2024-01-23 |
Family
ID=89003754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311461921.3A Active CN117194276B (zh) | 2023-11-06 | 2023-11-06 | 芯片软硬件联合仿真调试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117194276B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235152A2 (en) * | 2001-02-27 | 2002-08-28 | Korea Advanced Institute of Science and Technology | Apparatus and method for in-circuit emulation using a high-level programming language |
| CN101174283A (zh) * | 2007-12-03 | 2008-05-07 | 电子科技大学 | 一种基于网络的软硬件协同仿真平台 |
| CN105302685A (zh) * | 2015-11-30 | 2016-02-03 | 北京润科通用技术有限公司 | 一种软硬件协同仿真测试方法和装置 |
| JP2017027288A (ja) * | 2015-07-21 | 2017-02-02 | 株式会社デンソー | ソフトハード協調解析装置およびソフトハード協調解析装置用のプログラム |
| GB202005767D0 (en) * | 2020-04-21 | 2020-06-03 | Cirrus Logic Int Semiconductor Ltd | Emulation software and a method of emulating behaviour of a device containing one or more DSP cores |
| CN113343617A (zh) * | 2021-05-27 | 2021-09-03 | 长沙海格北斗信息技术有限公司 | 软硬件协同仿真方法 |
| CN114625415A (zh) * | 2022-03-09 | 2022-06-14 | 南京联迪信息系统股份有限公司 | 一种大型机现代化软件移植方法及装置 |
| CN116090403A (zh) * | 2023-02-13 | 2023-05-09 | 上海合见工业软件集团有限公司 | 支持多仿真器的命令处理系统 |
| CN110134561B (zh) * | 2019-05-20 | 2023-07-14 | 嘉楠明芯(北京)科技有限公司 | 一种软硬件协同验证中调试信息的输出方法及装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9600398B2 (en) * | 2013-10-29 | 2017-03-21 | Synopsys, Inc. | Method and apparatus for debugging HDL design code and test program code |
| CN113742221A (zh) * | 2021-08-18 | 2021-12-03 | 芯华章科技股份有限公司 | 生成测试用例的方法、电子设备及存储介质 |
| CN115080055A (zh) * | 2022-06-15 | 2022-09-20 | 东南大学 | 面向信息安全的可重构系统芯片编译器、自动编译方法 |
-
2023
- 2023-11-06 CN CN202311461921.3A patent/CN117194276B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235152A2 (en) * | 2001-02-27 | 2002-08-28 | Korea Advanced Institute of Science and Technology | Apparatus and method for in-circuit emulation using a high-level programming language |
| CN101174283A (zh) * | 2007-12-03 | 2008-05-07 | 电子科技大学 | 一种基于网络的软硬件协同仿真平台 |
| JP2017027288A (ja) * | 2015-07-21 | 2017-02-02 | 株式会社デンソー | ソフトハード協調解析装置およびソフトハード協調解析装置用のプログラム |
| CN105302685A (zh) * | 2015-11-30 | 2016-02-03 | 北京润科通用技术有限公司 | 一种软硬件协同仿真测试方法和装置 |
| CN110134561B (zh) * | 2019-05-20 | 2023-07-14 | 嘉楠明芯(北京)科技有限公司 | 一种软硬件协同验证中调试信息的输出方法及装置 |
| GB202005767D0 (en) * | 2020-04-21 | 2020-06-03 | Cirrus Logic Int Semiconductor Ltd | Emulation software and a method of emulating behaviour of a device containing one or more DSP cores |
| CN113343617A (zh) * | 2021-05-27 | 2021-09-03 | 长沙海格北斗信息技术有限公司 | 软硬件协同仿真方法 |
| CN114625415A (zh) * | 2022-03-09 | 2022-06-14 | 南京联迪信息系统股份有限公司 | 一种大型机现代化软件移植方法及装置 |
| CN116090403A (zh) * | 2023-02-13 | 2023-05-09 | 上海合见工业软件集团有限公司 | 支持多仿真器的命令处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117194276A (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109951547B (zh) | 事务请求并行处理方法、装置、设备和介质 | |
| De La Banda et al. | The future of optimization technology | |
| CN102426567A (zh) | 一种自动应答系统的图形化编辑调试系统 | |
| CN117194276B (zh) | 芯片软硬件联合仿真调试系统 | |
| CN112506503B (zh) | 一种编程方法、装置、终端设备及存储介质 | |
| CN117290236A (zh) | 软件测试方法、装置、计算机设备及计算机可读存储介质 | |
| CN107918584A (zh) | 信息生成系统、装置、方法及计算机可读取的记录介质 | |
| CN112306452A (zh) | 归并排序算法处理业务数据的方法、装置及系统 | |
| CN106776265A (zh) | 测试用例更新方法与装置 | |
| CN109948008A (zh) | 一种排行榜单生成方法及装置 | |
| CN114037049A (zh) | 基于值函数可信度的多智能体强化学习方法及相关装置 | |
| CN110096447B (zh) | 一种基于图像识别的软硬件自动化测试方法 | |
| CN117171057B (zh) | 芯片软硬件联合仿真阶段的软件代码覆盖率确定系统 | |
| CN111400050A (zh) | 一种分配资源执行任务的方法及装置 | |
| JP2009140362A (ja) | セキュリティレベル評価装置およびセキュリティレベル評価プログラム | |
| CN112308074A (zh) | 用于生成缩略图的方法和装置 | |
| CN116126366B (zh) | 芯片输入输出接口配置方法，装置，介质及电子设备 | |
| CN113190352B (zh) | 一种面向通用cpu的深度学习计算加速方法及系统 | |
| CN115080402B (zh) | 一种基于鲸鱼优化算法的软件缺陷定位方法及处理装置 | |
| US11625908B1 (en) | Image difference generator | |
| US20170220450A1 (en) | Analytic method and analyzing apparatus | |
| CN114138964A (zh) | 阅读理解候选选项个数不确定时的训练方法、装置及系统 | |
| CN118035063A (zh) | 控件测试方法、装置、设备、介质及产品 | |
| CN114896111A (zh) | 移动端的兼容性测试方法及装置 | |
| JP2000207212A (ja) | メソッド呼出し最適化方法，クラス推定方法，メソッド呼出し最適化装置及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |