CN117174578A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117174578A CN117174578A CN202210591003.1A CN202210591003A CN117174578A CN 117174578 A CN117174578 A CN 117174578A CN 202210591003 A CN202210591003 A CN 202210591003A CN 117174578 A CN117174578 A CN 117174578A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- forming
- protective layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 183
- 238000000137 annealing Methods 0.000 claims abstract description 82
- 239000011241 protective layer Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 35
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 abstract description 17
- 230000008025 crystallization Effects 0.000 abstract description 17
- 230000001629 suppression Effects 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical class [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体结构的形成方法及其半导体结构，形成方法包括：提供基底；在所述基底上形成非晶结构的高K介质层；在所述高K介质层上形成保护层；对形成有所述保护层的所述高K介质层进行退火处理。本发明技术方案，对形成所述保护层的所述高K介质层进行退火处理。所述保护层能够在所述退火处理过程中保护所述高K介质层，能够避免非晶结构的所述高K介质层在所述退火处理过程中结晶化，能够有效保持所述高K介质层的非晶结构，有利于保证低频噪声的抑制效果。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高晶体管的特征尺寸也越来越小，为了降低晶体管栅极的寄生电容、提高器件速度，高K栅介质层与金属栅极的栅极结构被引入到晶体管中。
低频噪声(LowFrequencyNoise，LFN)是影响CMOS器件性能的一个基础参数。在鳍式场效应晶体管中，采用具有非晶结构的高K栅介质层的金属栅极结构能够有效抑制低频噪声。
但是现有形成半导体结构的方法，容易出现高K栅介质层结晶化的问题。
发明内容
本发明解决的问题是如何在对高K介质层进行退火的同时，防止其结晶化。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成非晶结构的高K介质层；在所述高K介质层上形成保护层；对形成有所述保护层的所述高K介质层进行退火处理。
可选的，所述保护层的材料为LaO和Al2O3中的至少一种。
可选的，所述保护层的厚度在1nm以下。
可选的，所述高K介质层的材料为HfO2。
可选的，进行退火处理的步骤中，所述退火处理为沉积后退火处理。
可选的，进行退火处理的步骤中，在含氮气氛下进行退火处理。
可选的，所述含氮气氛包括：NH3、N2中的至少一种。
可选的，进行退火处理的步骤中，对形成有所述保护层的所述高K介质层进行退火处理以使所述高K介质层氮化。
可选的，进行退火处理的步骤中，退火温度在700℃以下以避免所述保护层的材料扩散至所述高K介质层。
可选的，进行退火处理的步骤中，退火温度在900℃以上以使所述保护层的材料扩散至所述高K介质层。
可选的，还包括：退火处理之后，去除至少部分所述保护层，以露出退火后的所述高K介质层。
可选的，退火后的所述高K介质层为非晶结构。
可选的，去除至少部分所述保护层的步骤包括：以湿法刻蚀的方法去除至少部分所述保护层。
可选的，还包括：提供基底之后，在所述基底上形成高K介质层之前，在所述基底上形成界面层；形成高K介质层的步骤中，在所述界面层的表面形成所述高K介质层。
相应的，本发明还提供一种半导体结构，所述半导体结构由本发明的半导体结构形成方法形成，包括：基底；高K介质层，所述高K介质层位于所述基底上，所述高K介质层为非晶结构；保护层，所述保护层位于所述高K介质层上；所述保护层和所述高K介质层均经退火处理。
可选的，所述保护层的材料为LaO和Al2O3中的至少一种。
可选的，所述保护层的厚度在1nm以下。
可选的，所述高K介质层的材料为HfO2。
可选的，所述高K介质层为氮化的高K介质层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案中，对形成所述保护层的所述高K介质层进行退火处理。所述保护层能够在所述退火处理过程中保护所述高K介质层，能够避免非晶结构的所述高K介质层在所述退火处理过程中结晶化，能够有效保持所述高K介质层的非晶结构，有利于保证低频噪声的抑制效果。
本发明可选方案中，所述退火处理为沉积后退火。所述退火处理能够有效改善退火后的所述高K介质层的性能，而所述保护层的存在又能够有效避免所述高K介质层的结晶化，从而能够在提供高K栅介质层性能的同时，保证低频噪声抑制效果。
本发明可选方案中，所述退火处理中含氮气氛下进行。所述保护层一方面能够防止高K栅介质层的结晶化，另一方面不会对所述所述高K栅介质层的氮化造成影响，能够有效改善器件性能。
本发明可选方案中，所述退火处理的步骤中，退火温度在700℃以上以避免所述保护层的材料扩散至所述高K介质层；或者退火温度在900℃以上以使所述保护层的材料扩散至所述高K介质层。可以通过退火处理的工艺参数选择以实现所述高K栅介质层掺杂或不掺杂，工艺灵活性强，选择范围广泛。
附图说明
图1至图5是本发明半导体结构的形成方法一实施例各个步骤的结构示意图；
图6是本发明半导体结构的形成方法另一实施例各个步骤的结构示意图。
具体实施方式
由背景技术可知，现有技术中形成半导体结构的方法存在高K栅介质层结晶化的问题。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成非晶结构的高K介质层；在所述高K介质层上形成保护层；对形成有所述保护层的所述高K介质层进行退火处理。
本发明技术方案，对形成所述保护层的所述高K介质层进行退火处理。所述保护层能够在所述退火处理过程中保护所述高K介质层，能够避免非晶结构的所述高K介质层在所述退火处理过程中结晶化，能够有效保持所述高K介质层的非晶结构，有利于保证低频噪声的抑制效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图5，示出了本发明半导体结构形成方法一实施例各个步骤的结构示意图。
参考图1，提供基底100。
所述基底100用以提供工艺操作平台和基础。
本发明一些实施例中，所述基底100的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅；所述基底的材料也可以选自锗、砷化镓或硅锗化合物等其他半导体材料。此外，所述基底还可以是具有外延层或外延层上硅结构。
本发明一些实施例中，所述半导体结构为鳍式场效应晶体管，所述基底100包括：衬底和分立于所述衬底上的的鳍部。本发明其他实施例中，所述半导体结构为平面晶体管。所述基底为平面基底。
参考图1至图2，在所述基底100上形成非晶结构的高K介质层110。
所述高K介质层110用以实现所述半导体结构栅极与沟道之间的电隔离，所述高K介质层110为非晶结构，能够有效抑制低频噪声问题，能有效改善半导体结构的性能。
本发明一些实施例中，所述高K介质层110的材料为HfO2。
本发明一些实施例中，所述高K介质层110的方式形成于所述基底100上的。具体的，所述沉积的方式包括：物理气相沉积、化学气相沉积或者原子层沉积中的至少一种。
本发明一些实施例中，提供基底100之后，在所述基底100上形成高K介质层之前，所述形成方法还包括：在所述基底上形成界面层101；形成高K介质层110的步骤中，在所述界面层101的表面形成所述高K介质层110。
如图1和图2所示，所述界面层101用以为所述高K介质层形成提供良好的基础。因此所述高K栅介质层110的表面与所述界面层101的表面直接接触。
本发明一些实施例中，所述界面层(Interface Layer，IL)101的材料为氧化硅。所述界面层101可以通过沉积或氧化的方式形成于所述基底的表面。
参考图3，在所述高K介质层110上形成保护层120。
所述保护层120用以保护所述高K介质层110，以防止高K介质层110在之后的退火处理中结晶化，从而保证低频噪声的抑制效果。
本发明一些实施例中，所述保护层120的材料为LaO和Al2O3中的至少一种。
本发明一些实施例中，所述保护层120的厚度在1nm范围内。所述保护层120的厚度如果太大，则可能会影响退火效果，而且也存在材料浪费的问题。
本发明一些实施例中，所述保护层120通过沉积的方式形成于所述高K介质层110上。具体的，如图3所示实施例中，所述保护层120通过沉积的方式形成于所述高K介质层110表面，与所述高K介质层110表面相接触。
参考图4，对形成有所述保护层120的所述高K介质层110进行退火处理140。
所述退火处理140用以提高所述高K介质层110的性能。
本发明一些实施例中，进行退火处理140的步骤中，所述退火处理140为沉积后退火(PostDepositionAnneal，PDA)。对所述高K介质层110进行沉积后退火，能够有效去除所述高K介质层110中的缺陷(例如当所述高K介质层的材料为HfO2时，沉积后退火能有效减少氧空位等缺陷)，能够有效改善所述高K介质层110的电学性能、提高其结晶温度；而且所述高K介质层110上形成有所述保护层120，所述保护层120能够有效抑制所述高K介质层110的结晶化，使所述高K介质层110维持非晶结构，从而保证低频噪声的抑制效果。
本发明一些实施例中，进行退火处理140的步骤中，在含氮气氛下进行退火处理140。具体的，一些实施例中，所述含氮气氛包括：NH3、N2中的至少一种。因此，在一些实施例中，进行退火处理140的步骤中，对形成有所述保护层120的所述高K介质层110进行退火处理140以使所述高K介质层110氮化，也就是说，退火后的所述高K介质层110为氮化的高K介质层。
在含氮气氛下进行退火处理140，对所述高K介质层110进行氮化，能进一步减少所述高K介质层110中的缺陷以改善其性能，并具有更宽的工艺窗口，而且所述保护层120的存在并不会对所述高K介质层110的氮化造成影响，还能够避免所述高K介质层110结晶化，使所述高K介质层110维持非晶结构。
具体的，如图4所示实施例中，当所述保护层120的材料为LaO和Al2O3中的至少一种时。所述高K介质层110的材料为HfO2；在NH3气氛下进行退火处理140，能够使所述高K介质层110维持非晶结构的同时，去除所述高K介质层110内的缺陷。
本发明一些实施例中，进行退火处理140的步骤中，退火温度在700℃以下以避免所述保护层120的材料扩散至所述高K介质层110，也就是说，退火处理140之后，所述保护层120和所述高K介质层110之间具有清晰的界面。
本发明另一些实施例中，进行退火处理140的步骤中，退火温度在900℃以上以使所述保护层120的材料扩散至所述高K介质层110，也就是说，退火处理140之后，所述保护层120和所述高K介质层110之间的界面模糊。所述保护层120除了保护所述高K介质层110之外，还能够对所述高K介质层110进行掺杂以调节所形成半导体结构的阈值电压。
参考图5，所述形成方法还包括：退火处理140之后，去除至少部分所述保护层120，以露出退火后的所述高K介质层110。
去除所述保护层120以露出退火后的高K介质层110，从而为后续栅电极的形成提供基础。
由于所述高K介质层120经退火处理140，因此所述高K介质层中的缺陷较少，电学性能较好；而且所述保护层120能够在所述退火处理140的过程中保护所述高K介质层110以抑制其结晶化。因此退火处理140后的所述高K介质层120依旧维持其非晶结构的状态，能够有效保证低频噪声的抑制效果。
本发明一些实施例中，去除至少部分所述保护层120的步骤包括：以湿法刻蚀的方法去除至少部分所述保护层120。如图5所示实施例中，以湿法刻蚀的方式去除所述保护层120，以露出所述高K介质层110的表面；后续在所述高K介质层110上形成栅电极(例如金属栅电极)。
本发明另一些实施例中，去除至少部分所述保护层220的步骤包括：以湿法刻蚀的方式去除部分所述保护层120，露出所述高K介质层110的部分表面。如图6所示实施例中，以湿法刻蚀的方式去除部分所述保护层220，露出所述高K介质层210的部分表面；之后再形成栅电极。
相应的，本发明还提供一种半导体结构。
参考图4，示出了本发明半导体结构一实施例的剖面结果示意图。
所述半导体结构包括：基底100；高K介质层110，所述高K介质层110位于所述基底100上，所述高K介质层110为非晶结构；保护层120，所述保护层120位于所述高K介质层110上；所述保护层120和所述高K介质层110均经退火处理140。
所述半导体结构为本发明的半导体结构的形成方法形成。因此，所述半导体结构的具体技术方案参考前述半导体结构的形成方法的实施例，本发明在此不再赘述。
本发明的一些实施例中，所述保护层120的材料为LaO和Al2O3中的至少一种。
本发明的一些实施例中，所述保护层120的厚度在1nm以下。所述保护层120的厚度如果太大，则可能会影响退火效果，而且也存在材料浪费的问题。
本发明的一些实施例中，所述高K介质层的材料为HfO2。
本发明的一些实施例中，所述高K介质层为氮化的高K介质层，即所述高K介质层110在退火处理140过程中被氮化。对所述高K介质层110进行氮化，能进一步减少所述高K介质层110中的缺陷以改善其性能，并具有更宽的工艺窗口，而且所述保护层120的存在并不会对所述高K介质层110的氮化造成影响，还能够避免所述高K介质层110结晶化，使所述高K介质层110维持非晶结构。
具体的，如图4所示实施例中，当所述保护层120的材料为LaO和Al2O3中的至少一种时。所述高K介质层110的材料为HfO2；在NH3气氛下进行退火处理140，能够使所述高K介质层110维持非晶结构的同时，去除所述高K介质层110内的缺陷。
本发明一些实施例中，所述退火处理140不会使所述保护层120的材料扩散至所述高K介质层110，也就是说，退火处理140之后，所述保护层120和所述高K介质层110之间具有清晰的界面。
本发明另一些实施例中，所述退火处理140能够驱使所述保护层120的材料扩散至所述高K介质层110，也就是说，退火处理140之后，所述保护层120和所述高K介质层110之间的界面模糊。所述保护层120除了保护所述高K介质层110之外，还能够对所述高K介质层110进行掺杂以调节所形成半导体结构的阈值电压。
由于所述高K介质层120经退火处理140，因此所述高K介质层中的缺陷较少，电学性能较好；而且所述保护层120能够在所述退火处理140的过程中保护所述高K介质层110以抑制其结晶化。因此退火处理140后的所述高K介质层120依旧维持其非晶结构的状态，能够有效保证低频噪声的抑制效果。
综上，本发明技术方案中，对形成所述保护层的所述高K介质层进行退火处理。所述保护层能够在所述退火处理过程中保护所述高K介质层，能够避免非晶结构的所述高K介质层在所述退火处理过程中结晶化，能够有效保持所述高K介质层的非晶结构，有利于保证低频噪声的抑制效果。
本发明可选方案中，所述退火处理为沉积后退火。所述退火处理能够有效改善退火后的所述高K介质层的性能，而所述保护层的存在又能够有效避免所述高K介质层的结晶化，从而能够在提供高K栅介质层性能的同时，保证低频噪声抑制效果。
本发明可选方案中，所述退火处理中含氮气氛下进行。所述保护层一方面能够防止高K栅介质层的结晶化，另一方面不会对所述所述高K栅介质层的氮化造成影响，能够有效改善器件性能。
本发明可选方案中，所述退火处理的步骤中，退火温度在700℃以下以避免所述保护层的材料扩散至所述高K介质层；或者退火温度在900℃以上以使所述保护层的材料扩散至所述高K介质层。可以通过退火处理的工艺参数选择以实现所述高K栅介质层掺杂或不掺杂，工艺灵活性强，选择范围广泛。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成非晶结构的高K介质层；
在所述高K介质层上形成保护层；
对形成有所述保护层的所述高K介质层进行退火处理。
2.如权利要求1所述的形成方法，其特征在于，所述保护层的材料为LaO和Al2O3中的至少一种。
3.如权利要求1所述的形成方法，其特征在于，所述保护层的厚度在1nm以下。
4.如权利要求1所述的形成方法，其特征在于，所述高K介质层的材料为HfO2。
5.如权利要求1所述的形成方法，其特征在于，进行退火处理的步骤中，所述退火处理为沉积后退火处理。
6.如权利要求1所述的形成方法，其特征在于，进行退火处理的步骤中，在含氮气氛下进行退火处理。
7.如权利要求6所述的形成方法，其特征在于，所述含氮气氛包括：NH3、N2中的至少一种。
8.如权利要求6所述的形成方法，其特征在于，进行退火处理的步骤中，对形成有所述保护层的所述高K介质层进行退火处理以使所述高K介质层氮化。
9.如权利要求1所述的形成方法，其特征在于，进行退火处理的步骤中，退火温度在700℃以下以避免所述保护层的材料扩散至所述高K介质层。
10.如权利要求1所述的形成方法，其特征在于，进行退火处理的步骤中，退火温度在900℃以上以使所述保护层的材料扩散至所述高K介质层。
11.如权利要求1所述的形成方法，其特征在于，还包括：
退火处理之后，去除至少部分所述保护层，以露出退火后的所述高K介质层。
12.如权利要求1或11所述的形成方法，其特征在于，退火后的所述高K介质层为非晶结构。
13.如权利要求11所述的形成方法，其特征在于，去除至少部分所述保护层的步骤包括：以湿法刻蚀的方法去除至少部分所述保护层。
14.如权利要求1所述的形成方法，其特征在于，还包括：
提供基底之后，在所述基底上形成高K介质层之前，在所述基底上形成界面层；
形成高K介质层的步骤中，在所述界面层的表面形成所述高K介质层。
15.一种半导体结构，其特征在于，所述半导体结构由权利要求1～14中任一项所述的形成方法形成，包括：
基底；
高K介质层，所述高K介质层位于所述基底上，所述高K介质层为非晶结构；
保护层，所述保护层位于所述高K介质层上；
所述保护层和所述高K介质层均经退火处理。
16.如权利要求15所述的半导体结构，其特征在于，所述保护层的材料为LaO和Al2O3中的至少一种。
17.如权利要求15所述的半导体结构，其特征在于，所述保护层的厚度在1nm以下范围内。
18.如权利要求15所述的半导体结构，其特征在于，所述高K介质层的材料为HfO2。
19.如权利要求15所述的半导体结构，其特征在于，所述高K介质层为氮化的高K介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210591003.1A CN117174578A (zh) | 2022-05-27 | 2022-05-27 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210591003.1A CN117174578A (zh) | 2022-05-27 | 2022-05-27 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117174578A true CN117174578A (zh) | 2023-12-05 |
Family
ID=88943705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210591003.1A Pending CN117174578A (zh) | 2022-05-27 | 2022-05-27 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117174578A (zh) |
-
2022
- 2022-05-27 CN CN202210591003.1A patent/CN117174578A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100618815B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
| US20050070123A1 (en) | Method for forming a thin film and method for fabricating a semiconductor device | |
| EP1711959B1 (en) | Transistor with doped gate dielectric and method of manufacturing the same | |
| US20060273412A1 (en) | Method of manufacturing semiconductor device | |
| US7205186B2 (en) | System and method for suppressing oxide formation | |
| US11688812B2 (en) | Semiconductor device with treated interfacial layer on silicon germanium | |
| CN106653605B (zh) | 半导体结构的形成方法 | |
| US20080083956A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| KR101929384B1 (ko) | 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법 | |
| US20180337248A1 (en) | High-K Dielectric and Method of Manufacture | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| JP2005079310A (ja) | 半導体装置及びその製造方法 | |
| US8294201B2 (en) | High-k gate dielectric and method of manufacture | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| CN111211055A (zh) | 半导体结构及其形成方法 | |
| US20050158940A1 (en) | Process of forming high-k gate dielectric layer for metal oxide semiconductor transistor | |
| CN117174578A (zh) | 半导体结构及其形成方法 | |
| US8334220B2 (en) | Method of selectively forming a silicon nitride layer | |
| KR101009350B1 (ko) | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 | |
| JP2004265973A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |