CN117157575A - 电容谐振器调制器 - Google Patents
电容谐振器调制器 Download PDFInfo
- Publication number
- CN117157575A CN117157575A CN202280025627.5A CN202280025627A CN117157575A CN 117157575 A CN117157575 A CN 117157575A CN 202280025627 A CN202280025627 A CN 202280025627A CN 117157575 A CN117157575 A CN 117157575A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- conductive region
- modulator
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims abstract description 121
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 167
- 238000000034 method Methods 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 31
- 239000002178 crystalline material Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005253 cladding Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 6
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 4
- 239000011247 coating layer Substances 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure
- G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
- G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/06—Materials and properties dopant
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/15—Function characteristic involving resonance effects, e.g. resonantly enhanced interaction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
一种用于在光子电路中调制光的谐振器调制器(10)，所述调制器包括：电容器，所述电容器由夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)形成，其中所述外导电区域(101a)或所述内导电区域(101b)中的至少一者是多晶半导体材料。
Description
技术领域
本发明涉及一种电容谐振器调制器和一种制造电容谐振器调制器的方法。
背景技术
高效地调制光以进行数据通信是集成光子学中的关键功能。
由于光可在环形内被延迟或捕获达特定时间，因此经常使用环形(或简称“环”)谐振器调制器。由于光可在环中被延迟或捕获达特定时间，因此环谐振器调制器用于减少由PN结或电容器组成的光子结构的电负载电容。因此，对于相同的光学路径长度，环谐振器有利地具有与线性装置相比减小的占有面积，并且出于相同的原因也降低了调制器的功率消耗。因此，环谐振器调制器在光子电路内用于调制在光子波导电路中传播的光时很重要。
本领域中已知PN结型环谐振器调制器通过改变位于p型掺杂区域与n型掺杂区域之间的耗尽区以便调制带宽来操作。例如，改变PN结调制器上施加的偏置电压会改变耗尽区域的宽度，这继而改变波导材料(例如集成硅)的折射率，并随后通过等离子体色散效应改变谐振波长。
PN结环谐振器的缺点是它们需要应用反向(或逆向)电压偏置电压(例如使用辅助带宽改进电路)以便加宽耗尽区域，从而实现大于5GHz的调制带宽。另一个缺点是PN结很难制造，因为它们需要精确的离子注入来将结准确地设置在光学模式中心区域周围，否则，与设计相比，调制效率将不适合。
与PN结环谐振器调制器相比，在电容器调制器中，仅绝缘体氧化物厚度得到有效“调整”。有利地，电容器调制器的波导/谐振器芯中的掺杂水平不需要高掺杂浓度，因此光的插入损耗相对较小。进一步有利地，为了在不损失太多光的情况下调节电阻，可增加板区域上的掺杂水平。相比之下，为了提高调制效率，PN结环谐振器调制器通常需要在芯波导中有过量的掺杂浓度，这可能会导致激光的插入损耗较大，从而损害调制器的性能。
与PN结型环谐振器调制器相比，电容器型环谐振器调制器(以下称为“电容器环谐振器调制器”)的工作方式不同。电容器环谐振器调制器包括具有由半导体-绝缘体-半导体“三明治”形成的横截面的波导。根据所施加的电势差，自由电荷载流子(例如，电子和空穴)从半导体材料朝向绝缘体层移动。然而，自由电荷载流子不能穿过嵌入波导中心的绝缘体层，因此载流子电荷替代地积聚在两个半导体/绝缘体界面上，从而允许通过载流子变化进行高效光调制。换句话讲，当(例如，根据输入调制信号)在波导上施加电压时，电荷积聚在绝缘层的两侧，从而产生波导折射率的变化，这继而根据调制信号调制传播的光。
在Shin等人(WO2018/029466A1)中已知，电容器环谐振器调制器可通过直接(或完全)蚀刻单晶硅(也称为单晶硅)来形成，然而，单晶硅必须从晶体籽晶层(也称为“硅籽晶”)生长，以便硅晶体从所述籽晶层生长。在Shin等人中还已知，环谐振器可通过以下形成：首先沉积多晶硅或非晶硅层，然后应用结晶步骤(通常通过退火)以便一旦多晶硅层已沉积就使多晶硅层再结晶)。
制造调制器的现有技术方法涉及多个中间制造步骤，这些步骤耗时、成本高且执行起来繁重。通过直接蚀刻单晶硅来制造电容器环谐振器调制器有很多缺点。一个缺点是蚀刻工艺需要非常锋利的蚀刻尖端，所述蚀刻尖端本身生产起来很困难且成本高昂。此外，所制作的电容器环谐振器调制器的尺寸受限于所使用的蚀刻尖端的尺寸，使得电容器槽被限制为宽度不小于20nm。这些调制器尺寸的限制随后限制这些调制器的应用或使用。
正是考虑到这些问题，发明人设计了本发明。
发明内容
因此，本发明旨在通过以下方法来解决上述问题：根据第一方面提供一种用于在光子电路中调制光的谐振器调制器，所述调制器包括：由夹置在外导电层与内导电区域之间的环形绝缘区域形成的电容器，其中外导电区域或内导电区域中的至少一者是多晶半导体材料。
调制器成品包含多晶材料的事实很重要并且违背现有技术(例如Shin等人)的教导。这与现有技术的教导相反。通过使用多晶材料制造装置，可避免任何中间结晶步骤，从而使装置更便宜且更容易制造。发明人已经发现，令人惊讶的是，即使没有这些结晶步骤，也可生产全功能的谐振器调制器。
现在将阐述本发明的任选特征。这些任选特征可单独应用或与本发明的任何方面任意组合应用。
在本发明的一个实施方案中，多晶半导体材料包括多晶硅、Si1-xGex或III-V族半导体材料。
III-V族半导体材料可包括InP或InGaAsP中的一者。
内导电区域可包括多晶内盘并且外导电区域可包括晶体半导体外环。
半导体晶体材料应当被理解为对应于其成分以高度有序的结构排列的材料。这种材料的示例是任何单晶材料，诸如硅或单晶III-V材料。
在另一个实施方案中，外导电区域包括外波导部分和导电外板。
通常，导电外板从环形绝缘区域侧向向外延伸。在一些实施方案中，外板可以是围绕谐振器的圆周延伸的单个环形板。外板可与输入/输出波导的板部分合并。
内导电区域可包括环形内波导部分和环形导电内板。
环形导电内板可在内导电区域的导电材料中限定孔，并且所述孔可延伸到下伏层。
在本发明的另一个实施方案中，内导电区域包括晶体材料内盘上的氧化物材料层，并且外导电区域包括多晶外环。
在一些实施方案中，氧化物材料可以是二氧化硅。
多晶外环可包括环波导部分。
多晶外材料还可包括环形板部分。多晶外环可通过多晶材料的沉积和后续蚀刻来形成。替代地，多晶外环可通过蚀刻并且然后随后沉积多晶材料来形成。
在本发明的另一个实施方案中，氧化物材料层具有环形，从而限定填充有沉积的半导体材料中心孔区域。
可蚀刻内盘和氧化物材料以形成导电内波导和导电内板部分。
调制器可光学耦接到一个或两个或更多个波导。在示例性实施方案中，两个或更多个波导可以是输入波导和输出波导。
在一些实施方案中，波导可包括硅或者硅和二氧化硅。
外导电区域可电耦接到第一对电极并且内导电区域可电耦接到第二对电极。
调制器还可包括被配置来包封绝缘区域、外导电区域和内导电区域的包覆层。
内导电区域还可包括掺杂区域，其中掺杂区域通过第一接触件和第二接触件电耦接到第二对电极，并且其中掺杂区域被配置来响应于施加在第二对电极上的电压而产生热量。
在本发明的另一个实施方案中，掺杂区域包括：掺杂硅、掺杂Si1-xGex、掺杂InP或掺杂InGaAsP。
根据本发明的另一个方面，存在一种制造先前陈述的谐振器调制器的方法，所述方法包括以下步骤：
i)提供衬底，所述衬底包括位于半导体衬底层上的下伏层上的半导体层；
ii)向半导体层上沉积或生长绝缘层，
iii)穿过绝缘层和半导体层蚀刻到下伏层以形成井凹，所述井凹包括内壁和由下伏层形成的基部；
iv)向内壁上沉积或生长绝缘材料以形成环形绝缘区域；
v)向绝缘区域上沉积多晶半导体材料以填充井凹，以及
vi)平坦化步骤，所述平坦化步骤包括去除多晶半导体材料的一部分和绝缘层以形成电容器，所述电容器包括夹置在外导电区域与内导电区域之间的环形绝缘区域，其中内导电区域由多晶半导体材料形成并且外导电区域由晶体材料形成。
有利地，向内壁上沉积或生长绝缘材料以形成环形绝缘区域允许更好地控制环形绝缘区域的厚度，并且更好地控制环形绝缘区域与下伏层形成的角度。通过以这种方式控制厚度和/或角度，可实现调制器效率的优化。
多晶半导体材料可包括多晶硅、Si1-xGex或III-V族半导体材料。
III-V族半导体材料可包括InP或InGaAsP中的一者。
所述方法还可包括：
vii)蚀刻外导电区域以形成外波导部分和导电外板的步骤，并且其中不蚀刻内导电区域以形成导电多晶内盘。
有利地，不蚀刻内导电区域，以便在中心保持较厚的多晶内盘。与蚀刻版本相比，这可更快地降低对注入到电容器中的载流子的电阻。调制器两侧有浅蚀刻板，形状为微盘。进一步有利地，微盘谐振器具有较小的光学损耗和较高的Q因数。
在一个实施方案中，所述方法还包括：
viii)蚀刻内导电区域以形成环形导电内板以及延伸到下伏层的孔的步骤。
所述方法还可包括：
ix)沉积包覆层以包封绝缘区域、外导电区域和内导电区域的步骤，
x)蚀刻穿过包覆层的通孔并暴露导电外板和环形导电内板的表面的步骤。
所述方法还可包括：
xi)将金属层沉积到通孔中的步骤，以及
xii)蚀刻金属层以在每个通孔中形成至少一个电极的步骤。
根据本发明的另一个方面，存在一种制造先前陈述的谐振器调制器的方法，所述方法包括以下步骤：
i)提供衬底，所述衬底包括位于半导体衬底层上的下伏层上的半导体层；
ii)向半导体层上沉积或生长绝缘层，
iii)穿过绝缘层和半导体层蚀刻到下伏层，以形成外沟槽和晶体材料内盘，内盘包括由外沟槽环绕的外壁；
iv)向外壁上沉积或生长绝缘材料以形成环形绝缘区域；
v)向绝缘区域上沉积多晶半导体材料以填充外沟槽并覆盖绝缘层，以及
vi)平坦化步骤，所述平坦化步骤包括去除多晶半导体材料的一部分直到绝缘层的水平以形成电容器，所述电容器包括夹置在外导电区域与内导电区域之间的环形绝缘区域，其中外导电区域由多晶半导体材料形成并且内导电区域由晶体材料形成。
多晶半导体材料可包括多晶硅、Si1-xGex或III-V族半导体材料。
III-V族半导体材料可包括InP或InGaAsP中的一者。
所述方法还可包括蚀刻外导电区域以形成导电外脊形波导和导电外板部分的步骤。
所述方法还可包括蚀刻内导电区域以形成导电内脊形波导和导电内板部分的步骤。
在先前陈述之一的方法步骤iv)之后，所述方法可包括以下步骤：
v)在绝缘层中蚀刻孔，所述孔延伸到内盘，
vi)沉积多晶半导体材料以填充孔并部分地填充外沟槽，
vii)蚀刻掉孔中的多晶半导体材料，以及
viii)平坦化步骤，所述平坦化步骤去除多晶半导体材料直到绝缘层的水平以形成电容器，所述电容器包括夹置在外导电区域与内导电区域之间的环形绝缘区域，其中外导电区域由多晶半导体材料形成并且内导电区域由晶体材料形成。
半导体层可包括硅层，下伏层可包括二氧化硅层或BOX层，并且半导体衬底层可包括硅层，从而共同形成绝缘体上硅(SOI)晶片。在一些实施方案中，先前论述的SOI晶片可以是双层SOI平台。
附图说明
现在将通过示例参考附图描述本发明的实施方案，在附图中：
图1示出根据一个实施方案的谐振器调制器的截面图，其中内导电区域包括多晶内盘，并且外导电区域包括晶体半导体外环。
图2示出根据另一个实施方案的谐振器调制器的截面图，所述谐振器调制器包括外波导部分和导电外板。
图3示出根据另一个实施方案的谐振器调制器的截面图，其中内导电区域包括环形波导部分和环形导体内板。
图4示出根据另一个实施方案的谐振器调制器的截面图，所述谐振器调制器包括位于晶体材料内盘上的氧化物材料层，并且外导电区域包括多晶外环。
图5a示出根据另一个实施方案的谐振器调制器的截面图，其中多晶外环包括环形板部分。
图5b示出根据另一个实施方案的谐振器调制器的截面图，其中氧化物材料层具有环形，从而限定填充有沉积的半导体材料的中心孔区域。
图6示出根据另一个实施方案的谐振器调制器的截面图，其中蚀刻内盘和二氧化硅层以形成导电内波导和导电内板部分。
图7a示出根据一个实施方案的谐振器调制器的平面图。
图7b示出图7a所示的谐振器调制器的截面图。
图8示出根据一个实施方案的谐振器调制器的平面图。
图8b示出图8a所示的谐振器调制器的截面图。
图9示出根据一个实施方案的谐振器调制器的平面图，所述谐振器调制器包括掺杂区域。
图10示出用于制造图1所示的谐振器调制器的方法步骤i)至vi)。
图11示出用于制造具有包覆层的谐振器调制器的实施方案的方法步骤vii)至x)。
图12a示出用于制造具有金属电极的谐振器调制器的实施方案的方法步骤xi)并且图12b示出方法步骤xii)。
图13示出用于制造图4所示的谐振器调制器的方法步骤i)至vi)。
图14示出用于制造图5b所示的谐振器调制器的方法步骤v)至viii)。
具体实施方式
现在将参考附图论述本发明的方面和实施方案。其他方面和实施方案对于本领域技术人员来说将是显而易见的。此文本中提及的所有文档均以引用方式并入本文。
图1是根据一个实施方案的用于在光子电路中调制光的谐振器调制器(10)的横截面视图。调制器(10)包括：电容器，所述电容器由夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)形成。外导电区域(101a)或内导电区(101b)中的至少一者是多晶半导体材料。
谐振器调制器(10)包括主体(200)，所述主体包括半导体层(203)、下伏层(202)和半导体衬底层(201)。调制器(10)的底部表面是最靠近半导体衬底层(201)的表面。调制器(10)的顶部表面是最远离半导体衬底层(201)且最靠近半导体层(203)的表面。这样，主体(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)。
参考图1，环形绝缘区域(102)夹置在外导电区域(101a)与内导电区域(101b)之间、位于调制器(10)的顶部表面处。环形绝缘区域(102)的径向轴线指到图1的页面内外，使得在图1所示的调制器(10)的横截面视图中环形绝缘区域(102)的仅两个区域(标注为“102”)可见。调制器(10)的高度是在远离半导体衬底层(201)、朝向调制器(10)的顶部表面的方向上并且沿着调制器(10)的中心轴线A(轴线为图1中的虚线“A”)测量的。调制器(10)的宽度是在垂直于高度和中心轴线A的方向上测量的。调制器(10)的长度是在垂直于中心轴线A的方向上测量的并且平行于环形绝缘区域(102)的径向轴线的方向。
如图1所示，在调制器(10)的顶部表面处，环形绝缘区域(102)将内导电区域(101b)与外导电区域(101a)隔开。内导电区域(101b)是内盘(160)，并且外导电区域(101a)是外环(104)，使得内盘(160)、环形绝缘区域(102)和外环(104)都共享相同的径向轴线并且在调制器(10)的顶部表面处围绕中心轴线A同心地对准。
在图1所示的实施方案中，内导电区域(101b)由多晶半导体材料形成，并且外导电区域(101a)由半导体晶体材料形成。如技术人员将理解的，半导体晶体材料应当被理解为对应于其成分以高度有序的结构排列的任何半导体材料。这种材料的示例是任何单晶材料，诸如(单晶)硅或单晶III-V材料。这样，调制器(10)包含多晶材料，这违背现有技术(例如Shin等人)的教导。通过制造其中内盘(160)由多晶材料形成的调制器(10)，在调制器制造过程中避免了任何中间结晶步骤，因此产生更便宜且更容易制造的调制器(10)。发明人已发现，与本领域的标准实践相反，诸如例如可在不需要任何结晶或再结晶步骤(诸如退火)的情况下生产全功能谐振器调制器(10)。
这样，内导电区域(101b)包括多晶内盘(160)并且外导电区域(101a)包括晶体半导体外环(104)。在调制器(10)的另一个实施方案中，多晶半导体材料是多晶硅或Si1-xGex，或者是III-V族半导体材料。在又一个实施方案中，III-V族半导体材料包括InP或InGaAsP中的一者。
图2是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图，并且可通过修改图1所示的实施方案来形成。参考图2，在调制器(10)的顶部表面处，环形绝缘区域(102)将内导电区域(101b)与外导电区域(101a)隔开。这样，内盘(160)、环形绝缘区域(102)和外导电区域(101a)都共享相同的径向轴线，并且在调制器(10)的顶部表面处围绕中心轴线A同心地对准。在图2所示的实施方案中，内导电区域(101b)是内盘(160)，而外导电区域(101b)包括外波导部分(105a)和导电外板(105)。外波导部分(105a)位于环形绝缘区域(102)附近，并且同心地环绕内盘(160)和环形绝缘区域(102)两者。外波导部分(105a)的高度等于或大约等于环形绝缘区域(102)的高度。导电外板(105)是外波导部分(105a)的侧向延伸部，使得导电外板在垂直于(且远离)中心轴线A的方向上远离外波导部分(105a)侧向向外延伸。这样，导电外板(105)从环形绝缘区域(102)侧向向外延伸。
导电外板(105)具有阶梯化为低于外波导部分(105a)的高度和环形绝缘区域(102)的高度两者的高度。在一些实施方案中，导电外板(105)是围绕调制器(10)的圆周延伸的单个环形板。在其他实施方案中，导电外板(105)与一个或两个或更多个波导的板部分合并。在示例性实施方案中，两个波导可以是输入波导和输出波导(图2中未示出)。
图3是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图，并且可通过修改图2所示的实施方案来形成。图3所示的实施方案具有先前针对图2所示的实施方案所描述的相同导电外板(105)和相同外波导部分(105a)。在图3所示的实施方案中，内导电区域(101b)包括环形内波导部分(106a)和环形导电内板(106)。内波导部分(106a)位于环形绝缘区域(102)附近，并且由环形绝缘区域(102)同心地环绕。环形内波导部分(106a)的高度等于或大约等于环形绝缘区域(102)的高度。环形导电内板(106)是环形内波导部分(106a)的侧向延伸部，使得环形导电内板在垂直于且朝向中心轴线A的方向上远离环形内波导部分(106a)延伸。环形导电内板(106)具有阶梯化为低于环形内波导部分(106a)的高度和环形绝缘区域(102)的高度两者的高度。参考图3，环形导电内板(106)在内导电区域(101b)的导电材料中限定孔(106b)。孔(106b)延伸到下伏层(202)，并且孔(106a)的侧面由环形导电内板(106)形成。孔(106b)是谐振器调制器(10)的任选特征，使得在另一个实施方案(图3中未示出)中，可不存在位于环形导电内板(106)之间的孔(106b)。
在图1、图2和图3所示的实施方案中，多晶内盘(160)可通过多晶材料的沉积和后续蚀刻来形成。
图4是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图。类似于图1至图3所示的实施方案，图4所示的实施方案中的谐振器调制器(10)包括主体(200)，所述主体包括半导体层(203)、下伏层(202)和半导体衬底层(201)。调制器(10)的底部表面是最靠近半导体衬底层(201)的表面。调制器(10)的顶部表面是最远离半导体衬底层(201)且最靠近半导体层(203)的表面。这样，主体(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)。
参考图4，环形绝缘区域(102)夹置在外导电区域(101a)与内导电区域(101b)之间、位于调制器(10)的顶部表面处。环形绝缘区域(102)的径向轴线指到图4的页面内外，使得在图4所示的调制器(10)的横截面视图中环形绝缘区域(102)的仅两个区域(标注为“102”)可见。调制器(10)的高度是在远离半导体衬底层(201)、朝向调制器(10)的顶部表面并且沿着调制器(10)的中心轴线A(轴线为图4中的虚线“A”)的方向上测量的。调制器(10)的宽度是在垂直于高度和中心轴线A的方向上测量的。调制器(10)的长度是在垂直于中心轴线A的方向上测量的并且平行于环形绝缘区域(102)的径向轴线的方向。
在调制器(10)的顶部表面处，环形绝缘区域(102)将内导电区域(101b)与外导电区域(101a)隔开。在此实施方案中，内导电区域(101b)包括位于晶体材料的内盘(107)上的氧化物材料层(110)，并且外导电区域(101a)包括多晶外环(108)。这样，内盘(107)、环形绝缘区域(102)和外导电区域(101a)都共享相同的径向轴线，并且在调制器(10)的顶部表面处围绕中心轴线A同心地对准。
在图4所示的实施方案中，外导电区域(101a)(而不是图1所示的内导电区域(101b))由多晶半导体材料形成，并且内导电区域(101b)(而不是图1所示的外导电区域(101a))由半导体晶体材料形成。这样，图4所示的实施方案可被认为是图1所示的实施方案的相反情况，因为它具有多晶外环(108)和晶体材料内盘(107)(而不是如图1所示的实施方案中的情况那样具有晶体外环(104)和多晶内盘(160))。
如技术人员将理解的，半导体晶体材料应当被理解为对应于其成分以高度有序的结构排列的任何半导体材料。这种材料的示例是任何单晶材料，诸如(单晶)硅或单晶III-V材料。这样，调制器(10)包含多晶材料，这违背现有技术(例如Shin等人)的教导。通过制造其中外环(108)由多晶材料形成的调制器(10)，在调制器制造过程中避免了任何中间结晶步骤，因此产生更便宜且更容易制造的调制器(10)。发明人已经发现，例如可在不需要任何结晶或再结晶步骤(诸如退火)的情况下生产全功能共振器调制器(10)。
图5a是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图，并且可通过修改图4所示的实施方案来形成。如图4所示的实施方案中的情况，参考图5a，内导电区域(101b)也包括位于晶体材料的内盘(107)上的氧化物材料层(110)，并且外导电区域(101a)也包括多晶外环(108)。在图5a所示的实施方案中，多晶外环(108)包括环波导部分(108a)。环波导部分(108a)位于环形绝缘区域(102)附近，并且同心地环绕内盘(107)和环形绝缘区域(102)两者。环波导部分(108a)的高度等于环形绝缘区域(102)的高度。多晶外环(108)还包括环形板部分(108b)。环形板部分(108b)是环波导部分(108a)的侧向延伸部，使得环形板部分在垂直于(且远离)中心轴线A的方向上远离环波导部分(108a)侧向向外延伸。这样，环形板部分(108b)从环形绝缘区域(102)侧向向外延伸。
图5b是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图，并且可通过修改图4和图5a所示的实施方案来形成。
在图5b所示的实施方案中，氧化物材料层(110)具有环形，限定填充有沉积的半导体材料的中心孔区域(112)。在图4、图5a和图5b所示的实施方案中，多晶外环(108)可通过在外环(108)中沉积并随后蚀刻多晶材料以便形成环波导部分(108a)和环形板部分(108b)来形成。替代地，多晶外环可通过蚀刻然后随后沉积多晶材料来形成。在一个实施方案中，图5b所示的中心孔区域(112)填充有与也形成外环(108)、环波导部分(108a)和环波导部分(108b)的多晶材料相同的半导体材料。
图6是根据本发明的另一个实施方案的谐振器调制器(10)的横截面视图，并且可通过修改图5a和图5b所示的实施方案来形成。
如先前针对图5a和图5b所示的实施方案所述，在图6所示的实施方案中，多晶外环(108)也包括环波导部分(108a)和环形板部分(108b)。在图6所示的实施方案中，内盘(107)和氧化物材料(110)(如图5a和图5b所示的实施方案中所示)本身被蚀刻以形成导电内波导(111a)和导电内板部分(111b)。导电内波导(111a)位于环形绝缘区域(102)附近，并且由环形绝缘区域(102)同心地环绕。导电内波导(111a)在其上保留氧化物材料(110)的未蚀刻部分，并且具有等于环形绝缘区域(102)的高度的(组合)高度。内板部分(111b)是内波导(111a)的侧向延伸部，使得内板部分在垂直于且朝向中心轴线A的方向上远离内波导(111a)延伸。内板部分(111b)具有阶梯化为低于内波导(111a)的高度和环形绝缘区域(102)的高度两者的高度。在一些实施方案中，氧化物材料(110)是二氧化硅。
图7a和图8a均示出当在从调制器(10)上方在沿着中心轴线A且朝向调制器(10)的顶部表面的方向上观察时，谐振器调制器(10)的不同实施方案的平面图。图7b示出图7a所示的谐振器调制器(10)的截面图，并且图8b示出图8a所示的谐振器调制器(10)的截面图。
参考图7a、图7b、图8a和图8b所示的实施方案，调制器(10)光学耦接到一个或两个或更多个波导，诸如输入/输出波导(103)。输入/输出波导(103)也被称为“总线波导”并且可被选择为电容器波导，以便于与环谐振器调制器(10)光耦接，以便受益于从脊形波导到电容器-脊形波导的无损耗模式转换器。其他益处是总线波导与谐振器之间存在波矢量匹配，这允许在紧凑大小的调制器/总线波导区域内进行高效能量交换/耦接，并且还允许总线波导与谐振器之间存在大的耦接间隙。
波导(103)定位成邻近调制器(10)，并且在垂直于中心轴线A且偏离中心轴A的方向上延伸。光被配置来沿着输入/输出波导(103)在两个方向上行进。这样，当参考图7a和图8a时，光被配置来在沿着波导(103)从左到右或者沿着波导(103)从右到左的方向上行进。当参考图7b和图8b时，光被配置来在沿着波导(103)进入页面或者沿着波导(103)离开页面的方向上行进。
在一些实施方案中，波导(103)包括硅(103a)，或者包括硅(103a)、多晶硅(103c)和二氧化硅(103b)。在图7a和图7b所示的实施方案中，波导(103)仅由硅(103a)形成。在图8a和图8b所示的实施方案中，波导(103)由硅(103a)、多晶硅(103c)以及由氧化物材料(优选地二氧化硅)形成的芯(103b)形成。
参考图7a和图8a，外导电区域(101a)电耦接到第一对电极(121a,121b)并且内导电区域(101b)电耦接到第二对电极(122a,122b)。
在使用中，由调制器(10)执行的调制可根据在调制器(10)处通过连接的控制电路或控制处理器(两者在图中均未示出)接收的输入调制信号来实现。当(例如，根据输入调制信号)施加电压信号时，根据所述电压信号分别在第一对电极(121a,121b)和第二对电极(122a,122b)上施加电势差。因此，因为外导电区域(101a)电耦接到第一对电极(121a,121b)，所以电势差也施加到外导电区域，并且因为内导电区域(101b)电耦接到第二对电极(122a,122b)，所以电势差也施加到内导电区域。这种所施加的电势差引起自由电荷载流子(电子)的重新分布，所述自由电荷载流子可包含在外导电区域(101a)和内导电区域(101b)两者中。根据所施加的电势差，自由电荷载流子从外/内导电区域(101a,101b)朝向环形绝缘区域(102)移动。由于自由电荷载流子不能穿过环形绝缘区域(102)(因为环形绝缘区域由电绝缘材料形成)，所以自由电荷载流子积聚在环形绝缘区域的两侧并形成调制器(10)的电容器。这种电荷积聚产生调制器(10)的波导区域的折射率的变化，调制器继而根据调制信号调制传播的光。
参考图7b和图8b，调制器还包括被配置来包封绝缘区域(102)、外导电区域(101a)和内导电区域(101b)的包覆层(113)。包覆层(113)由电绝缘材料形成并且被设计成电隔离环谐振器调制器(10)的不同侧，以便需要电容器的形成和维护。例如，如图7b和图8b所示，包覆层(113)电隔离内导电区域(101b)中相对的板，使得所述相对的板彼此没有电接触，并且使得如前所述在内导电区域(101b)处发生的电荷积聚不会短路或丢失。
图9示出当从调制器(10)上方在沿着中心轴线A(未标出)且朝向调制器(10)的顶部表面的方向上观察时，谐振器调制器(10)的不同实施方案的平面图。在此实施方案中，内导电区域(101b)包括掺杂区域(700)，其中掺杂区域(700)通过第一接触件(800a)和第二接触件(800b)由第二对电极(122a,122b)所提供的电压供电。
参考图9，掺杂区域(700)被配置来响应于施加在第一接触件(800a)和第二接触件(800b)上的电压而产生热量。掺杂区域(700)实际上是电阻器，当在其上施加电压时所述电阻器可产生热量，并且所述电阻器有时在本领域中被称为“加热器”或“掺杂半导体加热器”。掺杂区域(700)与跟第二对电极(122a,122b)连接的内掺杂区域通过掺杂区域与内掺杂区域之间的未掺杂半导体隔离。掺杂区域(700)中的掺杂物削弱自由电荷载流子的流动，使得自由电荷载流子的电能转化为热能，从而产生热量。这种热量产生有助于根据所施加的电压来调制或控制调制器(10)的谐振光学波长。掺杂区域(700)由电绝缘且热绝缘的包覆层(103)包封，从而有利地减少由于较高的热波长失谐而导致的来自掺杂区域(700)的任何热耗散。
在本发明的其他实施方案中，掺杂区域(700)包括：掺杂硅、掺杂Si1-xGex、掺杂InP或掺杂InGaAsP。如技术人员将理解的，在图9所示的实施方案的另选实施方案中，外导电区域(101a)可包括掺杂区域(700)，其中掺杂区域(700)通过第一接触件(800a)和第二接触件(800b)电耦接到第一对电极(121a,121b)，并且其中掺杂区域(700)被配置来响应于施加在第一对电极(121a、121b)上的电压而产生热量。掺杂区域(700)可通过离子束注入到外导电区(101a)或内导电区(101b)或两者中来形成。掺杂可在材料沉积期间以及在化学气相沉积(CVD)工具中形成。
图10中示出用于制造图1所示的调制器(10)的实施方案的方法步骤。参考图10，制造方法包括以下步骤：
(i)使用本领域已知的技术提供衬底(200)，衬底(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)。
(ii)使用本领域已知的技术向半导体层(203)上沉积或生长绝缘层(204)。
(iii)使用标准蚀刻技术穿过绝缘层(204)和半导体层(203)蚀刻到下伏层(202)以形成井凹(210)，所述井凹(210)包括内壁(210a,210b)和由下伏层(202)形成的基部(210c)。
(iv)使用本领域已知的沉积或生长技术向内壁(210a,210b)上沉积或生长绝缘材料以形成环形绝缘区域(102)。
(v)使用本领域已知的技术将多晶半导体材料(220)沉积到绝缘区域(102)上以填充井凹(210)。
(vi)平坦化步骤，所述平坦化步骤包括去除多晶半导体材料(220)和绝缘层(204)的一部分以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)，其中内导电区域(101b)由多晶半导体材料(220)形成并且外导电区域(101a)由晶体材料形成。
在一个实施方案中，上面提及的平坦化步骤(vi)(以及也如图10所示)将在顶部上留下一些残留的多晶半导体材料(220)。有利地，向内壁(210a,210b)上沉积或生长绝缘材料以形成环形绝缘区域(102)(即在方法步骤(iv)中)允许更好地控制环形绝缘区域(102)的厚度，并且更好地控制环形绝缘区域与下伏层(202)形成的角度。通过以这种方式控制厚度和/或角度，可实现调制器效率的优化。
在本方法的一个实施方案中，多晶半导体材料(220)包括IV族半导体材料多晶硅Si1-xGex或III-V族半导体材料。在另一个实施方案中，III-V族半导体材料包括InP或InGaAsP中的一种。
图11的步骤(vii)中示出用于制造图2所示的调制器(10)的实施方案的进一步方法步骤。参考图11，此进一步方法步骤包括：
(vii)蚀刻外导电区域(101a)以形成外波导部分(105a)和导电外板(105)的步骤，并且其中不蚀刻内导电区域(101b)以形成导电多晶内盘(160)。
有利地，不蚀刻内导电区域(101b)，以便在中心保持较厚的多晶内盘(160)。与蚀刻版本相比，这可更快地降低对注入到电容器中的载流子的电阻。调制器两侧有浅蚀刻板，形状为微盘。进一步有利地，微盘谐振器具有较小的光学损耗和较高的Q因数。
图11的步骤(viii)中示出用于制造图3所示的调制器(10)的实施方案的进一步方法步骤。参考图11，此进一步方法步骤包括：
(viii)蚀刻内导电区域(101b)以形成环形导电内板(106)以及延伸到下伏层(202)的孔(106a)的步骤。
在一个示例中，蚀刻内导电区域(101b)的步骤是通过化学蚀刻来执行的。蚀刻可以是各向异性湿蚀刻或干蚀刻，这可导致调制器(10)具有垂直侧壁或以一定角度倾斜的侧壁。有利地，成角度的侧壁可确保光学模式被限制在绝缘区域(102)周围。
图11中的步骤ix)和步骤x)中示出用于制造调制器(10)的另一个实施方案的进一步方法步骤。参考图11，这些进一步方法步骤包括：
(ix)沉积包覆层(113)以包封绝缘区域(102)、外导电区域(101a)和内导电区域(101b)的步骤，以及
(x)蚀刻穿过包覆层(113)的通孔(400)并暴露导电外板(105)和环形导电内板(106)的表面的步骤。
图12a的步骤(ix)和图12b的步骤(x)中示出用于制造调制器(10)的另一个实施方案的进一步方法步骤。参考图12a和图12b，这些进一步方法步骤还包括：
(xi)将金属层(500)沉积到通孔(400)中的步骤，以及
(xii)蚀刻金属层(500)以在每个通孔(400)中形成至少一个电极(500a,500b,500c,500d)的步骤。
在示例性实施方案中，方法步骤(xii)中使用的金属(500)可以是铝(Al)和/或铜(Cu)。
图13中示出用于制造图4所示的调制器(10)的实施方案的方法步骤。参考图13，制造方法包括以下步骤：
(i)提供衬底(200)，所述衬底(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)；
(ii)向半导体层(203)上沉积或生长绝缘层(204)，
(iii)穿过绝缘层(204)和半导体层(203)蚀刻到下伏层(202)，以形成外沟槽(310)和晶体材料内盘(107)，内盘(107)包括由外沟槽(310)环绕的外壁(211a,211b)；
(iv)向外壁(211a,211b)上沉积或生长绝缘材料以形成环形绝缘区域(102)；
(v)向绝缘区域(102)上沉积多晶半导体材料(220)以填充外沟槽(310)并覆盖绝缘层(204)，以及
(vi)平坦化步骤，所述平坦化步骤包括去除多晶半导体材料(220)的一部分直到绝缘层(204)的水平以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)，其中外导电区域(101a)由多晶半导体材料(220)形成并且内导电区域(101b)由晶体材料形成。
沉积、蚀刻、生长和平坦化步骤可使用技术人员已知的标准技术。任选地，在步骤(iv)中，可向与环形绝缘区域(102)相对的侧壁上沉积/生长另一个绝缘层(102b)，如图13所示。进一步任选地，此绝缘层(102b)可选择性地去除(如图13中的步骤(v)所示)，或者保留在这些侧壁上。
在其他实施方案中，上面提及的平坦化步骤(vi)(也在图13中示出)将在晶体层的顶部上留下一些残余绝缘层。这样，平坦化步骤可能不完全去除薄绝缘体层，如图13和图14所示。因此，图1至图3所示的实施方案可具有薄绝缘体层。
如前所论述，图13所示的这种制造方法可被认为是图10所示的制造方法的反相。这是因为这种制造方法形成如图4中的实施方案所示的具有多晶外环(108)和晶体材料内盘(107)的调制器(10)(与如图1所示的实施方案中的情况的具有晶体外环(104)和多晶内盘(160)的调制器相反)。
在图13所示的方法的实施方案中，多晶半导体材料(220)包括多晶硅或Si1-xGex或III-V族半导体材料。在另一个实施方案中，III-V族半导体材料包括InP或InGaAsP中的一种。
用于制造图5a所示的调制器(10)的实施方案的进一步方法步骤还包括以下方法步骤：蚀刻外导电区域(101a)以形成导电外脊形波导(108a)和导电外板部分(108b)。
用于制造图6所示的调制器(10)的实施方案的进一步方法步骤还包括以下方法步骤：蚀刻内导电区域(101b)以形成导电内脊形波导(111a)和导电内板部分(111b)。
图14中示出用于制造图5b所示的调制器(10)的实施方案的方法步骤。参考图14，制造方法包括以下步骤，这些步骤在先前论述的如图13所示的方法步骤(iv)之后执行：
(v)在绝缘层(204)中蚀刻孔(300)，所述孔(300)延伸到内盘(107)，
(vi)沉积多晶半导体材料(220)以填充孔(300)并部分地填充外沟槽(310)，
(vii)蚀刻掉孔(300)中的多晶半导体材料(220)，以及
(viii)平坦化步骤，所述平坦化步骤去除多晶半导体材料(220)直到绝缘层(204)的水平以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)，其中外导电区域(101a)由多晶半导体材料(220)形成并且内导电区域(101b)由晶体材料形成。
在其他实施方案中，上面提及的平坦化步骤(vi)(也在图13中示出)将在晶体层的顶部上的顶部绝缘层上留下一些残余多晶半导体材料(220)。
上面提及的方法步骤(vii)和(viii)可用于制造两种不同的调制器设计。这样，上面提及的步骤(viii)可以是可用于开发其中内盘(107)上方的多晶硅被平坦化的调制器的任选步骤。
在示例性实施方案中，沉积多晶半导体材料(220)以填充孔(300)并部分地填充外沟槽(310)的上面提及的方法步骤(vi)(也在图14中示出)通过多晶材料的薄层沉积(220)来执行。在此方法的另一个实施方案中，多晶半导体材料(220)是通过薄膜或薄层沉积来沉积的多晶硅。
在先前描述的方法中的任何方法中，半导体层(203)可包括硅层，下伏层(202)可包括二氧化硅层或BOX层，并且半导体衬底层(200)可包括硅层，从而共同形成绝缘体上硅(SOI)晶片。与所有先前提及的方法中使用的多晶半导体材料(220)相反，在一个实施方案中，属于衬底(200)的半导体层(203)是单晶(晶体)硅层，此单晶(晶体)硅层在先前论述的制造方法中被蚀刻或不被蚀刻以形成：
●图1所示的调制器(10)中的外环(104)
●图2和图3所示的调制器(10)中的外波导部分(105a)和导电外板(105)
●图4、图5a、图5b所示的调制器(10)中的内盘(107)，以及
●图6所示的调制器(10)中的导电内波导(111a)和导电内板部分(111b)
在本发明的示例性实施方案中，夹置在外导电区域与内导电区域之间的绝缘区域的宽度可为60nm或更小，例如8nm或更小，甚至在一些情况下为2nm或更小，或1nm或更小。
各个层和部分的示例性尺寸是：半导体衬底层的深度为约600μm，下伏层的深度为约0.75μm至5μm，并且半导体层的深度为约0.2μm至0.6μm。此上下文中的术语“深度”是指所描绘的垂直方向，即，堆叠方向上的层厚度。根据最终装置的特定要求，可替代地使用各个层的其他深度。
虽然已结合上述示例性实施方案描述了本发明，但本领域中的技术人员在考量本公开时将明白诸多等效修改和变化。因此，上文阐述的本发明的示例性实施方案被视为说明性的而非限制性的。在不背离本发明的精神和范围的情况下，可对所描述的实施方案作出各种改变。上文提到的所有参考文献均通过引用并入本文。
Claims (29)
1.一种用于在光子电路中调制光的谐振器调制器(10)，所述调制器(10)包括：
电容器，所述电容器由夹置在外导电区域(101a)与内导电区域(101b)之间的环形绝缘区域(102)形成，其中所述外导电区域(101a)或所述内导电区域(101b)中的至少一者是多晶半导体材料。
2.如权利要求1所述的谐振器；其中所述多晶半导体材料包括多晶硅、Si1-xGex或III-V族半导体材料。
3.如权利要求2所述的谐振器，其中所述III-V族半导体材料包括InP或InGaAsP中的一者。
4.如权利要求1至3中任一项所述的谐振器调制器；其中所述内导电区域(101b)包括多晶内盘(160)并且所述外导电区域(101a)包括晶体半导体外环(104)。
5.如前述权利要求中任一项所述的谐振器调制器；其中所述外导电区域(101b)包括外波导部分(105a)和导电外板(105)。
6.如前述权利要求中任一项所述的谐振器调制器；其中所述内导电区域(101b)包括环形内波导部分(106a)和环形导电内板(106)。
7.如权利要求1至3中任一项所述的谐振器调制器；其中所述内导电区域(101b)包括位于晶体材料内盘(107)上的氧化物材料层(110)，并且所述外导电区域(101a)包括多晶外环(108)。
8.如权利要求7所述的谐振器调制器；其中所述多晶外环(108)包括环波导部分(108a)。
9.如权利要求8所述的谐振器调制器；其中所述氧化物材料层(110)具有环形，从而限定填充有沉积的半导体材料的中心孔区域(112)。
10.如权利要求8或权利要求9所述的谐振器调制器；其中蚀刻所述内盘(107)和所述氧化物材料(110)以形成导电内波导(111a)和导电内板部分(111b)。
11.如前述权利要求中任一项所述的谐振器调制器；其中所述调制器光学耦接到一个或两个或更多个波导(103)。
12.如前述权利要求中任一项所述的谐振器调制器；其中所述外导电区域(101a)电耦接到第一对电极(121a,121b)并且所述内导电区域(101b)电耦接到第二对电极(122a,122b)。
13.如前述权利要求中任一项所述的谐振器调制器；其中所述调制器还包括被配置来包封所述绝缘区域(102)、所述外导电区域(101a)和所述内导电区域(101b)的包覆层(113)。
14.如权利要求12或权利要求13所述的谐振器调制器；其中所述内导电区域(101b)还包括掺杂区域(700)，其中所述掺杂区域(700)通过第一接触件(800a)和第二接触件(800b)电耦接，并且其中所述掺杂区域(700)被配置来响应于施加在所述第二对电极(122a,122b)上的电压而产生热量。
15.如权利要求14所述的谐振器调制器；其中所述掺杂区域(700)包括：掺杂硅、掺杂Si1-xGex、掺杂InP或掺杂InGaAsP。
16.一种制造如权利要求1所述的谐振器调制器(10)的方法，所述方法包括以下步骤：
(i)提供衬底(200)，所述衬底(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)；
(ii)向所述半导体层(203)上沉积或生长绝缘层(204)，
(iii)穿过所述绝缘层(204)和所述半导体层(203)蚀刻到所述下伏层(202)以形成井凹(210)，所述井凹(210)包括内壁(210a,210b)和由所述下伏层(202)形成的基部(210c)；
(iv)向所述内壁(210a,210b)上沉积或生长绝缘材料以形成环形绝缘区域(102)；
(v)向所述绝缘区域(102)上沉积多晶半导体材料(220)以填充所述井凹(210)，以及
(vi)平坦化步骤，所述平坦化步骤包括去除所述多晶半导体材料(220)的一部分和所述绝缘层(204)以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的所述环形绝缘区域(102)，其中所述内导电区域(101b)由所述多晶半导体材料(220)形成并且所述外导电区域(101a)由所述晶体材料形成。
17.如权利要求16所述的方法；其中所述多晶半导体材料(220)包括多晶硅、Si1-xGex或III-V族半导体材料。
18.如权利要求17所述的方法；其中所述III-V族半导体材料包括InP或InGaAsP中的一者。
19.如权利要求16至18中任一项所述的方法，其中所述方法还包括：
(vii)蚀刻所述外导电区域(101a)以形成外波导部分(105a)和导电外板(105)的步骤，并且其中不蚀刻所述内导电区域(101b)以形成导电多晶内盘(160)。
20.如权利要求16至19所述的方法，其中所述方法还包括：
(viii)蚀刻所述内导电区域(101b)以形成环形导电内板(106)以及延伸到所述下伏层(202)的孔(106a)的步骤。
21.如权利要求16至20所述的方法，其中所述方法还包括：
(ix)沉积包覆层(113)以包封所述绝缘区域(102)、所述外导电区域(101a)和所述内导电区域(101b)的步骤，以及
(x)蚀刻穿过所述包覆层(113)的通孔(400)并暴露所述导电外板(105)和所述环形导电内板(106)的表面的步骤。
22.如权利要求21所述的方法，其中所述方法还包括：
(xi)将金属层(500)沉积到所述通孔(400)中的步骤，以及
(xii)蚀刻所述金属层(500)以在每个通孔(400)中形成至少一个电极(500a,500b,500c,500d)的步骤。
23.一种制造如权利要求1所述的谐振器调制器(10)的方法，所述方法包括以下步骤：
(i)提供衬底(200)，所述衬底(200)包括位于半导体衬底层(201)上的下伏层(202)上的半导体层(203)；
(ii)向所述半导体层(203)上沉积或生长绝缘层(204)，
(iii)穿过所述绝缘层(204)和所述半导体层(203)蚀刻到所述下伏层(202)，以形成外沟槽(310)和晶体材料内盘(107)，所述内盘(107)包括由所述外沟槽(310)环绕的外壁(211a,211b)；
(iv)向所述外壁(211a,211b)上沉积或生长绝缘材料以形成环形绝缘区域(102)；
(v)向所述绝缘区域(102)上沉积多晶半导体材料(220)以填充所述外沟槽(310)并覆盖所述绝缘层(204)，以及
(vi)平坦化步骤，所述平坦化步骤包括去除所述多晶半导体材料(220)的一部分直到所述绝缘层(204)的水平以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的所述环形绝缘区域(102)，其中所述外导电区域(101a)由所述多晶半导体材料(220)形成并且所述内导电区域(101b)由所述晶体材料形成。
24.如权利要求23所述的方法；其中所述多晶半导体材料(220)包括多晶硅、Si1-xGex或III-V族半导体材料。
25.如权利要求24所述的方法；其中所述III-V族半导体材料包括InP或InGaAsP中的一者。
26.如权利要求23至25所述的方法；其中所述方法还包括蚀刻所述外导电区域(101a)以形成导电外脊形波导(108a)和导电外板部分(108b)的步骤。
27.如权利要求25至26所述的方法；其中所述方法还包括蚀刻所述内导电区域(101b)以形成导电内脊形波导(111a)和导电内板部分(111b)的步骤。
28.如权利要求25至27所述的方法；其中在如权利要求23所述的方法步骤iv)之后，所述方法包括以下步骤：
(v)在所述绝缘层(204)中蚀刻孔(300)，所述孔(300)延伸到所述内盘(107)，
(vi)沉积所述多晶半导体材料(220)以填充所述孔(300)并部分地填充所述外沟槽(310)，
(vii)蚀刻掉所述孔(300)中的所述多晶半导体材料(220)，以及
(viii)平坦化步骤，所述平坦化步骤去除所述多晶半导体材料(220)直到所述绝缘层(204)的水平以形成电容器，所述电容器包括夹置在外导电区域(101a)与内导电区域(101b)之间的所述环形绝缘区域(102)，其中所述外导电区域(101a)由所述多晶半导体材料(220)形成并且所述内导电区域(101b)由所述晶体材料形成。
29.如权利要求16至28所述的方法，其中：所述半导体层(203)包括硅层，所述下伏层(202)包括二氧化硅层或BOX层，并且所述半导体衬底层(200)包括硅层，从而共同形成绝缘体上硅(SOI)晶片。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2101277.8A GB2603178A (en) | 2021-01-29 | 2021-01-29 | A capacitor resonator modulator |
| GB2101277.8 | 2021-01-29 | ||
| PCT/EP2022/052141 WO2022162198A1 (en) | 2021-01-29 | 2022-01-28 | A capacitor resonator modulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117157575A true CN117157575A (zh) | 2023-12-01 |
Family
ID=74865345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280025627.5A Pending CN117157575A (zh) | 2021-01-29 | 2022-01-28 | 电容谐振器调制器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11874540B2 (zh) |
| EP (1) | EP4285185A1 (zh) |
| CN (1) | CN117157575A (zh) |
| GB (1) | GB2603178A (zh) |
| WO (1) | WO2022162198A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2603178A (en) * | 2021-01-29 | 2022-08-03 | Univ Southampton | A capacitor resonator modulator |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764850B2 (en) | 2008-01-25 | 2010-07-27 | Hewlett-Packard Development Company, L.P. | Optical modulator including electrically controlled ring resonator |
| US20090297094A1 (en) | 2008-03-05 | 2009-12-03 | University Of Washington | All-optical modulation and sdwitching with patterned optically absorbing polymers |
| US8805130B2 (en) * | 2010-03-16 | 2014-08-12 | Cornell University | Semiconductor high-speed integrated electro-optic devices and methods |
| CN105518519B (zh) * | 2013-06-12 | 2020-03-27 | 麻省理工学院 | 标准制造工艺的光调制器 |
| FR3010196B1 (fr) * | 2013-09-02 | 2015-09-18 | Commissariat Energie Atomique | Dispositif de generation d'une modulation d'un signal optique |
| US9142698B1 (en) * | 2014-04-14 | 2015-09-22 | Oracle International Corporation | Integrated electro-absorption modulator |
| US10088414B2 (en) * | 2014-05-07 | 2018-10-02 | Cornell University | On-chip integrated gas sensor based on photonic sensing |
| WO2016073995A1 (en) * | 2014-11-07 | 2016-05-12 | Cornell University | Electro-optic modulator using cavity-coupled bus waveguide |
| US9733498B2 (en) * | 2015-10-09 | 2017-08-15 | Oracle International Corporation | Disk resonator based on a composite structure |
| GB201613791D0 (en) * | 2016-08-11 | 2016-09-28 | Univ Southampton | Optical structure and method of fabricating an optical structure |
| US11101620B2 (en) * | 2018-08-16 | 2021-08-24 | Ramot At Tel-Aviv University Ltd. | Response shaping by multiple injection in a ring-type structure |
| US10509244B1 (en) * | 2018-12-11 | 2019-12-17 | Globalfoundries Inc. | Optical switches and routers operated by phase-changing materials controlled by heaters |
| US11454832B2 (en) * | 2020-12-28 | 2022-09-27 | Trustees Of Boston University | MOSCAP ring resonator optical modulator |
| GB2603178A (en) * | 2021-01-29 | 2022-08-03 | Univ Southampton | A capacitor resonator modulator |
| US20230296956A1 (en) * | 2021-12-08 | 2023-09-21 | The Trustees Of Columbia University In The City Of New York | Ultra-compact phase modulators based on index and loss modulation in ring resonator cavities |
| US12013568B2 (en) * | 2022-03-15 | 2024-06-18 | Hewlett Packard Enterprise Development Lp | Hybrid metal oxide semiconductor capacitor with enhanced phase tuning |
| US20220221743A1 (en) * | 2022-04-01 | 2022-07-14 | Intel Corporation | Technologies for termination for microring modulators |
-
2021
- 2021-01-29 GB GB2101277.8A patent/GB2603178A/en not_active Withdrawn
-
2022
- 2022-01-28 WO PCT/EP2022/052141 patent/WO2022162198A1/en unknown
- 2022-01-28 CN CN202280025627.5A patent/CN117157575A/zh active Pending
- 2022-01-28 US US17/587,679 patent/US11874540B2/en active Active
- 2022-01-28 EP EP22705735.3A patent/EP4285185A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4285185A1 (en) | 2023-12-06 |
| GB202101277D0 (en) | 2021-03-17 |
| US11874540B2 (en) | 2024-01-16 |
| GB2603178A (en) | 2022-08-03 |
| WO2022162198A1 (en) | 2022-08-04 |
| US20220244580A1 (en) | 2022-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10359652B2 (en) | Integrated electro-optic modulator | |
| JP6564877B2 (ja) | 垂直ｐｎシリコン変調器 | |
| US10216059B2 (en) | Waveguide modulator structures | |
| US10928659B2 (en) | Optoelectronic device | |
| US10401656B2 (en) | Optoelectronic device | |
| JP5969811B2 (ja) | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 | |
| CN110325900B (zh) | 波导光电器件 | |
| CN109564362B (zh) | 光电装置 | |
| US11251326B2 (en) | Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide | |
| US10985524B1 (en) | High-power hybrid silicon-photonics laser | |
| US10921616B2 (en) | Optoelectronic device | |
| CN110945412A (zh) | 光电子器件及其制造方法 | |
| CN114730045B (zh) | 制造光电子部件的方法 | |
| US11256113B2 (en) | Optical structure and method of fabricating an optical structure | |
| CN110088916B (zh) | 雪崩光电二极管结构 | |
| US10795084B2 (en) | Grating with plurality of layers | |
| CN116349018A (zh) | 具有光敏本征区的二极管 | |
| CN117157575A (zh) | 电容谐振器调制器 | |
| CN110045520B (zh) | 电光相位调制器 | |
| US11556043B2 (en) | Monolithic III-V-on-silicon opto-electronic phase modulator with a ridge waveguide | |
| US20230318263A1 (en) | Optoelectronic device comprising a iii-v semiconductor membrane laser source forming a lateral p-i-n junction | |
| CN110945413B (zh) | 光学调制器以及制作光学调制器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |