CN117156846A - 用于三维存储器阵列的存储器单元电容器结构 - Google Patents

Abstract

本申请涉及用于三维存储器阵列的存储器单元电容器结构。一种存储器装置可包含存储器阵列，所述存储器阵列包含多个存储器单元层级，所述多个存储器单元层级各自通过相应电介质层与另一层级分离。在所述存储器阵列的第一层级的存储器单元可包含沟道部分和可用于存储所述存储器单元的逻辑状态的电容器。所述电容器的第一部分可位于所述沟道部分和与所述存储器单元耦合的电压源之间。所述电容器的第二部分可在所述存储器阵列的所述第一层级与第二层级之间的电介质层中的腔中。所述电容器的所述第二部分可位于所述沟道部分与在所述第二层级与第二存储器单元的沟道部分耦合的字线之间。

Description

用于三维存储器阵列的存储器单元电容器结构

交叉引用

本专利申请主张2022年6月1日提交的NING等人的名称为“用于三维存储器阵列的存储器单元电容器结构(MEMORY CELL CAPACITOR STRUCTURES FOR THREE-DIMENSIONALMEMORY ARRAYS)”的第17/830,145号美国专利申请的优先权，所述美国专利申请转让给本受让人，并且以引用的方式明确并入本文中。

技术领域

技术领域涉及用于三维存储器阵列的存储器单元电容器结构。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可以支持多于两种状态，所述状态中的任一种可以被存储。为了存取所存储信息，组件可读取(例如，感测、检测、检索、识别、确定、评估)存储器装置中的所存储状态。为了存储信息，组件可在存储器装置中写入(例如，编程、设置、指派)状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术、“或非”(NOR)和“与非”(NAND)存储器装置等。可在易失性配置或非易失性配置方面描述存储器单元。以非易失性配置而配置的存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持所存储逻辑状态。以易失性配置而配置的存储器单元可能会在与外部电源断开连接时失去所存储状态。

发明内容

描述了一种设备。所述设备可包含：数字线，其延伸穿过存储器阵列的多个层级，其中所述数字线在所述多个层级中的每个层级与所述存储器阵列的相应存储器单元耦合；以及第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包括：沟道部分，其与所述数字线耦合；和电容器，其与所述沟道部分耦合且可用于存储所述第一存储器单元的逻辑状态，其中所述电容器的一部分延伸到所述多个层级中的所述第一层级与第二层级之间的电介质层中，并且所述电容器的所述部分位于所述沟道部分与在所述第二层级与第二存储器单元的第二沟道部分耦合的字线之间。

描述了一种设备。所述设备可包含：存储器阵列的多个层级，所述存储器阵列的每个层级通过相应电介质层与所述存储器阵列的另一层级分离；以及第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包括可用于将所述第一存储器单元的电容器耦合到数字线的沟道部分，其中，所述电容器的第一部分在所述第一层级位于所述沟道部分和与所述第一存储器单元耦合的电压源之间，并且所述电容器的第二部分在所述多个层级中的所述第一层级与第二层级之间的所述电介质层中的腔中。

描述了一种方法。所述方法可包含：从衬底上方的层堆叠去除第一材料以在所述层堆叠中形成第一多个腔，所述层堆叠包括所述第一材料和第二材料的层以及第一电介质材料的层，其中所述第二材料用于所述第一材料和所述第二材料的所述层中的相应层处的存储器单元的沟道部分；蚀刻所述第一电介质材料的一部分以在所述层堆叠中形成第二多个腔，其中所述第一多个腔中的腔延伸到所述第一材料和所述第二材料的所述层中第一距离，并且所述第二多个腔中的腔延伸到所述第一电介质材料中大于所述第一距离的第二距离；以及在所述第一多个腔和所述第二多个腔中沉积第一导电材料、第二电介质材料和第二导电材料以形成相应电容器，所述相应电容器与相应存储器单元的相应沟道部分耦合且用于存储所述相应存储器单元的逻辑状态。

附图说明

图1说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的系统的实例。

图2说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的存储器裸片的实例。

图3A、3B和3C说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的制造过程的操作的实例。

图4说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的布局的实例。

图5展示说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的一或多种方法的流程图。

具体实施方式

存储器装置可包含一或多个存储器单元阵列和形成于衬底上方以用于操作和存取存储器单元的支撑电路系统。举例来说，存储器装置可包含具有多个存储器单元层级的一或多个存储器阵列，其中层级可指衬底上方且平行于衬底(例如，在水平方向上)的平面。在一些实例中，存储器阵列的存储器单元可包含可用于存储存储器单元的逻辑状态的电容器。存储器单元还可包含沟道部分(例如，开关组件、单元选择组件、一或多个晶体管)，所述沟道部分可用于将电容器与数字线耦合，使得可写入或读取逻辑状态(以及其它操作)。缩放存储器单元以减小其大小可支持存储器装置内的增加的单元密度，进而增加存储器装置的相对于其大小的存储容量，以及其它益处。然而，在一些情况下，缩放存储器单元可包含减小电容器的一或多个尺寸，使得电容器无法恰当地存储和维持存储器单元的逻辑状态。举例来说，电容器的电容可基于尺寸缩放而减小，使得电容不足以充分支持存储器单元的恰当操作。结果，在一些不同实例中，存储器单元缩放及因此存储器装置缩放可能受限制。

根据本文中所描述的实例，存储器装置可包含具有电容器的存储器单元，所述电容器支持存储器单元缩放，同时支持用于恰当存储器单元功能(例如，逻辑状态存储)的可操作电容。举例来说，在存储器阵列的第一层级的存储器单元可包含沟道部分和用于存储存储器单元的逻辑状态的电容器。电容器的第一部分可例如位于沟道部分和与存储器单元耦合的电压源之间。电容器的第二部分可例如在例如存储器阵列的第一层级与第二层级之间的电介质层中的腔中。举例来说，电容器的第二部分可延伸到电介质层中，并且电容器的第二部分可位于沟道部分与在第二层级与第二存储器单元的沟道部分耦合的字线之间。

通过使电容器的第二部分延伸到电介质层中，可缩放存储器单元，同时支持恰当的存储器单元功能。举例来说，电容器的第一部分在例如平行于存储器阵列所位于的衬底的第一方向上的长度可减小(例如，基于某一其它长度减小，从大致300纳米(nm)减小到大致100nm)，这可减小在第一方向上的存储器单元间距，以及其它益处。电容器的第二部分可补偿与在减小电容器的第一部分在第一方向上的长度时相关联的电容器的电容的减小。举例来说，通过在电介质层中的腔中(例如，代替在沟道部分与电压源之间)形成电容器的第二部分，可减小沟道部分与电压源之间的电容器的长度，同时仍具有足够电容来支持恰当的存储器单元功能。因此，存储器单元可更好地缩放，进而增加存储器装置的存储器单元密度，以及其它益处。

首先在如参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。参考图3A-3C和4在制造操作和布局的上下文中描述本公开的特征。本公开的这些和其它特征通过参考如参考图5所描述的涉及用于三维存储器阵列的存储器单元电容器结构的流程图进一步说明和描述。

图1说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆，或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、因特网连接装置、车辆控制器等的方面。存储器装置110可为可用于存储用于系统100的一或多个其它组件的数据的系统100的组件。

系统100的部分可为主机装置105的实例。主机装置105可为使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、联网装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置内的过程的装置内的处理器(例如，电路系统、处理电路系统、处理组件)的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机(例如，主机装置105)。

存储器装置110可为可用于提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多者：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因子、主机装置105与存储器装置110之间的时钟信令和同步、时序惯例，或其它功能。

存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110(例如，作为主机装置105的辅助类型装置操作、作为主机装置105的从属类型装置操作)可响应并执行主机装置105通过外部存储器控制器120提供的命令。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多者。主机装置105的组件可使用总线135彼此耦合。

处理器125可用于针对系统100或主机装置105提供功能性(例如，控制功能性)。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可为包含用作固件的BIOS的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各个组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的指令(例如，程序、软件)。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的容量(例如，所要容量、指定容量)。每个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)，及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个组、一或多个平铺块、一或多个区段)，其中每个存储器单元可用于存储一或多个数据位。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。

装置存储器控制器155可包含可用于控制存储器装置110的操作的组件(例如，电路系统、逻辑)。装置存储器控制器155可包含使得存储器装置110能够执行各种操作且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可用于控制存储器裸片160的操作的组件(例如，电路、逻辑)。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。因此，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165，或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含：用于(例如，从外部存储器控制器120)接收信号的接收器，用于(例如，向外部存储器控制器120)传输信号的传输器，用于解码或解调所接收信号的解码器，用于编码或调制待发送信号的编码器，或可操作以用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它组件。

外部存储器控制器120可用于实现系统100的组件之间(例如，主机装置105的组件，例如处理器125和存储器装置110之间)的信息(例如，数据、命令或两者)的通信。外部存储器控制器120可处理(例如，转换、变换)在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或者系统100或主机装置105的其它组件，或本文中所描述的其功能，可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或者系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可为在主机装置105与存储器装置110之间载送信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径(例如，传输媒体、导体)。信号路径可为用于载送信号的导电路径的实例。举例来说，信道115可与主机装置105处的第一端子(例如，包含一或多个引脚，包含一或多个衬垫)和存储器装置110处的第二端子相关联。端子可为系统100的装置的导电输入或输出点的实例，并且端子可用于充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，信令可使用单数据速率(SDR)信令或双数据速率(DDR)信令通过信道115传送。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟循环登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。

存储器裸片160可为二维存储器单元阵列的实例，或可为三维存储器单元阵列的实例。在一些实例中，二维存储器裸片160可包含单个存储器阵列170。在一些实例中，三维存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧邻彼此定位(例如，相对于衬底)。在一些实例中，三维存储器裸片160中的存储器阵列170可称为或以其它方式包含不同组(例如，叠组、层级、层、裸片)。三维存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。在一些三维存储器裸片160中，不同层级可共享共同存取线，使得一些层级可共享字线、数字线或板线中的一或多者。

根据本文中所描述的实例，包含于三维存储器裸片160中的存储器单元可包含电容器结构，所述电容器结构支持存储器单元缩放，同时支持存储器单元对逻辑状态的恰当存储。举例来说，三维存储器裸片160可包含位于堆叠式存储器阵列170的层级之间的相应电介质层。为了支持存储器单元缩放和逻辑状态存储，在第一层级的存储器单元可包含电容器，所述电容器具有延伸到第一层级与第二层级之间的电介质层中的部分。举例来说，存储器单元的电容器可包含在第一层级位于存储器单元的沟道部分(例如，开关组件、一或多个晶体管)与电压源(例如，与存储器单元耦合的板线)之间的第一部分。电容器还可包含位于第一层级与第二层级之间的电介质层中的腔中的第二部分。存储器单元的此类电容器结构可至少在例如平行于三维存储器裸片160的衬底的第一方向上实现存储器单元间距减小。因此，可支持三维存储器裸片160中存储器单元的密度增加，进而增加三维存储器裸片160的存储容量，以及其它益处。

图2说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可为可编程的以存储不同逻辑状态(例如，编程为一组两个或更多个可能的状态中的一个状态)。举例来说，存储器单元205可用于每次存储一位信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储多于一位信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。

在一些实例中，存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235(例如，单元选择组件)。电容器230可为电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可为单元板参考电压，例如Vpl，或可为接地，例如Vss。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210和数字线215)。存取线可为与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解的情况下互换。存储器单元205可定位在字线210与数字线215的相交点处。

可通过激活例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可存取其相交点处的单个存储器单元205。呈二维或三维配置的字线210和数字线215的相交点可称为存储器单元205的地址。激活字线210或数字线215可包含将电压施加到相应线。

可通过行解码器220或列解码器225或其组合来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址，且基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址，且可基于所接收列地址激活数字线215。

可通过使用字线210激活或撤销激活开关组件235来实现选择或撤销选择存储器单元205。电容器230可使用开关组件235与数字线215耦合。举例来说，当撤销激活开关组件235时，电容器230可与数字线215隔离，并且当激活开关组件235时，电容器230可与数字线215耦合。

字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极耦合，且可用于控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点耦合，并且存储器单元205可不包含开关组件。

数字线215可为将存储器单元205与感测组件245耦合的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可用于将存储器单元205的电容器230与数字线215耦合或隔离。在一些架构中，存储器单元205可与数字线215耦合。

感测组件245可用于检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储状态而确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，并且可向包含存储器裸片200的存储器装置(例如，存储器装置110)的另一组件指示检测到的逻辑状态。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260并置。本地存储器控制器260可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)变换为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作而将数据从存储器裸片200传送到主机(例如，主机装置105)。本地存储器控制器260可生成行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成并控制在存储器裸片200的操作期间使用的各种信号(例如，电压、电流)。一般来说，本文中所论述的所施加电压或电流的振幅、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。

本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器260响应于(例如，来自主机装置105的)各种存取命令而执行或以其它方式进行协调。本地存储器控制器260可用于执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可编程为存储所要状态(例如，逻辑状态、充电状态)。本地存储器控制器260可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将信号(例如，写入脉冲、写入电压)施加到数字线215，以将具体状态(例如，电荷)存储在存储器单元205的电容器230中。用作写入操作的部分的信号可在一持续时间内包含一或多个电压电平。

本地存储器控制器260可用以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可评估(例如，读取、确定、识别)存储器裸片200的存储器单元205中存储的状态(例如，逻辑状态、电荷状态)。本地存储器控制器260可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号(例如，电荷、电压)传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，且将从存储器单元205接收的信号与参考(例如，参考250)进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。

在一些实例中，存储器裸片200可为三维存储器裸片的实例，其包含根据相对于衬底的层级堆叠的存储器单元205的多个阵列。在一些实例中，相应电介质层可位于每个层级之间以将相应层级彼此分离。为了支持存储器单元205的缩放同时支持存储器单元205对逻辑状态的存储，存储器单元205可包含电容器230，其具有延伸到两个层级之间的电介质层中的部分。举例来说，存储器单元205的电容器230在第一层级可包含在第一层级位于存储器单元205的开关组件235与电压源240之间的第一部分。电容器230还可包含位于第一层级与第二层级之间的电介质层中的腔中的第二部分。在一些实例中，第二部分可延伸到电介质层中，使得第二部分位于开关组件235与在第二层级与存储器单元205的开关组件235耦合的字线210之间。存储器单元205的此类电容器结构可至少在平行于存储器裸片200的衬底的第一方向上实现存储器单元间距减小。因此，可支持存储器裸片200中存储器单元205的密度增加，进而增加存储器裸片200的存储容量，以及其它益处。

图3A到3C说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的操作的实例。举例来说，图3A到3C可说明用于构造布局300的各方面的一系列制造操作的各方面，所述布局可为存储器装置的一部分(例如，存储器装置110的一部分、存储器裸片200的一部分)。图3A到3C的每个视图可参考x方向、y方向和z方向来描述，如所说明。制造操作说明布局300的各种横截面图。举例来说，制造操作说明在穿过布局300的xz平面中的布局300的横截面图。尽管布局300说明某些相对尺寸和数量的各种特征的实例，但布局300的各方面可根据本文所公开的实例用其它相对尺寸或数量的此类特征来实施。

参考图3A到3C所说明和描述的操作可由制造系统执行，所述制造系统例如被配置成执行例如沉积或粘合等增材操作、例如蚀刻、挖沟、平坦化或抛光等减材操作和例如掩模、光刻或对准等支持操作以及支持所描述技术的其它操作的半导体构造系统。在一些实例中，由此类制造系统执行的操作可由如本文所描述的过程控制器或其组件支持。

图3A说明在第一组一或多个制造操作之后的布局300-a的一部分。第一组制造操作可包含在衬底305上方形成各种结构和材料。衬底305可为半导体晶片或在上方形成(例如，沉积)层堆叠的其它衬底。层堆叠可包含电介质材料的层以及材料311和沟道材料315的层。举例来说，层堆叠可包含电介质材料310、电介质材料312和电介质材料313的层。在一些实例中，电介质材料312和313的层可为单一电介质材料的层。在一些实例中，电介质材料312和313的层可构成包含电介质材料312和313的电介质层的子层。在一些实例中，材料311和沟道材料315的层可形成为使得材料311和沟道材料315的层位于电介质材料310的层与电介质材料312的层之间。层堆叠可包含多个层集合，其中层集合可包含电介质材料310的层、材料311和沟道材料315的层、电介质材料312的层和电介质材料313的层。

在布局300-a的实例中，层堆叠在衬底上方可包含：第一层集合，其包含电介质材料310-a、材料311-a、沟道材料315-a、电介质材料312-a和电介质材料313-a；以及第二层集合，其包含电介质材料310-b、材料311-b、沟道材料315-b、电介质材料312-b和电介质材料313-b。尽管层堆叠说明为具有两个层集合，但根据本文所公开的实例的层堆叠可包含任何数量的层集合(例如，数十个层集合、数百个层等)。

在一些实例中，第一组制造操作可包含去除(例如，蚀刻)电介质材料310与电介质材料312之间的牺牲层(例如，氮化物材料)，且在基于去除牺牲层而形成的空隙中形成(例如，沉积)沟道材料315。举例来说，材料311可为牺牲材料的实例，并且第一组制造操作可包含蚀刻材料311的一部分且在基于蚀刻材料311的部分而形成的腔中形成沟道材料315。在一些实例中，第一组制造操作可包含穿过层堆叠蚀刻腔335。在一些情况下，沟道材料315在层堆叠的相应层处的形成可基于蚀刻腔335。举例来说，可使用腔335沉积沟道材料315-a和沟道材料315-b。

沟道材料315可用于待形成于沟道材料315的层处的存储器单元的沟道部分。在一些实例中，沟道材料315可包含用于形成存储器单元的单元选择组件(例如，开关组件235)的一或多种材料。电介质材料可在待形成的存储器阵列的层级之间提供电隔离。举例来说，沟道材料315的层可对应于存储器阵列的相应层级。

第一组制造操作还可包含形成数字线320和数字线延伸部330以用于将数字线320与相应沟道材料315耦合的操作。举例来说，第一组制造操作可包含穿过层堆叠蚀刻腔且沉积一或多种导电材料以形成数字线320和数字线延伸部330。举例来说，数字线延伸部330-a可由导电材料形成为与沟道材料315-a耦合，并且数字线延伸部330-b可由导电材料形成为与沟道材料315-b耦合。数字线320可在正交于衬底305的方向上(例如，沿着z方向)延伸穿过层堆叠，且可使用相应数字线延伸部330与相应沟道材料315耦合。在一些实例中，沟道材料315在层堆叠的相应层处的形成可基于蚀刻用于形成数字线320和数字线延伸部330的腔。举例来说，可使用用于形成数字线320和数字线延伸部330的腔来沉积沟道材料315-a和沟道材料315-b。

第一组制造操作还可包含支持形成字线325的操作。举例来说，第一组制造操作可包含沉积导电材料以形成与沟道材料315-a耦合的字线325-a和与沟道材料315-b耦合的字线325-b。字线325可在平行于衬底且沿着y方向的方向上延伸。举例来说，字线325-a可沿着y方向延伸且与相应沟道材料315耦合，所述相应沟道材料沿着y方向且在沟道材料315-a的层级形成。字线325可形成于电介质材料310的层处(例如，层内)。

尽管结构和材料说明为与衬底305直接接触地沉积，但在一些其它实例中，布局300-a可包含所述结构和材料与衬底305之间的其它材料或组件，例如互连或路由电路系统(例如，存取线)、控制电路系统(例如，晶体管、本地存储器控制器的各方面、解码器、多路复用器)，或其它结构和材料(例如，已根据如本文所公开的实例处理的其它结构和材料)，可包含所述结构和材料与衬底305之间的各种导体、半导体或电介质材料。举例来说，布局300-a可包含衬底305与结构和材料之间的包含薄膜晶体管(TFT)的层，等等。在一些实例中，衬底305自身可包含此类互连或路由电路系统。

图3B说明在第二组一或多个制造操作之后的布局300-b的一部分。第二组制造操作可包含根据本文所公开的实例的支持形成用于存储器单元的电容器的另外操作(例如，凹槽蚀刻操作)。举例来说，第二组制造操作可包含去除(例如，蚀刻)材料311的每个层处的材料311和沟道材料315以在层堆叠中形成一组腔340。举例来说，第二组制造操作可包含材料311-a的第一蚀刻以形成腔340-a，且包含材料311-b的第一蚀刻以形成腔340-b。

第二组制造操作还可包含去除(例如，蚀刻)电介质材料312和313的一部分以形成一组腔345。举例来说，第二组制造操作可包含对电介质材料312-a的一部分和电介质材料312-b的一部分的第二蚀刻，以及对电介质材料313-a的一部分和电介质材料313-b的一部分的第三蚀刻。第二蚀刻和第三蚀刻可形成腔345-a，其中电介质材料312-a和313-a的部分被去除；以及腔345-b，其中电介质材料312-b和313-b的部分被去除。

腔340可延伸到材料311和沟道材料315的层中(例如，且延伸到电介质材料312中)第一距离a(例如，从腔335)，并且腔345可延伸到电介质材料313中第二距离(例如，从腔335)。第一距离和第二距离可为沿着x方向的距离(例如，沿着x方向平行于衬底305的距离)。第二距离可大于第一距离。也就是说，腔345可进一步延伸到电介质材料313中，而腔340延伸到材料311和沟道材料315的层中。换句话说，沿着x方向去除的电介质材料313的一部分可大于沿着x方向的材料311。在一些实例中，基于第一蚀刻的第一持续时间小于第三蚀刻的第二持续时间，第二距离可大于第一距离。举例来说，第二组制造操作可包含在第一持续时间内执行材料311的第一蚀刻，且在第二持续时间内执行电介质材料313的第三蚀刻。基于在比第一蚀刻长的持续时间内执行第三蚀刻，第二距离可大于第一距离。

在一些实例中，基于用于执行第一蚀刻的操作，第二距离可大于第一距离。例如，第二组制造操作可包含植入操作，其中用一或多种材料植入材料311以形成新材料。对材料311-a和材料311-b的第一蚀刻可包含蚀刻新材料以形成腔340-a和腔340-b。第一蚀刻可为蚀刻新材料同时留下沟道材料315的蚀刻。可植入材料311以使得新材料延伸第一距离。因此，基于材料311植入第一距离，第二距离可大于第一距离。

在一些实例中，腔345可延伸到电介质材料310中，使得腔345位于第一层处的沟道材料315与第二层处的字线325之间。举例来说，腔345-a可延伸到电介质材料313-a中，使得腔345-a在沟道材料315-a与字线325-b之间。

图3C说明第三组一或多个制造操作之后的布局300-c的一部分。第三组制造操作可包含根据本文所公开的实例的支持形成用于存储器单元的电容器的另外操作(例如，沉积操作)。举例来说，第三组制造操作可包含在腔340和腔345中形成(例如，沉积)导电材料355、电介质材料360和导电材料365。导电材料355、电介质材料360和导电材料365的形成可形成与相应存储器单元的相应沟道部分耦合的相应电容器350。

举例来说，第三组制造操作可包含在腔340-a和腔345-a中沉积导电材料355-a，且在腔340-b和腔345-b中沉积导电材料355-b(例如，作为同一沉积程序的部分)。导电材料355-a可形成电容器350-a的第一导电板，并且导电材料355-b可形成电容器350-b的第一导电板。在一些实例中，导电材料355-a可与沟道材料315-a接触，并且导电材料355-b可与沟道材料315-b接触。在一些实例中，导电材料355可通过中间材料(未展示)与相应沟道材料315分离。

第三组制造操作可包含在腔340-a和腔345-a中沉积电介质材料360-a，且在腔340-b和腔345-b中沉积电介质材料360-b(例如，作为同一沉积程序的部分)。举例来说，导电材料355的沉积可不填充腔340和腔345的全部，并且电介质材料360可沉积在导电材料355的沉积之后保留的腔340和腔345的一部分中。电介质材料360-a可在电容器350-a的导电板之间形成电介质，并且电介质材料360-b可在电容器350-b的导电板之间形成电介质。在一些实例中，电介质材料360可与导电材料355接触。

第三组制造操作可包含在腔340-a和腔345-a中沉积导电材料365-a，以及在腔340-b和腔345-b中沉积导电材料365-b(例如，作为同一沉积程序的部分)。举例来说，电介质材料360的沉积可不填满腔340和腔345的剩余部分，并且导电材料365可沉积在电介质材料360的沉积之后保留的腔340和腔345的一部分(例如，腔340和腔345的剩余部分)中。因此，导电材料355、电介质材料360和导电材料365中的每一者可延伸到腔340和腔345中。另外，基于第二距离大于第一距离，导电材料355、电介质材料360和导电材料365可延伸到腔345中比延伸到腔340中更远。导电材料365-a可形成电容器350-a的第二导电板，并且导电材料365-b可形成电容器350-b的第二导电板。在一些实例中，导电材料365可与电介质材料360接触。导电材料355、电介质材料360和导电材料365可沉积在腔340和腔345中，使得导电材料355与导电材料365隔离(例如，物理隔离、电隔离)。也就是说，电介质材料360可将导电材料355与导电材料365分离。在一些实例中，导电材料355和导电材料365可为相同的导电材料。在一些实例中，导电材料355和导电材料365可为不同的导电材料。

第三组制造操作还可包含在腔335中沉积导电材料370。导电材料370可形成单元板(例如，板线)，以用于耦合电容器350与电压源，例如参考图2所描述的电压源240(例如，例如Vpl的单元板参考电压、例如Vss的接地电压源)。在一些实例中，导电材料365和导电材料370可为相同的导电材料。在一些实例中，导电材料365和导电材料370可为不同的导电材料。

电容器350-a可用于存储包含沟道材料315-a和电容器350-a的第一存储器单元的逻辑状态，并且电容器350-b可用于存储包含沟道材料315-b和电容器350-b的第二存储器单元的逻辑状态。第一存储器单元可为根据制造操作形成的在存储器阵列的第一层级的存储器单元，并且第二存储器单元可为在存储器阵列的第二层级的存储器单元。举例来说，可根据制造操作沿着x方向和y方向(例如，在xy平面中)形成额外存储器单元，以形成存储器阵列的相应存储器单元层级。

基于根据制造操作形成存储器单元，可增加存储器阵列的单元密度。例如，电容器350可包含位于沟道材料315与导电材料370(例如，单元板)之间的第一部分。电容器350还可包含位于腔345中的第二部分。也就是说，电容器350的第二部分可延伸到电介质材料310中，使得电容器350既位于存储器阵列的层级又位于存储器阵列的相应电平之间的电介质层内。通过在电介质材料310中形成电容器350的第二部分，可以减小电容器350的第一部分的长度，使得可以减小在x方向上的存储器单元间距。举例来说，电容器350的第一部分沿着x方向的长度的减小可与电容器350的电容的减小相关联。在电介质材料310中形成电容器350的第二部分可补偿电容的减小，例如，通过增加电容器350的大小以增加电容器350的电容。因此，可减小电容器350的第一部分沿着x方向的长度，同时支持逻辑状态存储。这可减小沿着x方向的存储器单元间距(例如，和字线325的间距)，进而增加存储器阵列的单元密度，以及其它益处。

图4说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的布局400的实例。布局400可为用于实施参考图3A到3C所描述的布局300的各方面的实例。举例来说，布局400可为根据参考图3A到3C所描述的制造操作而形成的存储器装置的一部分的实例。可参考x方向(例如，行方向)、y方向(例如，列方向)和z方向(例如，层级方向)来描述布局400的各方面。

布局400包含可支持用于三维存储器阵列内的存储器单元(例如，存储器单元205)的电容器结构的实例架构。布局400说明在布局400的xz平面中的布局400的横截面图。

布局400可包含衬底405，其可为如参考图3A所描述的衬底305的实例。布局400还可包含电介质材料410、412和413，其可分别为参考图3A到3C所描述的电介质材料310、312和313的实例。举例来说，电介质材料410、412、413可沿着z方向位于存储器阵列的层级之间且与所述层级分离(例如，物理分离、电分离)。存储器阵列的层级可各自包含相应存储器单元，所述相应存储器单元包含相应沟道部分415和电容器435。举例来说，布局400包含在存储器阵列的第一层级的第一存储器单元和在存储器阵列的第二层级的第二存储器单元。第一存储器单元可包含与电容器435-a耦合的沟道部分415-a，并且第二存储器单元可包含与电容器435-b耦合的沟道部分415-b。沟道部分415可由沟道材料315形成，并且电容器435可分别由导电材料355、电介质材料360和导电材料365形成，如参考图3A到3C所描述。电容器435可为参考图3C所描述的电容器350的实例。

布局400可包含用以支持存取存储器单元的存取电路系统。举例来说，布局400可包含数字线420，所述数字线可为参考图2到3C所描述的数字线215或数字线320的实例。数字线420可沿着z方向延伸穿过存储器阵列的层级，且可在每个层级与存储器单元耦合。举例来说，数字线420可使用数字线延伸部430-a与第一存储器单元的沟道部分415-a耦合，且可使用数字线延伸部430-b与第二存储器单元的沟道部分415-b耦合。数字线延伸部430可为参考3A所描述的数字线延伸部330的实例。

布局400还可包含字线425，其可为参考图2到3C所描述的字线210或字线325的实例。布局400可包含在存储器阵列的每个层级(例如，形成于电介质材料410的层内)的字线425，所述字线沿着y方向在相应层级与存储器阵列的一或多个存储器单元耦合。举例来说，布局400可包含与第一存储器单元的沟道部分415-a耦合的字线425-a和与第二存储器单元的沟道部分415-b耦合的字线425-b。

布局400还可包含单元板450，其可为参考图2所描述的板线的实例，或可由参考图3C所描述的导电材料370形成。单元板450可沿着z方向延伸穿过存储器阵列的层级，且可在每个层级与存储器单元耦合。举例来说，单元板450可与第一存储器单元的电容器435-a耦合，且可与第二存储器单元的电容器435-b耦合。单元板450可为或耦合有电压源，例如参考图2所描述的电压源240。在一些实例中，电压源可为被配置成将电容器435的端子或导电板接地(例如，将端子偏置到接地电压)的接地电压源。在一些实例中，电压源可将电容器435的端子偏置到某一其它电压，例如Vpl。

布局400可支持基于施加到存取电路系统的电压来存取存储器单元。举例来说，可基于施加到数字线420、字线425-a、单元板450或其组合的相应电压将逻辑状态写入到第一存储器单元的电容器435-a或从所述电容器读取逻辑状态(例如，如参考图2所描述)。

电容器435可包含位于沟道部分415与单元板450之间的部分440，以及延伸到电介质材料412的层和电介质材料413的层中的部分445。举例来说，电容器435-a可包含位于存储器阵列的第一层级且在沟道部分415-a与单元板450之间的部分440。电容器435-a还可包含延伸到位于第一层级与第二层级之间的电介质材料412和电介质材料413中的部分445。部分445可在平行于衬底405且沿着x方向的第一方向上延伸到电介质材料412和413中，且可在正交于衬底405(例如，沿着z方向)的第二方向上延伸到电介质材料412和413中。部分440可位于腔340中，并且部分445可位于参考图3B和3C所描述的腔345中。

通过包含部分440和部分445，电容器435-a的横截面形状可为梯级状结构，其包含对应于部分445的延伸到电介质材料413中的第一阶梯和对应于部分440和部分445的延伸到电介质材料412中的第二阶梯。应注意，为了清楚起见，电容器435的横截面形状(例如，和布局400的其它结构)被描绘为实例横截面形状。举例来说，梯级的第一阶梯和第二阶梯被描绘为矩形形状，然而，电容器435-a可形成为使得第一阶梯和第二阶梯为不均匀的、具有圆形边缘、为椭圆形形状，或为斜坡形状，以及其它横截面形状。

部分445可位于沟道部分415-a与字线425-b之间。举例来说，部分445可沿着x方向延伸到电介质材料413中，使得部分445位于沟道部分415-a与字线425-b之间。基于部分445位于沟道部分415-a与字线425-b之间，电容器435-a可用于屏蔽沟道部分415-a免受由字线425-b引起的干扰。举例来说，将字线425-b偏置到一电压可能引起对沟道部分415-a的干扰。也就是说，在字线425-b与沟道部分415-a之间可能存在相对弱耦合(例如，电容耦合)，使得施加到字线425-b的电压可能干扰沟道部分415-a(例如，使施加到字线425-b的电压的一部分施加到沟道部分415-a)。此类干扰可能增加沟道部分415-a所经历的噪声，所述噪声可能不利地影响对第一存储器单元执行的存取操作(例如，减小所述存取操作的准确性)。

电容器435-a可用作沟道部分415-a与字线425-b之间的屏蔽(例如，接地屏蔽)以基于部分445减少干扰。举例来说，电容器435-a的电容可大于字线425-b与沟道部分415-a之间的弱电容耦合。在一些实例中，单元板450可为将电容器435-a(例如，电容器435-a的端子)偏置到接地的接地电压源，这可使得电容器435-a能够基于电容器435-a的电容大于弱电容耦合且部分445物理上位于字线425-b与沟道部分415-a之间而阻挡或吸收干扰。

存储器单元可至少部分地基于电容器435包含部分440和部分445而缩放。举例来说，通过包含部分445，可减小电容器435-a的部分440的长度455。举例来说，长度455可对应于部分440沿着x方向的长度。减小长度455可与减小电容器435-a的电容相关联。通过在电介质材料412和413中包含(例如，形成)部分445，可增加电容器435-a的电容，使得可补偿与减小长度455相关联的电容减小。因此，可减小存储器单元间距和字线425的间距，这可增加单元密度和存储容量。

在一些实例中，可减小部分440的长度455，使得所述长度小于沟道部分415-a沿着x方向的长度460。举例来说，沟道部分415-a的长度460可为大致180nm(例如，或某一其它nm长度)，并且部分440的长度455可为大致100nm(例如，或小于长度460的某一其它nm长度)。在一些实例中，例如基于从单元板450延伸到沟道部分415-a与字线425-b之间，部分445沿着x方向的长度490可大于长度460。基于减小长度455，可减小存储器单元沿着x方向的总长度，进而减小存储器单元间距。

在一些实例中，部分445可通过电介质材料410、412和413的相应部分与沟道部分415-a、字线425-b和数字线420分离。举例来说，电介质材料412的一部分可位于部分445与沟道部分415-a之间。在一些实例中，电介质材料412的所述部分可位于部分445与数字线延伸部430-a之间。举例来说，部分445可延伸到电介质材料413中，使得所述部分沿着x方向朝向数字线420(例如，负x方向)延伸超出沟道部分415-a。替代地，部分445可延伸到电介质材料413中，使得沟道部分415-a沿着x方向朝向数字线420延伸超出部分445。电介质材料410的一部分可位于部分445与字线425-b之间。电介质材料413的一部分可位于部分445与数字线420之间。

部分电介质材料412沿着z方向的长度465(例如，电介质材料412的厚度)和电介质材料410的所述部分沿着z方向的长度470(例如，电介质材料410的所述部分的厚度)可在第一nm范围内，例如在几nm(例如，2nm、3nm等)与数十纳米(例如，20nm、30nm等)之间的范围内。在一些实例中，长度465和长度470可为沿着z方向的相同nm长度。在一些实例中，长度465和长度470可为沿z方向的在第一nm范围内的不同nm长度。电介质材料413的部分沿着x方向的长度475(例如，电介质材料413的宽度)可基于部分445沿着x方向延伸到电介质材料413中的程度。举例来说，部分445所位于的电介质材料413的腔(例如，腔345)的距离越小，长度475就越大。

在一些实例中，基于延伸到电介质材料412和413中，电容器435的高度可大于对应沟道部分415的高度。举例来说，电容器435-b沿着z方向的高度480可对应于电容器435-b的部分440和电容器435-b的部分445沿着z方向的长度。因此，电容器435-b的高度480可大于沟道部分415-b的高度485(例如，沟道部分415-b沿着z方向的长度)。

在一些实例中，可基于部分445可用于屏蔽沟道部分415免受由字线425引起的干扰而减小字线425沿着z方向的间距，这可支持布局400的进一步缩放。举例来说，在第一层级的沟道部分415与在第二层级的字线425之间的较厚电介质材料可减少沟道部分415与字线425之间的电容耦合，进而减少由字线425引起的干扰。因此，通过包含部分445以屏蔽沟道部分415免受字线425影响，可减小电介质材料412的部分的长度465、电介质材料410的部分的长度470或这两者。

因此，通过形成具有延伸到存储器阵列层级之间的电介质层中的电容器结构的存储器单元，可增加单元密度，可增加存储容量，并且可减少字线对沟道部分的干扰。

图5展示说明根据本文所公开的实例的支持用于三维存储器阵列的存储器单元电容器结构的一或多种方法500的流程图。方法500的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行指令集以控制制造系统的一或多个功能元件来执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的各方面。

在505，所述方法可包含从衬底上方的层堆叠去除第一材料以在层堆叠中形成第一多个腔，层堆叠包含第一材料和第二材料的层以及第一电介质材料的层，其中第二材料用于第一材料和第二材料的层中的相应层处的存储器单元的沟道部分。可根据本文所公开的实例执行505的操作。

在510，所述方法可包含蚀刻第一电介质材料的一部分以在层堆叠中形成第二多个腔，其中第一多个腔中的腔延伸到第一材料和第二材料的层中第一距离，并且第二多个腔中的腔延伸到第一电介质材料中大于第一距离的第二距离。可根据本文所公开的实例执行510的操作。

在515，所述方法可包含在第一多个腔和第二多个腔中沉积第一导电材料、第二电介质材料和第二导电材料以形成相应电容器，所述相应电容器与相应存储器单元的相应沟道部分耦合且用于存储相应存储器单元的逻辑状态。可根据本文所公开的实例执行515的操作。

在一些实例中，如本文所描述的设备(例如，制造系统)可执行一或多种方法，例如方法500。所述设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、装置或指令(例如，存储可由一或多个控制器执行以控制制造系统的一或多个功能元件的指令的非暂时性计算机可读媒体)，或其任何组合：

方面1：一种方法或设备包含用于以下各者的操作、特征、电路系统、逻辑、装置或指令，或其任何组合：从衬底上方的层堆叠去除第一材料以在所述层堆叠中形成第一多个腔，所述层堆叠包含所述第一材料和第二材料的层以及第一电介质材料的层，其中所述第二材料用于所述第一材料和所述第二材料的所述层中的相应层处的存储器单元的沟道部分；蚀刻所述第一电介质材料的一部分以在所述层堆叠中形成第二多个腔，其中所述第一多个腔中的腔延伸到所述第一材料和所述第二材料的所述层中第一距离，并且所述第二多个腔中的腔延伸到所述第一电介质材料中大于所述第一距离的第二距离；以及在所述第一多个腔和所述第二多个腔中沉积第一导电材料、第二电介质材料和第二导电材料以形成相应电容器，所述相应电容器与相应存储器单元的相应沟道部分耦合且用于存储所述相应存储器单元的逻辑状态。在一些实例中，用于去除的装置可包含可执行方面1中所描述的材料的蚀刻的具备控制器功能的制造系统或子系统。在一些实例中，用于去除的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器、用于使用一或多个蚀刻剂涂覆器蚀刻所述材料的一或多个其它装置、蚀刻剂掩模等)中的一或多者。在一些实例中，用于蚀刻的装置可包含可执行方面1中所描述的材料的蚀刻的具备控制器功能的制造系统或子系统。在一些实例中，用于蚀刻的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器、用于使用一或多个蚀刻剂涂覆器蚀刻所述材料的一或多个其它装置、蚀刻剂掩模等)中的一或多者。在一些实例中，用于沉积的装置可包含可执行方面1中所描述的材料的沉积的具备控制器功能的制造系统或子系统。在一些实例中，用于沉积的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器和/或用于使用一或多个沉积涂覆器沉积所述材料的一或多个其它装置、沉积掩模等)中的一或多者。

方面2：根据方面1所述的方法或设备，其中沉积所述第一导电材料、所述第二电介质材料和所述第二导电材料以形成所述相应电容器包含用于以下各者的操作、特征、电路系统、逻辑、装置或指令，或其任何组合：在所述第一多个腔和所述第二多个腔中沉积所述第一导电材料，所述第一导电材料用于所述相应电容器的第一导电板，其中所述第一导电材料与所述第二材料和所述第一电介质材料接触；在所述第一多个腔和所述第二多个腔中沉积所述第二电介质材料，所述第二电介质材料与所述第一导电材料接触；以及在所述第一多个腔和所述第二多个腔中沉积所述第二导电材料，所述第二导电材料用于所述相应电容器的第二导电板，其中所述第二导电材料与所述第二电介质材料接触且通过所述第二电介质材料与所述第一导电材料分离。在一些实例中，用于沉积的装置可包含可执行方面1和/或方面2中所描述的材料的沉积的具备控制器功能的制造系统或子系统。在一些实例中，用于沉积的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器和/或用于使用一或多个沉积涂覆器沉积所述材料的一或多个其它装置、沉积掩模等)中的一或多者。

方面3：根据方面1至2中任一方面所述的方法或设备，其中至少部分地基于所述第二距离大于所述第一距离，所述第一导电材料、所述第二电介质材料和所述第二导电材料延伸到所述第二多个腔中比延伸到所述第一多个腔中更远。

方面4：根据方面1至3中任一方面所述的方法或设备，其进一步包含用于以下各者的操作、特征、电路系统、逻辑、装置或指令，或其任何组合：穿过所述层堆叠蚀刻腔，其中使用穿过所述层堆叠的所述腔沉积所述第一导电材料、所述第二电介质材料和所述第二导电材料。在一些实例中，用于蚀刻的装置可包含可执行方面1和/或方面4中所描述的材料的蚀刻的具备控制器功能的制造系统或子系统。在一些实例中，用于蚀刻的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器、用于使用一或多个蚀刻剂涂覆器蚀刻所述材料的一或多个其它装置、蚀刻剂掩模等)中的一或多者。

方面5：根据方面4所述的方法或设备，其进一步包含用于以下各者的操作、特征、电路系统、逻辑、装置或指令，或其任何组合：在穿过所述层堆叠的所述腔中沉积第三导电材料，所述第三导电材料与所述相应电容器中的每一者耦合且用于将所述相应电容器与电压源耦合。在一些实例中，用于沉积的装置可包含可执行方面1和/或方面5中所描述的材料的沉积的具备控制器功能的制造系统或子系统。在一些实例中，用于沉积的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器和/或用于使用一或多个沉积涂覆器沉积所述材料的一或多个其它装置、沉积掩模等)中的一或多者。

方面6：根据方面5所述的方法或设备，其中所述第二导电材料和所述第三导电材料为相同的导电材料。

方面7：根据方面5所述的方法或设备，其中所述第二导电材料和所述第三导电材料为不同的导电材料。

方面8：根据方面1至7中任一方面所述的方法或设备，其中在第一持续时间内蚀刻所述第一材料，且在大于所述第一持续时间的第二持续时间内蚀刻所述第一电介质材料的所述部分，并且至少部分地基于所述第二持续时间大于所述第一持续时间，所述第二距离大于所述第一距离。

方面9：根据方面1至7中任一方面所述的方法或设备，其进一步包含用于用一或多种材料植入所述第一材料以在所述第一材料和所述第二材料的所述层处形成第三材料的操作、特征、电路系统、逻辑、装置或指令，或其任何组合，其中去除所述第一材料包含用于蚀刻所述第三材料以形成所述第一多个腔的操作、特征、电路系统、逻辑、装置或指令，或其任何组合。在一些实例中，用于植入的装置可包含可执行在方面1和/或方面7中所描述的材料的植入的具备控制器功能的制造系统或子系统。在一些实例中，用于沉积的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器和/或用于使用一或多个植入涂覆器植入所述材料的一或多个其它装置、植入掩模等)中的一或多者。在一些实例中，用于蚀刻的装置可包含可执行方面1和/或方面7中所描述的材料的蚀刻的具备控制器功能的制造系统或子系统。在一些实例中，用于蚀刻的装置可包含外部存储器控制器(例如，外部存储器控制器120)、装置存储器控制器(例如，装置存储器控制器155、另一控制器、用于使用一或多个蚀刻剂涂覆器蚀刻所述材料的一或多个其它装置、蚀刻剂掩模等)中的一或多者。

方面10：根据方面1至9中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一导电材料和所述第二导电材料为相同的导电材料。

应注意，本文中所描述的方法描述了可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可组合来自方法中的两种或更多种的部分。

描述了一种设备。下文提供如本文所描述的设备的各方面的概述：

方面11：一种设备，其包含：数字线，其延伸穿过存储器阵列的多个层级，其中所述数字线在所述多个层级中的每个层级与所述存储器阵列的相应存储器单元耦合；以及第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包含：沟道部分，其与所述数字线耦合；和电容器，其与所述沟道部分耦合且可用于存储所述第一存储器单元的逻辑状态，其中所述电容器的一部分延伸到所述多个层级中的所述第一层级与第二层级之间的电介质层中，并且所述电容器的所述部分位于所述沟道部分与在所述第二层级与第二存储器单元的第二沟道部分耦合的字线之间。

方面12：根据方面11所述的设备，其中所述电容器的第二部分在所述第一层级位于所述沟道部分和与所述电容器耦合的电压源之间。

方面13：根据方面12所述的设备，其中所述电容器的所述第二部分在第一方向上的长度小于所述沟道部分在所述第一方向上的长度。

方面14：根据方面11至13中任一方面所述的设备，其中所述电容器可用于至少部分地基于所述电容器与接地电压源耦合且所述电容器的所述部分位于所述沟道部分与所述字线之间，屏蔽所述沟道部分免受由与所述第二沟道部分耦合的所述字线引起的干扰。

方面15：根据方面11至14中任一方面所述的设备，其中：所述电介质层的第一部分位于所述电容器的所述部分与所述沟道部分之间，并且所述电介质层的第二部分位于所述电容器的所述部分和与所述第二沟道部分耦合的所述字线之间。

方面16：根据方面11至15中任一方面所述的设备，其中所述电介质层的一部分位于所述电容器的所述部分与所述数字线之间。

方面17：根据方面11至16中任一方面所述的设备，其中所述电容器包含第一导电板、第二导电板和在所述第一导电板与所述第二导电板之间的电介质材料，并且所述第一导电板、所述第二导电板和所述电介质材料中的每一者的相应部分延伸到所述电介质层中且位于所述沟道部分和与所述第二沟道部分耦合的所述字线之间。

方面18：根据方面11至17中任一方面所述的设备，其中至少部分地基于所述电容器的所述部分延伸到所述电介质层中，所述电容器的高度大于所述沟道部分的高度。

方面19：根据方面11至18中任一方面所述的设备，其进一步包含：单元板，其延伸穿过所述多个层级，其中所述单元板在所述多个层级中的每个层级与所述相应电容器的相应部分耦合。

描述了一种设备。下文提供如本文所描述的设备的各方面的概述：

方面20：一种设备，其包含：存储器阵列的多个层级，所述存储器阵列的每个层级通过相应电介质层与所述存储器阵列的另一层级分离；以及第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包含可用于将所述第一存储器单元的电容器耦合到数字线的沟道部分，其中，所述电容器的第一部分在所述第一层级位于所述沟道部分和与所述第一存储器单元耦合的电压源之间，并且所述电容器的第二部分在所述多个层级中的所述第一层级与第二层级之间的所述电介质层中的腔中。

方面21：根据方面20所述的设备，其中所述电容器的所述第二部分至少部分地基于在所述电介质层中的所述腔中而位于所述沟道部分与在所述第二层级与第二存储器单元的第二沟道部分耦合的字线之间。

方面22：根据方面21所述的设备，其中：所述电介质层的第一部分位于所述电容器的所述第二部分与所述沟道部分之间，并且所述电介质层的第二部分位于所述电容器的所述第二部分和与所述第二沟道部分耦合的所述字线之间。

方面23：根据方面22所述的设备，其中所述电介质层的所述第一部分的厚度和所述电介质层的所述第二部分的厚度在第一nm范围内。

方面24：根据方面20至23中任一方面所述的设备，其中所述电容器的所述第一部分在平行于所述存储器阵列所位于的衬底的第一方向上的长度小于所述沟道部分在所述第一方向上的长度。

方面25：根据方面24所述的设备，其中所述电容器的所述第二部分在所述第一方向上的长度大于所述沟道部分在所述第一方向上的所述长度。

方面26：根据方面20至25中任一方面所述的设备，其中所述电容器在正交于所述存储器阵列所位于的衬底的第二方向上的长度大于所述沟道部分在所述第二方向上的长度。

方面27：根据方面20至26中任一方面所述的设备，其中所述电容器包含第一导电板、第二导电板和在所述第一导电板与所述第二导电板之间的电介质材料，并且所述第一导电板、所述第二导电板和所述电介质材料中的每一者的相应部分在所述电介质层中的所述腔中。

可以使用各种不同技艺和技术中的任一者来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果在组件之间存在可在任何时间支持组件之间的信号流(例如，电荷、电流电压)的任何电气路径(例如，导电路径)，则组件被视为彼此电子通信(例如，彼此导电接触、彼此连接、彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触、彼此连接、彼此耦合)的组件之间的导电路径可为基于包含所连接组件的装置的操作的开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件来将所连接组件之间的信号流中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法(例如，通过导电路径)在所述组件之间传送，在所述闭路关系中，信号能够(例如，通过所述导电路径)在所述组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关分离的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在组件之间流动。

本文所使用的术语“层”及“层级”是指几何结构(例如，相对于衬底)的组织(例如，层数、片)。每个层或层级可具有三个尺寸(例如，高度、宽度和深度)，并且可覆盖表面的至少一部分。举例来说，层或层级可为三维结构，其中两个尺寸大于第三尺寸，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或层级可由两个或更多个子层或子层级构成。

本文中所论述的包含存储器阵列的装置可形成于例如硅、锗、硅-锗合金、砷化镓、氮化镓等的半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷等各种化学物质的掺杂来控制衬底或衬底的子区的电导率。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行掺杂。

本文中所论述的开关组件(例如，晶体管)可表示场效应晶体管(FET)，并且可包括包含源极(例如，源极端子)、漏极(例如，漏极端子)及栅极(例如，栅极端子)的三端子组件。端子可通过导电材料(例如，金属、合金)连接到其它电子组件。源极和漏极可为导电的，并且可包括掺杂(例如，重度掺杂、简并)的半导体区。源极和漏极可通过掺杂(例如，轻度掺杂)的半导体区或沟道分离。如果沟道为n型(例如，大部分载流子为电子)，则FET可称为n型FET。如果沟道为p型(即，大部分载流子为空穴)，则FET可称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道电导率。例如，将正电压或负电压分别施加到n型FET或p型FET可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。

本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所使用的术语“示范性”是指“充当实例、例子或说明”，并且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的具体细节。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记的类似组件中的任一者，而与第二参考标记无关。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令(例如，代码)存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，本文中所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含分布成使得功能的各部分在不同物理位置处实施。

举例来说，可用处理器，例如DSP、ASIC、FPGA、离散门逻辑、离散晶体管逻辑、离散硬件组件或其它可编程逻辑装置或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容而描述的各种说明性块和模块。处理器可为微处理器、控制器、微控制器、状态机或任何类型的处理器的实例。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置)。

如本文中所使用，包含在权利要求书中所使用，如在项列表(例如，后加例如“中的至少一者”或“中的一或多者”的短语的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。而且，如本文中所使用，短语“基于”不应被理解为指代封闭条件集合。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。

计算机可读媒体包含非暂时性计算机存储装置媒体与通信媒体两者，通信媒体包含促进计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由计算机存取的任何可用媒体。借助于实例，而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载送或存储呈指令或数据结构形式的所要程序代码装置且可由计算机或处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字影音光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。上述的组合也包含在计算机可读媒体的范围内。

提供本文中的描述以使本领域的技术人员能够制造或使用本公开。对于本领域的技术人员来说，对本公开的各种修改将变得显而易见，并且本文中定义的一般原理可以在不脱离本公开精神或范围的情况下应用于其它变化形式。因此，本公开不限于本文中所描述的实例和设计，而是赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种设备，其包括：

数字线，其延伸穿过存储器阵列的多个层级，其中所述数字线在所述多个层级中的每个层级与所述存储器阵列的相应存储器单元耦合；以及

第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包括：

沟道部分，其与所述数字线耦合；和

电容器，其与所述沟道部分耦合且能用于存储所述第一存储器单元的逻辑状态，其中所述电容器的一部分延伸到所述多个层级中的所述第一层级与第二层级之间的电介质层中，并且所述电容器的所述部分位于所述沟道部分与在所述第二层级与第二存储器单元的第二沟道部分耦合的字线之间。

2.根据权利要求1所述的设备，其中所述电容器的第二部分在所述第一层级位于所述沟道部分和与所述电容器耦合的电压源之间。

3.根据权利要求2所述的设备，其中所述电容器的所述第二部分在第一方向上的长度小于所述沟道部分在所述第一方向上的长度。

4.根据权利要求1所述的设备，其中所述电容器能用于至少部分地基于所述电容器与接地电压源耦合且所述电容器的所述部分位于所述沟道部分与所述字线之间，屏蔽所述沟道部分免受由与所述第二沟道部分耦合的所述字线引起的干扰。

5.根据权利要求1所述的设备，其中：

所述电介质层的第一部分位于所述电容器的所述部分与所述沟道部分之间，并且所述电介质层的第二部分位于所述电容器的所述部分和与所述第二沟道部分耦合的所述字线之间。

6.根据权利要求1所述的设备，其中所述电介质层的一部分位于所述电容器的所述部分与所述数字线之间。

7.根据权利要求1所述的设备，其中：

所述电容器包括第一导电板、第二导电板和在所述第一导电板与所述第二导电板之间的电介质材料，并且

所述第一导电板、所述第二导电板和所述电介质材料中的每一者的相应部分延伸到所述电介质层中且位于所述沟道部分和与所述第二沟道部分耦合的所述字线之间。

8.根据权利要求1所述的设备，其中至少部分地基于所述电容器的所述部分延伸到所述电介质层中，所述电容器的高度大于所述沟道部分的高度。

9.根据权利要求1所述的设备，其进一步包括：

单元板，其延伸穿过所述多个层级，其中所述单元板在所述多个层级中的每个层级与所述相应电容器的相应部分耦合。

10.一种设备，其包括：

存储器阵列的多个层级，所述存储器阵列的每个层级通过相应电介质层与所述存储器阵列的另一层级分离；以及

第一存储器单元，其在所述多个层级中的第一层级，所述第一存储器单元包括能用于将所述第一存储器单元的电容器耦合到数字线的沟道部分，

其中，所述电容器的第一部分在所述第一层级位于所述沟道部分和与所述第一存储器单元耦合的电压源之间，并且所述电容器的第二部分在所述多个层级中的所述第一层级与第二层级之间的所述电介质层中的腔中。

11.根据权利要求10所述的设备，其中所述电容器的所述第二部分至少部分地基于在所述电介质层中的所述腔中而位于所述沟道部分与在所述第二层级与第二存储器单元的第二沟道部分耦合的字线之间。

12.根据权利要求11所述的设备，其中：

所述电介质层的第一部分位于所述电容器的所述第二部分与所述沟道部分之间，并且

所述电介质层的第二部分位于所述电容器的所述第二部分和与所述第二沟道部分耦合的所述字线之间。

13.根据权利要求12所述的设备，其中所述电介质层的所述第一部分的厚度和所述电介质层的所述第二部分的厚度在第一纳米范围内。

14.根据权利要求10所述的设备，其中：

所述电容器的所述第一部分在平行于所述存储器阵列所位于的衬底的第一方向上的长度小于所述沟道部分在所述第一方向上的长度，并且

所述电容器的所述第二部分在所述第一方向上的长度大于所述沟道部分在所述第一方向上的所述长度。

15.根据权利要求10所述的设备，其中所述电容器在正交于所述存储器阵列所位于的衬底的第二方向上的长度大于所述沟道部分在所述第二方向上的长度。

16.根据权利要求10所述的设备，其中：

所述电容器包括第一导电板、第二导电板和在所述第一导电板与所述第二导电板之间的电介质材料，并且

所述第一导电板、所述第二导电板和所述电介质材料中的每一者的相应部分在所述电介质层中的所述腔中。

17.一种方法，其包括：

从衬底上方的层堆叠去除第一材料以在所述层堆叠中形成第一多个腔，所述层堆叠包括所述第一材料和第二材料的层以及第一电介质材料的层，其中所述第二材料用于所述第一材料和所述第二材料的所述层中的相应层处的存储器单元的沟道部分；

蚀刻所述第一电介质材料的一部分以在所述层堆叠中形成第二多个腔，其中所述第一多个腔中的腔延伸到所述第一材料和所述第二材料的所述层中第一距离，并且所述第二多个腔中的腔延伸到所述第一电介质材料中大于所述第一距离的第二距离；以及

在所述第一多个腔和所述第二多个腔中沉积第一导电材料、第二电介质材料和第二导电材料以形成相应电容器，所述相应电容器与相应存储器单元的相应沟道部分耦合且用于存储所述相应存储器单元的逻辑状态。

18.根据权利要求17所述的方法，其中沉积所述第一导电材料、所述第二电介质材料和所述第二导电材料以形成所述相应电容器包括：

在所述第一多个腔和所述第二多个腔中沉积所述第一导电材料，所述第一导电材料用于所述相应电容器的第一导电板，其中所述第一导电材料与所述第二材料和所述第一电介质材料接触；

在所述第一多个腔和所述第二多个腔中沉积所述第二电介质材料，所述第二电介质材料与所述第一导电材料接触；以及

在所述第一多个腔和所述第二多个腔中沉积所述第二导电材料，所述第二导电材料用于所述相应电容器的第二导电板，其中所述第二导电材料与所述第二电介质材料接触且通过所述第二电介质材料与所述第一导电材料分离。

19.根据权利要求17所述的方法，其中至少部分地基于所述第二距离大于所述第一距离，所述第一导电材料、所述第二电介质材料和所述第二导电材料延伸到所述第二多个腔中比延伸到所述第一多个腔中更远。

20.根据权利要求17所述的方法，其进一步包括：

穿过所述层堆叠蚀刻腔，其中使用穿过所述层堆叠的所述腔沉积所述第一导电材料、所述第二电介质材料和所述第二导电材料。

21.根据权利要求20所述的方法，其进一步包括：

在穿过所述层堆叠的所述腔中沉积第三导电材料，所述第三导电材料与所述相应电容器中的每一者耦合且用于将所述相应电容器与电压源耦合。

22.根据权利要求21所述的方法，其中所述第二导电材料和所述第三导电材料为相同的导电材料。

23.根据权利要求17所述的方法，其中：

在第一持续时间内蚀刻所述第一材料，且在大于所述第一持续时间的第二持续时间内蚀刻所述第一电介质材料的所述部分，并且

至少部分地基于所述第二持续时间大于所述第一持续时间，所述第二距离大于所述第一距离。

24.根据权利要求17所述的方法，其进一步包括：

用一或多种材料植入所述第一材料以在所述第一材料和所述第二材料的所述层处形成第三材料，其中去除所述第一材料包括：

蚀刻所述第三材料以形成所述第一多个腔。

25.根据权利要求17所述的方法，其中所述第一导电材料和所述第二导电材料为相同的导电材料。