CN117153852A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN117153852A
CN117153852A CN202311268037.8A CN202311268037A CN117153852A CN 117153852 A CN117153852 A CN 117153852A CN 202311268037 A CN202311268037 A CN 202311268037A CN 117153852 A CN117153852 A CN 117153852A
Authority
CN
China
Prior art keywords
fan
area
wire
wiring
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311268037.8A
Other languages
English (en)
Inventor
许星
于洪俊
张勇
郝龙虎
唐亮珍
张武霖
王宇杰
王玮东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311268037.8A priority Critical patent/CN117153852A/zh
Publication of CN117153852A publication Critical patent/CN117153852A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开一种显示基板和显示装置，显示基板包括：衬底基板，衬底基板包括：显示区、芯片设置区、扇出区和空置区；芯片设置区位于显示区沿第一方向的一侧，扇出区位于芯片设置区与显示区之间，空置区位于芯片设置区沿第二方向的相对两侧，第一方向与第二方向相交；多条数据线，数据线的至少一部分位于显示区；多个输出焊盘和多个输入焊盘，位于芯片设置区；多个输入焊盘位于多个输出焊盘远离显示区的一侧，多个输入焊盘与多个输出焊盘之间存在间隔区；多条扇出线，扇出线连接在输出焊盘与数据线之间；多条扇出线包括多条第一扇出线和多条第二扇出线，第一扇出线依次经过间隔区、空置区和扇出区；第二扇出线与间隔区在衬底基板上的正投影无交叠。

Description

显示基板和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种显示基板和显示装置。
背景技术
在显示领域，随着显示器件的不断发展、更新迭代，市场对其显示效果、美化外观、降低功耗等要求也越来越高。无论是小尺寸产品还是中大尺寸产品，客户对窄边框、低功耗的要求都是不断提高的，这对厂商的工艺能力和设计方法都提出了挑战。
发明内容
第一方面，本公开提供一种显示基板，包括：
衬底基板，所述衬底基板包括：显示区、芯片设置区、扇出区和空置区；所述芯片设置区位于所述显示区沿第一方向的一侧，所述扇出区位于所述芯片设置区与所述显示区之间，所述空置区位于所述芯片设置区沿第二方向的相对两侧，所述第一方向与所述第二方向相交；
多条数据线，所述数据线的至少一部分位于所述显示区；
多个输出焊盘和多个输入焊盘，位于所述芯片设置区；所述多个输入焊盘位于所述多个输出焊盘远离所述显示区的一侧，所述多个输入焊盘与所述多个输出焊盘之间存在间隔区；
多条扇出线，所述扇出线连接在所述输出焊盘与所述数据线之间；所述多条扇出线包括多条第一扇出线和多条第二扇出线，所述第一扇出线依次经过所述间隔区、所述空置区和所述扇出区；所述第二扇出线与所述间隔区在所述衬底基板上的正投影无交叠。
在一些实施例中，所述多个输出焊盘沿所述第一方向排成M行，每行包括沿所述第二方向排列的多个所述输出焊盘；
其中，所述多条第一扇出线所连接的多个输出焊盘位于靠近所述间隔区的N行中，M为大于1的整数，N为大于0且小于M的整数。
在一些实施例中，所述芯片设置区包括：中部区以及位于所述中部区沿所述第二方向的相对两侧的边缘区，所述多条第一扇出线所连接的多个输出焊盘位于所述边缘区。
在一些实施例中，所述第一扇出线包括：同层设置且依次连接的第一走线部、第二走线部、第三走线部和第四走线部；
所述第一走线部的至少部分位于所述间隔区，所述第三走线部的至少部分以及所述第二走线部位于所述空置区，所述第四走线部的至少部分位于所述扇出区；所述第一走线部与所述输出焊盘电连接，所述第四走线部与所述数据线电连接；
所述第一走线部与所述第二走线部之间、所述第二走线部与所述第三走线部之间、以及所述第三走线部与所述第四走线部之间均形成钝角。
在一些实施例中，每条所述第一扇出线还包括：第五走线部，所述第五走线部连接在所述第一走线部与所述输出焊盘之间，所述第五走线部与所述第一走线部之间形成钝角。
在一些实施例中，至少一条所述第一扇出线还包括：第六走线部，所述第六走线部连接在所述第五走线部与所述输出焊盘之间；
所述第六走线部沿所述第一方向延伸，所述第一走线部沿所述第二方向延伸。
在一些实施例中，所述芯片设置区包括：中部区以及位于所述中部区沿所述第二方向的相对两侧的边缘区，所述多条第一扇出线所连接的多个输出焊盘位于所述边缘区；
连接至同一个所述边缘区的多条所述第一扇出线设置在至少两层导电层中。
在一些实施例中，所述第一扇出线包括依次连接的第一走线部、第二走线部、第三走线部和第四走线部，第一走线部与所述输出焊盘电连接，所述第四走线部与所述数据线电连接；
所述第一走线部的至少部分位于所述间隔区，所述第二走线部和所述第三走线部位于所述空置区，所述第四走线部的至少部分位于所述扇出区；
其中，所述第三走线部与所述第二走线部位于不同导电层中，且二者延伸方向不同。
在一些实施例中，所述第三走线部和所述第二走线部通过第一转接件连接，所述第三走线部和所述第二走线部均位于所述第一转接件所在层靠近所述衬底基板的一侧；所述第三走线部通过第一过孔与所述第三走线部连接，并通过第二过孔与所述第二走线部连接。
在一些实施例中，所述显示基板还包括位于所述显示区的多条栅线和公共电极；其中，所述第二走线部与栅线同层设置，所述第三走线部与所述数据线同层设置，所述第一转接件与所述公共电极同层设置。
在一些实施例中，位于所述芯片设置区同一侧的多个所述第三走线部同层设置，位于所述芯片设置区同一侧的多个所述第四走线部设置在至少两层导电层中。
在一些实施例中，位于所述芯片设置区同一侧的相邻两个所述第四走线部中，其中一个所述第四走线部与所述第三走线部均位于第一导电层中；另一个所述第四走线部位于第二导电层中，且通过第二转接件与所述第三走线部连接；
其中，所述第一导电层和所述第二导电层均位于所述第二转接件所在层靠近所述衬底基板的一侧；所述第二转接件通过第三过孔与所述第三走线部电连接，并通过第四过孔与所述第四走线部电连接。
在一些实施例中，所述显示基板还包括位于所述显示区的多条栅线和公共电极；其中，所述第一导电层为所述数据线所在层，所述第二导电层为所述栅线所在层，所述第二转接件与所述公共电极同层设置。
在一些实施例中，所述第一走线部与所述第二走线部同层设置。
第二方面，本公开还提供一种显示装置，包括上述的显示基板。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一些实施例中提供的显示基板的区域划分示意图。
图2为显示基板的芯片设置区的示意图。
图3为图2中A区域的放大图。
图4为图2中A区域的布线示意图。
图5为本公开的一些实施例中提供的显示基板的整体示意图。
图6A为本公开的一些实施例中提供的图5的局部区域放大图。
图6B为本公开的一些实施例中提供的图5的局部区域布线示意图。
图7为本公开的另一些实施例中提供的图5的局部区域放大图。
图8为本公开的另一些实施例中提供的图5的局部区域布线示意图。
图9为图8中C区域的放大图。
图10为沿图9中A-A'线的剖视图。
图11为图8中D区域的放大图。
图12为沿图11中B-B'线的剖视图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如本文所使用的那样，“平行”、“垂直”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
图1为一些实施例中提供的显示基板的区域划分示意图，图2为显示基板的芯片设置区的示意图，如图1所示，显示基板包括沿第一方向依次设置的显示区AA、扇出区FA、芯片设置区IA、连接区LA、绑定区WA。其中，显示区AA为显示基板用于显示画面的区域，显示区AA中设置有多条栅线和多条数据线。芯片设置区IA为用于设置驱动芯片的区域，芯片设置区IA设置有多个输入焊盘21和多个输出焊盘22，多个输入焊盘21用于与驱动芯片的输入端电连接，多个输出焊盘22用于与驱动芯片的输出端电连接。绑定区WA为用于绑定(bonding)柔性线路板的区域，绑定区WA中设置有多个绑定焊盘。连接区LA设置有多条连接线，连接线连接在绑定焊盘与输入焊盘21之间，从而将柔性线路板所提供的信号传输至驱动芯片。扇出区FA中设置有多条扇出线30，每条扇出线30可以与一个输出焊盘22和一条数据线电连接，从而将驱动信号所提供的驱动信号传输至数据线。
图3为图2中A区域的放大图，图4为图2中A区域的布线示意图。其中，为了清楚地看到连接关系，图4中仅示例性地示出了若干条扇出线30和若干个输出焊盘22。如图3至图4所示，每条扇出线30经过扇出区FA，并将输出焊盘22与数据线电连接。其中，每条扇出线30具有一定的线宽，且相邻扇出线30之间需留有一定的间距，以防止短路。这就导致多条扇出线30在第一方向上需占据一定的空间；间距越大，扇出线30越多，则多条扇出线30在第一方向上占据的空间越大，即，下边框(显示区AA下方的边框)宽度越大。
另外，如图4所示，一些扇出线30存在弯折，即，扇出线30包括沿第一方向延伸的部分以及与第一方向交叉的部分，由于驱动芯片的绑定工艺等原因，扇出线30的弯折位置与输出焊盘22之间需要留有一定的间距，例如，该间距在15μm之间，这就导致了下边框宽度进一步增大。
为了减小显示基板的下边框宽度，本公开实施例提供了一种显示基板，图5为本公开的一些实施例中提供的显示基板的整体示意图，图6A为本公开的一些实施例中提供的图5的局部区域放大图，图6B为本公开的一些实施例中提供的图5的局部区域布线示意图；其中，图6A示出了图5中靠近芯片设置区IA右端的区域放大图，图6B示出了图6A中的部分结构。其中，为了清楚地看到连接关系，图6B中仅示例性地示出了若干条扇出线30和若干个输出焊盘22。
如图5至图6B所示，显示基板包括衬底基板SUB以及设置在衬底基板SUB上的：多条数据线、多个输入焊盘21、多个输出焊盘22、多条扇出线30。其中，衬底基板SUB包括：显示区AA、芯片设置区IA、扇出区FA和空置区ZA；芯片设置区IA位于显示区AA沿第一方向的一侧，扇出区FA位于芯片设置区IA与显示区AA之间，空置区ZA位于芯片设置区IA沿第二方向的相对两侧，第一方向与第二方向相交。例如，第一方向与第二方向垂直。
数据线的至少一部分位于显示区AA，多个输出焊盘22和多个输入焊盘21位于芯片设置区IA，并且，多个输入焊盘21位于多个输出焊盘22远离显示区AA的一侧，多个输入焊盘21与多个输出焊盘22之间存在间隔区SA。
扇出线30连接在输出焊盘22与数据线之间，例如，每条扇出线30连接在一个输出焊盘22和一条数据线之间。多条扇出线30包括多条第一扇出线31和多条第二扇出线32，第一扇出线31依次经过间隔区SA、空置区ZA和扇出区FA，从而将相应的输出焊盘22和相应的数据线电连接。第二扇出线32经过扇出区FA，从而将相应的输出焊盘22与相应的数据线电连接，并且，第二扇出线32与间隔区SA在衬底基板SUB上的正投影无交叠。
在本公开实施例中，一部分输出焊盘22所连接的扇出线30(即第二扇出线32)并不是直接向扇出区FA引出，而是经过输出焊盘22与输入焊盘21之间的间隔区SA域和芯片设置区IA两侧的空置区ZA后，再连接至数据线，从而为扇出线30提供了更多的布线空间，进而可以减小扇出区FA在第一方向上的宽度，减小显示基板的下边框宽度。
在一些实施例中，如图6B所示，多个输出焊盘22沿第一方向排成M行，每行包括沿第二方向排列的多个输出焊盘22。其中，多条第一扇出线31所连接的多个输出焊盘22位于靠近间隔区SA的N行中，以便于布线。M为大于1的整数，N为大于0且小于M的整数。
例如，芯片设置区IA中的多个输出焊盘22排成4行，多条第一扇出线31所连接的多个输出焊盘22位于靠近间隔区SA的一行中，或位于靠近间隔区SA的两行中。
在一些实施例中，芯片设置区IA包括：中部区IA1以及位于中部区IA1沿第二方向的相对两侧的边缘区IA2，多条第一扇出线31所连接的多个输出焊盘22位于边缘区IA2，从而便于布线。
在一个示例中，两个边缘区IA2中均存在多个与第一扇出线31连接的输出焊盘22。需要说明的是，每个边缘区IA2中的多个输出焊盘22并不一定全部与第一扇出线31连接；例如，每个边缘区IA2中可以存在多个与第一扇出线31连接的输出焊盘22，还存在多个与第二扇出线32连接的输出焊盘22。
例如，间隔区SA在第一方向上的宽度为D，扇出线30的宽度与相邻两个扇出线30之间的间距之和为X，第二扇出线32与输出焊盘22在第一方向上的最近距离为15μm，则第二扇出线32的最大数量M＝(D-30μm)/X，这种情况下，下边框的宽度可以减小D-30μm。
而对于下边框宽度一定、扇出线30总数量的情况下，可以适当增加扇出线30的宽度，进而减小扇出线30的电阻。例如，间隔区SA在第一方向上的宽度为D，扇出线30的总数量为n，线宽为W，相邻扇出线30之间的间距为S，则可减小的电阻比例△＝N(D-30)/(W+n+D-30)。
在一些实施例中，如图6B所示，第一扇出线31包括：同层设置且依次连接的第一走线部321、第二走线部322、第三走线部323和第四走线部324。其中，第一走线部321的至少部分位于间隔区SA，第三走线部323的至少部分以及第二走线部322位于空置区ZA，第四走线部324的至少部分位于扇出区FA。第一走线部321与输出焊盘22电连接，第四走线部324与数据线电连接。
其中，第一走线部321从间隔区SA延伸至空置区ZA，第一走线部321的延伸方向与第二走线部322的延伸方向交叉；第二走线部322与第三走线部323的延伸方向交叉；第三走线部323与第四走线部324的延伸方向交叉。如图6B所示，第一走线部321与第二走线部322之间、第二走线部322与第三走线部323之间、以及第三走线部323与第四走线部324之间均形成钝角。其中，与直角或锐角相比，通过各钝角的设置，可以减小第一扇出线31上发生尖端放电的风险。
例如，第一走线部321沿第二方向延伸，第三走线部323沿第一方向延伸。
在一些实施例中，第一走线部321与第二走线部322之间的钝角、以及第二走线部322与第三走线部323之间的钝角均在120°～160°之间，从而尽量减小第一走线部321与第二走线部322的连接位置以及第二走线部322与第三走线部323的连接位置发生尖端放电的风险。
例如，第一走线部321与第二走线部322之间的钝角、以及第二走线部322与第三走线部323之间的钝角均为145°。
在一些实施例中，第一走线部321与输出焊盘22间接连接，如图6B所示，第一扇出线31还包括：第五走线部325，第五连接部连接在第一走线部321与输出焊盘22之间，第五走线部325与第一走线部321之间形成钝角，以减少第一走线部321与第五走线部325之间的连接位置发生尖端放电的风险。
在一些实施例中，至少一条第一扇出线31还包括：第六走线部326，第六走线部326连接在第五走线部325与输出焊盘22之间。第六走线部326沿第一方向延伸，第一走线部321沿第二方向延伸。通过第六走线部326的设置，有利于第一扇出线31与输出焊盘22的稳定连接。在一个示例中，每条第一扇出线31均包括第六连接部。
在一些实施例中，最靠近输出焊盘22的第一走线部321与输出焊盘22在第一方向上的距离在15μm以上，以防止在绑定驱动芯片时，驱动芯片压伤第一走线部321造成短路或断路风险。
在一些实施例中，最靠近输出焊盘22的第三走线部323与输出焊盘22在第二方向上的距离在15μm以上，以防止在绑定驱动芯片时，驱动芯片压伤第三走线部323造成短路或断路风险。
在一些实施例中，如图6B所示，至少部分数量的第二扇出线32包括相连的第一延伸部311和第二延伸部312，第一延伸部311沿第一方向延伸，第二延伸部312的延伸方向与第一方向和第二方向均交叉。其中，为了实现工艺的一致性，第四走线部324和第二延伸部312的延伸方向可以相同。
在一些实施例中，连接至同一个边缘区IA2的多条第一扇出线31设置在至少两层导电层中，从而可以减少多条第一扇出线31所占用的面积。图6B中，不同层中的走线以深浅不同的线条表示。
其中，连接至同一个边缘区IA2的多条第一扇出线31是指，与同一个边缘区IA2中的多个输出焊盘22所电连接的多条第一扇出线31。
例如，连接至同一个边缘区IA2的每相邻两条第一扇出线31设置在不同的导电层中。具体地，显示区AA设置有多条栅线，可以将连接至同一个边缘区IA2的每相邻两条第一扇出线31分别设置在栅线所在层和数据线所在层中。
在一些实施例中，第一走线部321、第二走线部322、第三走线部323、第四走线部324、第五走线部325和第六走线部326均同层设置。
图7为本公开的另一些实施例中提供的图5的局部区域放大图，图8为本公开的另一些实施例中提供的图5的局部区域布线示意图；其中，图8示出了图5中靠近芯片设置区IA右端的区域放大图。其中，为了清楚地看到连接关系，图8中仅示例性地示出了若干条扇出线30和若干个输出焊盘22。
如图7至图8所示，在另一些实施例中，第一扇出线31包括依次连接的第一走线部321、第二走线部322、第三走线部323和第四走线部324，第一走线部321与输出焊盘22电连接，第四走线部324与数据线电连接。第一走线部321的至少部分位于间隔区SA，第二走线部322和第三走线部323位于空置区ZA，第四走线部324的至少部分位于扇出区FA；其中，第三走线部323与第二走线部322位于不同导电层中，且二者延伸方向不同。
例如，第一走线部321和第二走线部322均沿第二方向延伸，第三走线部323沿第一方向延伸，第四走线部324的一部分(即图8中的竖直部分)沿第一方向延伸，另一部分(即图8中的倾斜部分)与第二扇出线32的第二延伸部平行设置。
例如，最靠近输出焊盘22的第一走线部321与输出焊盘22在第一方向上的距离在15μm以上，以防止在绑定驱动芯片时，驱动芯片压伤第一走线部321造成短路或断路风险。
例如，第一扇出线31还包括第五走线部325，第五走线部325连接在第一走线部321与输出焊盘22之间，第五走线部325可以为折线结构。至少部分数量的第一扇出线31还包括连接在第一走线部321与第二走线部322之间的第六走线部326。例如，第一走线部321、第二走线部322、第五走线部325和第六走线部326同层设置。
图9为图8中C区域的放大图，图10为沿图9中A-A'线的剖视图，图11为图8中D区域的放大图，图12为沿图11中B-B'线的剖视图，如图9至图12所示，第三走线部323和第二走线部322通过第一转接件51连接，第三走线部323和第二走线部322均位于第一转接件51所在层靠近衬底基板SUB的一侧；第三走线部323通过第一过孔V1与第三走线部323连接，并通过第二过孔V2与第二走线部322连接。
在一个示例中，显示区AA设置有多条栅线，多条栅线和多条数据线交叉设置，限定出多个像素单元，每个像素单元中均设置有像素电极。另外，显示区AA还可以设置有公共电极。其中，第二走线部322与栅线同层设置，第三走线部323与数据线同层设置，第一转接件51与公共电极同层设置。第二走线部322所在层与第三走线部323所在层之间设置有栅绝缘层GI，第三走线部323所在层与第一转接件51所在层之间设置有钝化层PVX。第一转接件51通过贯穿钝化层PVX的第一过孔V1与第三走线部323连接，并通过贯穿钝化层PVX和栅绝缘层GI的第二过孔V2与第二走线部322连接。
当然，在其他实施例中，第一转接件51也可以与像素电极同层设置。
在图8所示的实施例中，位于芯片设置区IA同一侧的多个第三走线部323同层设置，位于芯片设置区IA同一侧的多个第四走线部324设置在至少两层导电层中，从而减少多条第四走线部324的倾斜部分在第一方向上所占用的空间，进而减小显示基板的下边框宽度。
在一些具体示例中，位于芯片设置区IA同一侧的相邻两个第四走线部324中，其中一个第四走线部324与第三走线部323均位于第一导电层中；另一个第四走线部324位于第二导电层中，且通过第二转接件52与第三走线部323连接。其中，第一导电层和第二导电层均位于第二转接件52所在层靠近衬底基板SUB的一侧；第二转接件52通过第三过孔与第三走线部323电连接，并通过第四过孔与第四走线部324电连接。
例如，第一导电层为数据线所在层，第二导电层为栅线所在层，第二导电层位于第一导电层靠近衬底基板SUB的一侧，且第一导电层与第一导电层之间设置有栅绝缘层GI，第一导电层与公共电极所在层之间设置有钝化层PVX。第二转接件52与公共电极同层设置，并通过贯穿钝化层PVX的第三过孔与第三走线部323电连接，并通过贯穿钝化层PVX和栅绝缘层GI的第四过孔与第四走线部324电连接。当然，在其他实施例中，第二转接件52也可以与像素电极同层设置。
将第一扇出线31所连接的输出焊盘22记作第一输出焊盘，对于图6B所示的实施方式而言，同一条第一扇出线31是位于同一层中的，因此，离中部区IA1越近的第一输出焊盘所连接的数据线越靠近显示区AA的边缘；离中部区IA1越远的第一输出焊盘所连接的数据线越靠近显示区AA的中部。对于图8所示的实施方式而言，同一条第一扇出线31的第二走线部322和第三走线部323位于不同层，因此，通过这种跳线的方式，可以使得离中部区IA1越近的第一输出焊盘所连接的数据线越靠近显示区AA的中部，离中部区IA1越远的第一输出焊盘所连接的数据线越靠近显示区AA的边缘。在实际应用中，可以根据驱动芯片的多个输出端的信号输出次序，来选择图6B中的布线方式，或者选择图8中的布线方式。
本公开实施例还提供一种显示装置，包括上述实施例中的显示基板。显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (15)

1.一种显示基板，其特征在于，包括：
衬底基板，所述衬底基板包括：显示区、芯片设置区、扇出区和空置区；所述芯片设置区位于所述显示区沿第一方向的一侧，所述扇出区位于所述芯片设置区与所述显示区之间，所述空置区位于所述芯片设置区沿第二方向的相对两侧，所述第一方向与所述第二方向相交；
多条数据线，所述数据线的至少一部分位于所述显示区；
多个输出焊盘和多个输入焊盘，位于所述芯片设置区；所述多个输入焊盘位于所述多个输出焊盘远离所述显示区的一侧，所述多个输入焊盘与所述多个输出焊盘之间存在间隔区；
多条扇出线，所述扇出线连接在所述输出焊盘与所述数据线之间；所述多条扇出线包括多条第一扇出线和多条第二扇出线，所述第一扇出线依次经过所述间隔区、所述空置区和所述扇出区；所述第二扇出线与所述间隔区在所述衬底基板上的正投影无交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述多个输出焊盘沿所述第一方向排成M行，每行包括沿所述第二方向排列的多个所述输出焊盘；
其中，所述多条第一扇出线所连接的多个输出焊盘位于靠近所述间隔区的N行中，M为大于1的整数，N为大于0且小于M的整数。
3.根据权利要求1所述的显示基板，其特征在于，所述芯片设置区包括：中部区以及位于所述中部区沿所述第二方向的相对两侧的边缘区，所述多条第一扇出线所连接的多个输出焊盘位于所述边缘区。
4.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一扇出线包括：同层设置且依次连接的第一走线部、第二走线部、第三走线部和第四走线部；
所述第一走线部的至少部分位于所述间隔区，所述第三走线部的至少部分以及所述第二走线部位于所述空置区，所述第四走线部的至少部分位于所述扇出区；所述第一走线部与所述输出焊盘电连接，所述第四走线部与所述数据线电连接；
所述第一走线部与所述第二走线部之间、所述第二走线部与所述第三走线部之间、以及所述第三走线部与所述第四走线部之间均形成钝角。
5.根据权利要求4所述的显示基板，其特征在于，每条所述第一扇出线还包括：第五走线部，所述第五走线部连接在所述第一走线部与所述输出焊盘之间，所述第五走线部与所述第一走线部之间形成钝角。
6.根据权利要求5所述的显示基板，其特征在于，至少一条所述第一扇出线还包括：第六走线部，所述第六走线部连接在所述第五走线部与所述输出焊盘之间；
所述第六走线部沿所述第一方向延伸，所述第一走线部沿所述第二方向延伸。
7.根据权利要求4所述的显示基板，其特征在于，所述芯片设置区包括：中部区以及位于所述中部区沿所述第二方向的相对两侧的边缘区，所述多条第一扇出线所连接的多个输出焊盘位于所述边缘区；
连接至同一个所述边缘区的多条所述第一扇出线设置在至少两层导电层中。
8.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一扇出线包括依次连接的第一走线部、第二走线部、第三走线部和第四走线部，第一走线部与所述输出焊盘电连接，所述第四走线部与所述数据线电连接；
所述第一走线部的至少部分位于所述间隔区，所述第二走线部和所述第三走线部位于所述空置区，所述第四走线部的至少部分位于所述扇出区；
其中，所述第三走线部与所述第二走线部位于不同导电层中，且二者延伸方向不同。
9.根据权利要求8所述的显示基板，其特征在于，所述第三走线部和所述第二走线部通过第一转接件连接，所述第三走线部和所述第二走线部均位于所述第一转接件所在层靠近所述衬底基板的一侧；所述第三走线部通过第一过孔与所述第三走线部连接，并通过第二过孔与所述第二走线部连接。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区的多条栅线和公共电极；其中，所述第二走线部与栅线同层设置，所述第三走线部与所述数据线同层设置，所述第一转接件与所述公共电极同层设置。
11.根据权利要求8所述的显示基板，其特征在于，位于所述芯片设置区同一侧的多个所述第三走线部同层设置，位于所述芯片设置区同一侧的多个所述第四走线部设置在至少两层导电层中。
12.根据权利要求11所述的显示基板，其特征在于，位于所述芯片设置区同一侧的相邻两个所述第四走线部中，其中一个所述第四走线部与所述第三走线部均位于第一导电层中；另一个所述第四走线部位于第二导电层中，且通过第二转接件与所述第三走线部连接；
其中，所述第一导电层和所述第二导电层均位于所述第二转接件所在层靠近所述衬底基板的一侧；所述第二转接件通过第三过孔与所述第三走线部电连接，并通过第四过孔与所述第四走线部电连接。
13.根据权利要求12所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区的多条栅线和公共电极；其中，所述第一导电层为所述数据线所在层，所述第二导电层为所述栅线所在层，所述第二转接件与所述公共电极同层设置。
14.根据权利要求8所述的显示基板，其特征在于，所述第一走线部与所述第二走线部同层设置。
15.一种显示装置，其特征在于，包括权利要求1至14中任一项所述的显示基板。
CN202311268037.8A 2023-09-27 2023-09-27 显示基板和显示装置 Pending CN117153852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311268037.8A CN117153852A (zh) 2023-09-27 2023-09-27 显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311268037.8A CN117153852A (zh) 2023-09-27 2023-09-27 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN117153852A true CN117153852A (zh) 2023-12-01

Family

ID=88886905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311268037.8A Pending CN117153852A (zh) 2023-09-27 2023-09-27 显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN117153852A (zh)

Similar Documents

Publication Publication Date Title
US11048132B2 (en) Display panel and display apparatus
CN108122497B (zh) 一种柔性阵列基板、柔性显示装置及组装方法
CN110286535B (zh) 显示模组、显示模组的制造方法及显示装置
CN108766249B (zh) 一种可折叠的显示面板及可折叠显示装置
CN110579917B (zh) 显示模组及显示装置
US20180286293A1 (en) Foldable panel and method of manufacturing thereof
CN109976051B (zh) 显示面板
CN201903812U (zh) 便携式计算设备
US11630534B2 (en) Wiring structure, manufacturing method thereof, and display device
US20210104594A1 (en) Display panel, preparation method thereof and display device
CN109116643A (zh) 一种显示面板及显示装置
CN113778267B (zh) 显示面板及显示装置
CN113299218B (zh) 一种显示面板和显示装置
CN108718481B (zh) 一种引脚结构及显示面板的绑定结构
CN113327516A (zh) 显示面板及显示装置
CN109725447A (zh) 阵列基板、显示面板及显示装置
CN116047820A (zh) 阵列基板、显示面板及显示装置
CN107016933B (zh) 双面显示器
CN113362716B (zh) 显示面板、显示装置及驱动芯片
CN114284302A (zh) 阵列基板、显示面板及显示装置
WO2020156595A2 (zh) 柔性电路板及制作方法、显示装置、电路板结构及其显示面板
CN110428739B (zh) 显示面板和显示装置
CN111951682A (zh) 显示面板及显示装置
CN111708238A (zh) 一种阵列基板及显示面板
CN117153852A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination