CN117149699A - 一种片上系统、装置及访问存储器的方法 - Google Patents

一种片上系统、装置及访问存储器的方法 Download PDF

Info

Publication number
CN117149699A
CN117149699A CN202311164179.XA CN202311164179A CN117149699A CN 117149699 A CN117149699 A CN 117149699A CN 202311164179 A CN202311164179 A CN 202311164179A CN 117149699 A CN117149699 A CN 117149699A
Authority
CN
China
Prior art keywords
mcu
chip
unit
fpga
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311164179.XA
Other languages
English (en)
Inventor
刘锴
杜金凤
宋宁
周昊
王敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gowin Semiconductor Corp
Original Assignee
Gowin Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gowin Semiconductor Corp filed Critical Gowin Semiconductor Corp
Priority to CN202311164179.XA priority Critical patent/CN117149699A/zh
Publication of CN117149699A publication Critical patent/CN117149699A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开一种片上系统、装置及访问存储器的方法，片上系统包括基于同一现场可编程门阵列(FPGA)芯片构建的微控制单元(MCU)和FPGA单元，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；MCU未被使用时，FPGA单元通过总线接口访问MCU内的存储器。本公开实施例在MCU未被使用时，通过预先设置的一组总线接口建立MCU和FPGA单元的通信连接，使得FPGA单元可以访问MCU的存储器，提升了片上系统的存储资源的应用效率和系统的工作性能。

Description

一种片上系统、装置及访问存储器的方法
技术领域
本申请涉及但不限于集成电路技术，其中涉及一种片上系统、装置及访问存储器的方法。
背景技术
基于微控制单元(MCU)与现场可编程门阵列(FPGA)的片上系统(SoC)，例如赛灵思(Xilinx)的Zynq系列，是赛灵思公司推出的一个可扩展处理平台，旨在为视频监视、汽车驾驶员辅助以及工厂自动化等高端嵌入式应用提供所需的处理与计算性能水平)，包括MCU和FPGA单元，一般被应用在工控等领域；上述片上系统，如果MCU是硬核单元，则MCU一般作为一个相对独立的系统，包括内核、指令存储器(Memory)和数据Memory，指令Memory和数据Memory是MCU运行指令和数据的存储介质，为避免指令被破而造成MCU奔溃，相关技术基于物理内存保护机制(physical memory protection)来设置MCU的Memory访问权限，例如，通过分区技术和物理内存保护机制(PMP)设置FPGA单元的逻辑不能访问MCU的指令Memory和数据Memory；当MCU没有被使用时，MCU内的指令Memory和数据Memory实际上是被浪费的。综上，如何提升片上系统的存储资源的应用效率，提升片上系统的工作性能，成为一个有待解决的问题。
发明内容
以下是对本申请详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种片上系统、装置及访问存储器的方法，能够提升片上系统的存储资源的应用效率和系统的工作性能。
本公开实施例提供了一种片上系统，包括：基于同一现场可编程门阵列FPGA芯片构建的微控制单元MCU和FPGA单元，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；
所述MCU未被使用时，所述FPGA单元通过所述总线接口访问所述MCU内的存储器Memory。
在一种示例性实例中，所述FPGA单元为主单元，所述MCU为从单元。
在一种示例性实例中，所述MCU为通过占据所述FPGA芯片的门阵列中的一个阵列块构建的单元。
在一种示例性实例中，所述MCU为所述FPGA芯片上通过硬件描述语言实例化的一个原语。
在一种示例性实例中，所述MCU内的存储器包括：指令存储器和数据存储器。
在一种示例性实例中，所述一组总线接口包括：
所述MCU内的从总线接口和所述FPGA单元内的主总线接口。
在一种示例性实例中，所述FPGA单元中还包括：用于进行通过所述主总线接口访问MCU的存储器的内存控制器的软核网际互连协议IP模块；
其中，所述内存控制器的软核IP模块包括：在FPGA单元的逻辑结构部分，通过硬件描述语言实现的IP模块。
在一种示例性实例中，所述硬件描述语言包括：Verilog或VHDL。
在一种示例性实例中，所述MCU未被使用，包括：
在MCU的寄存器传输级RTL中，不包含预先配置的调用MCU的原语；和/或，
系统未给所述MCU提供时钟。
另一方面，本公开实施例还提供一种装置，包括上述的片上系统。
再一方面，本公开实施例还提供一种访问存储器的方法，包括：
判断微控制单元MCU是否被使用；
MCU未被使用时，配置FPGA单元通过预先设置的一组总线接口访问MCU内的存储器；
其中，MCU和FPGA单元集成在同一FPGA芯片的，MCU为硬核单元，FPGA单元为逻辑单元。
与相关技术相比，本申请包括：基于同一现场可编程门阵列FPGA芯片构建的微控制单元MCU和FPGA单元，其特征在于，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；所述MCU未被使用时，所述FPGA单元通过所述总线接口访问所述MCU内的存储器Memory。本公开实施例在MCU未被使用时，通过预先设置的一组总线接口建立MCU和FPGA单元的通信连接，使得FPGA单元可以访问MCU的存储器，提升了片上系统的存储资源的应用效率和系统的工作性能。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本公开实施例片上系统的结构框图；
图2为本公开实施例FPGA门阵列的结构示意图；
图3为本公开实施例总线接口的示意图；
图4为本公开实施例访问存储器的方法的流程图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
图1为本公开实施例片上系统的结构框图，如图1所示，包括基于同一现场可编程门阵列(FPGA)芯片构建的微控制单元(MCU)和FPGA单元，其中，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；
MCU未被使用时，FPGA单元通过总线接口访问MCU内的存储器(Memory)。
本公开实施例在MCU未被使用时，通过预先设置的一组总线接口建立MCU和FPGA单元的通信连接，使得FPGA单元可以访问MCU的存储器，提升了片上系统的存储资源的应用效率和系统的工作性能。
在一种示例性实例中，本公开实施例构建了MCU和FPGA单元的FPGA芯片，属于基于物理内存保护机制设置MCU的Memory访问权限的芯片，包括但不限于通过分区技术和物理内存保护机制(PMP)设置FPGA单元的逻辑不能访问MCU的Memory。本公开实施例FPGA芯片还可以包括，通过其他方式设置MCU的Memory不被FPGA单元访问的芯片。
在一种示例性实例中，本公开实施例中的FPGA单元可以作为主(Master)单元，MCU可以作为从(Slave)单元。本公开实施例FPGA作为Master访问MCU内的memory时，须先关闭MCU里的clock gate，即MCU除内核在运转外其他部分都是关闭的，只确认从总线到memory的路线是在运行的。
本公开实施例通过设置FPGA单元和MCU的主从关系，总线接口的输入输出分别连接作为从单元的MCU和作为主单元的FPGA单元，MCU作为从单元被FPGA单元控制，通过上述主动的系统架构，为FPGA单元访问MCU的存储器提供架构支持。
在一种示例性实例中，本公开实施例中的MCU可以通过占据FPGA芯片的门阵列中的一个阵列块构建的单元。
本公开实施例芯片架构为FPGA可编程门阵列架构，MCU仅是门阵列中的一个块，参考图2所示的FPGA门阵列的结构，与相关其中的片上系统设计不同，本公开实施例MCU只是FPGA芯片的一个阵列块的架构设计，为实现FPGA单元访问MCU内的Memory提供了结构支撑。
在一种示例性实例中，本公开实施例中的MCU为FPGA芯片上通过硬件描述语言实例化的一个Primitive(原语)。
在一种示例性实例中，本公开实施例中的硬件描述语言包括：Verilog或VHDL。Verilog是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。VHDL语言是一种用于电路设计的高级语言，是用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言，主要用于描述数字系统的结构、行为、功能和接口；除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
在一种示例性实例中，本公开实施例中MCU内的Memory包括：指令Memory和数据Memory。
在一种示例性实例中，参照相关设计本公开实施例中的MCU还可以包括MCU内核。
在一种示例性实例中，本公开实施例中的一组总线接口包括：
MCU内的从(Slave)总线接口和FPGA单元内的主(Maste)总线接口。
在一种示例性实例中，本公开实施例中的FPGA单元中还包括：用于进行通过Maste总线接口访问MCU的Memory的内存控制器的软核IP模块；
其中，内存控制器的软核IP模块包括：在FPGA单元的逻辑结构(Logic Fabric)部分，通过硬件描述语言实现的IP模块。
图3为本公开实施例总线接口的示意图，如图3所示，本公开实施例FPGA单元经由该软核IP模块，通过Maste总线接口和Slave总线接口，进而访问MCU的存储器。本公开实施例访问MCU的存储器的处理，涉及Maste总线和Slave总线的信号，总线的信号可以包括地址总线信号、数据总线信号和控制总线信号，地址总线信号用于提供数据访问的地址，数据总线信号用于陈述读写的数据，控制总线信号用于控制读写方向。
在一种实施例实例中，本公开实施例编辑实现软核IP模块的硬件描述语言可以包括：Verilog或VHDL。
在一种实施例实例中，本公开实施例MCU未被使用，包括：
在MCU的寄存器传输级(RTL)中，不包含预先配置的调用MCU的原语(Primitive)；和/或，
系统未给MCU提供时钟。
本公开实施例中是否使用MCU，可以由技术人员根据芯片开发需求设计。
本公开实施例还提供一种装置，包括片上系统，片上系统包括集成在FPGA芯片的MCU和FPGA单元，其中，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；
MCU未被使用时，FPGA单元通过总线接口访问MCU内的存储器。
本公开实施例在MCU未被使用时，通过预先设置的一组总线接口建立MCU和FPGA单元的通信连接，使得FPGA单元可以访问MCU的存储器，提升了片上系统的存储资源的应用效率和系统的工作性能。
在一种示例性实例中，本公开实施例中的FPGA单元可以作为主(Master)单元，MCU可以作为从(Slave)单元。
本公开实施例通过设置FPGA单元和MCU的主从关系，总线接口的输入输出分别连接作为从单元的MCU和作为主单元的FPGA单元，MCU作为从单元被FPGA单元控制，通过上述主动的系统架构，为FPGA单元访问MCU的存储器提供架构支持。
在一种示例性实例中，本公开实施例中的MCU可以是通过占据FPGA芯片的门阵列中的一个阵列块构建的单元。
本公开实施例芯片架构为FPGA可编程门阵列架构，MCU仅是门阵列中的一个块，与相关其中的片上系统设计不同，本公开实施例MCU只是FPGA芯片的一个阵列块的架构设计，为实现FPGA单元访问MCU内的Memory提供了结构支撑。
在一种示例性实例中，本公开实施例中的MCU为FPGA芯片上通过硬件描述语言实例化的一个Primitive(原语)。
在一种示例性实例中，本公开实施例中的硬件描述语言包括：Verilog或VHDL。Verilog是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。VHDL语言是一种用于电路设计的高级语言，是用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言，主要用于描述数字系统的结构、行为、功能和接口；除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
在一种示例性实例中，本公开实施例中MCU内的Memory包括：指令Memory和数据Memory。
在一种示例性实例中，参照相关设计本公开实施例中的MCU还可以包括MCU内核。
在一种示例性实例中，本公开实施例中的一组总线接口包括：
MCU内的从(Slave)总线接口和FPGA单元内的主(Maste)总线接口。
在一种示例性实例中，本公开实施例中的FPGA单元中还包括：用于进行通过Maste总线接口访问MCU的Memory的内存控制器的软核IP模块；
其中，内存控制器的软核IP模块包括：在FPGA单元的逻辑结构(Logic Fabric)部分，通过硬件描述语言实现的IP模块。
本公开实施例FPGA单元经由该软核IP模块，通过Maste总线接口和Slave总线接口，进而访问MCU的存储器。
在一种实施例实例中，本公开实施例编辑实现软核IP模块的硬件描述语言可以包括：Verilog或VHDL。
在一种实施例实例中，本公开实施例MCU未被使用，包括：
在MCU的寄存器传输级(RTL)中，不包含预先配置的调用MCU的原语(Primitive)；和/或，系统未给MCU提供时钟。
图4为本公开实施例访问存储器的方法的流程图，如图4所示，包括：
步骤401、判断MCU是否被使用；
步骤402、MCU未被使用时，配置FPGA单元通过预先设置的一组总线接口访问MCU内的Memory；
其中，MCU和FPGA单元集成在同一FPGA芯片的，MCU为硬核单元，FPGA单元为逻辑单元。
在一种示例性实例中，本公开实施例可以由FPGA芯片作为执行主体实施上述处理。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (11)

1.一种片上系统，包括基于同一现场可编程门阵列FPGA芯片构建的微控制单元MCU和FPGA单元，其特征在于，MCU为硬核单元，FPGA单元为逻辑单元，MCU和FPGA单元通过预先设置的一组总线接口建立通信连接；
所述MCU未被使用时，所述FPGA单元通过所述总线接口访问所述MCU内的存储器。
2.根据权利要求1所述的片上系统，其特征在于，所述FPGA单元为主单元，所述MCU为从单元。
3.根据权利要求1所述的片上系统，其特征在于，所述MCU为通过占据所述FPGA芯片的门阵列中的一个阵列块构建的单元。
4.根据权利要求1所述的片上系统，其特征在于，所述MCU为所述FPGA芯片上通过硬件描述语言实例化的一个原语。
5.根据权利要求1所述的片上系统，其特征在于，所述MCU内的存储器包括：指令存储器和数据存储器。
6.根据权利要求1至5任一项所述的片上系统，其特征在于，所述一组总线接口包括：
所述MCU内的从总线接口和所述FPGA单元内的主总线接口。
7.根据权利要求6所述的片上系统，其特征在于，所述FPGA单元中还包括：
用于进行通过所述主总线接口访问MCU的存储器的内存控制器的软核网际互连协议IP模块；
其中，所述内存控制器的软核IP模块包括：在FPGA单元的逻辑结构部分，通过硬件描述语言实现的IP模块。
8.根据权利要求6所述的片上系统，其特征在于，所述硬件描述语言包括：Verilog或VHDL。
9.根据权利要求1所述的片上系统，其特征在于，所述MCU未被使用，包括：
在MCU的寄存器传输级RTL中，不包含预先配置的调用MCU的原语；和/或，
系统未给所述MCU提供时钟。
10.一种装置，其特征在于，包括如权利要求1～9任一项所述的片上系统。
11.一种访问存储器的方法，其特征在于，包括：
判断微控制单元MCU是否被使用；
MCU未被使用时，配置FPGA单元通过预先设置的一组总线接口访问MCU内的存储器；
其中，MCU和FPGA单元集成在同一FPGA芯片的，MCU为硬核单元，FPGA单元为逻辑单元。
CN202311164179.XA 2023-09-08 2023-09-08 一种片上系统、装置及访问存储器的方法 Pending CN117149699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311164179.XA CN117149699A (zh) 2023-09-08 2023-09-08 一种片上系统、装置及访问存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311164179.XA CN117149699A (zh) 2023-09-08 2023-09-08 一种片上系统、装置及访问存储器的方法

Publications (1)

Publication Number Publication Date
CN117149699A true CN117149699A (zh) 2023-12-01

Family

ID=88909823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311164179.XA Pending CN117149699A (zh) 2023-09-08 2023-09-08 一种片上系统、装置及访问存储器的方法

Country Status (1)

Country Link
CN (1) CN117149699A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169519A1 (en) * 2008-12-30 2010-07-01 Yong Zhang Reconfigurable buffer manager
CN107341053A (zh) * 2017-06-01 2017-11-10 深圳大学 异构多核可编程系统及其内存配置和计算单元的编程方法
WO2018114957A1 (en) * 2016-12-19 2018-06-28 Centre National De La Recherche Scientifique Parallel processing on demand using partially dynamically reconfigurable fpga
CN110806998A (zh) * 2019-10-22 2020-02-18 广东高云半导体科技股份有限公司 一种片上系统以及存储器
CN113495855A (zh) * 2020-03-19 2021-10-12 美光科技公司 利用全局共享上下文的存储器模块系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169519A1 (en) * 2008-12-30 2010-07-01 Yong Zhang Reconfigurable buffer manager
WO2018114957A1 (en) * 2016-12-19 2018-06-28 Centre National De La Recherche Scientifique Parallel processing on demand using partially dynamically reconfigurable fpga
CN107341053A (zh) * 2017-06-01 2017-11-10 深圳大学 异构多核可编程系统及其内存配置和计算单元的编程方法
CN110806998A (zh) * 2019-10-22 2020-02-18 广东高云半导体科技股份有限公司 一种片上系统以及存储器
CN113495855A (zh) * 2020-03-19 2021-10-12 美光科技公司 利用全局共享上下文的存储器模块系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李平: "《电子设计自动化技术》", 31 May 2008, 成都：电子科技大学出版社, pages: 7 *

Similar Documents

Publication Publication Date Title
US10599599B2 (en) Selectable peripheral logic in programmable apparatus
US7227378B2 (en) Reconfiguration of a programmable logic device using internal control
CN113918101B (zh) 一种写数据高速缓存的方法、系统、设备和存储介质
GB2370134A (en) Method of co-simulating a digital circuit
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN112732183B (zh) 异构系统存储设备的访问方法、装置、设备及存储介质
JP2020087499A (ja) スタティックランダムアクセスメモリにアクセスするための方法、装置、機器及び記憶媒体
CN115017845A (zh) 用于ip单元级别验证的总线驱动式芯片仿真激励模型
CN112039745B (zh) Can总线通讯控制系统及通信系统
CN111797390B (zh) 程序运行方法、装置、电子设备及计算机可读存储介质
KR20160039291A (ko) 칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들
CN117149699A (zh) 一种片上系统、装置及访问存储器的方法
CN117075930A (zh) 一种计算框架管理系统
CN113392052B (zh) 一种基于四路服务器的bios系统、方法及计算机可读存储介质
US6968415B2 (en) Opaque memory region for I/O adapter transparent bridge
CN113609052A (zh) 基于fpga和微处理器的芯片模拟系统及实现方法
US20210109674A1 (en) Memory command queue management
CN111427836A (zh) 一种总线资源配置调整的异构多核处理器
US20080313657A1 (en) Apparatus, system, and method for managing tray devices
CN112232004B (zh) 片上系统芯片设计方案的测试方法及片上系统
US20220197682A1 (en) Native-image in-memory cache for containerized ahead-of-time applications
CN112965698B (zh) 自动驾驶软件架构平台、构建方法和构建装置
CN111339060B (zh) 运算方法、装置、计算机设备和存储介质
CN116897581A (zh) 计算任务调度装置、计算装置、计算任务调度方法和计算方法
CN113688073A (zh) 一种sata从设备ip核测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination