CN117134852A - Ddrphy内部延时电路、运行方法和ddrphy结构 - Google Patents
Ddrphy内部延时电路、运行方法和ddrphy结构 Download PDFInfo
- Publication number
- CN117134852A CN117134852A CN202310783205.0A CN202310783205A CN117134852A CN 117134852 A CN117134852 A CN 117134852A CN 202310783205 A CN202310783205 A CN 202310783205A CN 117134852 A CN117134852 A CN 117134852A
- Authority
- CN
- China
- Prior art keywords
- delay
- ddrphy
- multiplexers
- modules
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000872 buffer Substances 0.000 claims description 31
- 230000001174 ascending effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及电路延时技术领域中的一种DDRPHY内部延时电路、运行方法和DDRPHY结构，包括若干组延时模块以及若干组与所述延时模块数量相匹配的多路复用器，若干所述延时模块与若干所述多路复用器串联连接，且相邻两组延时模块之间通过串联的一组多路复用器隔开，或相邻两组多路复用器之间通过串联的一组延时模块隔开，每组所述多路复用器输入端还连接有地址选择信号，解决了如何拓展延时单元中时间的选择性的问题。
Description
技术领域
本发明涉及电路延时技术领域，具体涉及一种DDRPHY内部延时电路、运行方法和DDRPHY结构。
背景技术
在不同的芯片上，由于ddrIO或者封装的延时不同，会导致芯片内部数据传输的时序被影响，而ddrphy就是用来应对这些不确定性的一个模块，所以对于不同的信号，ddrphy要能比较灵活地配置不同的延时，故选择一种使得延时选择范围大，变化精度高的延时结构变得非常重要。
发明内容
本发明针对现有技术中的缺点，提供了一种DDRPHY内部延时电路、运行方法和DDRPHY结构，解决了如何拓展延时单元中时间的选择性的问题。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种DDRPHY内部延时电路，包括若干组延时模块以及若干组与所述延时模块数量相匹配的多路复用器，若干所述延时模块与若干所述多路复用器串联连接，且相邻两组延时模块之间通过串联的一组多路复用器隔开，或相邻两组多路复用器之间通过串联的一组延时模块隔开，每组所述多路复用器的输入端还连接有地址选择信号。
可选的，每组所述延时模块内设置有不同数量的缓冲器，且每组所述延时模块内的缓冲器数量设置为“2”的指数幂个。
可选的，若干所述延时模块串联时，根据每组延时模块内的缓冲器数量进行“2”的升幂排列。
可选的，每组所述延时模块内的缓冲器的类型相同设置。
可选的，若干所述多路复用器为n级俩位的多路复用器。
可选的，若干所述延时模块运行时复用使用。
可选的，还包括延时抵消电路，所述延时抵消电路用于在不需要加延时模块部分，抵消多路复用器带来的延时。
可选的，所述延时抵消电路包括若干组多路复用器，若干所述多路复用器串联设置，且所述多路复用器的数量与所述延时模块的数量相同设置。
一种DDRPHY内部延时电路运行方法，所述运行方法应用于如上述任意一项所述的DDRPHY内部延时电路，包括以下步骤：
获取输入信号和获取地址选择信号，并将所述输入信号进行输入，将所述地址选择信号转换为二进制数据；
基于所述二进制数据判断是否加入延时模块，若是，则所述输入信号流经延时模块后得到输出信号，若否，则所述输入信号流经多路复用器后得到输出信号。
一种DDRPHY结构，所述DDRPHY结构包括如上述任意一项所述的DDRPHY内部延时电路。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
通过采用多路复用器将不同的延时模块隔开，并通过select信号选择输入和输出之间延时模块的数目，达到控制延时的目的，并且不同的延时模块使用同类型的缓冲器，且缓冲器的数量按照升幂关系增加，使得select信号的值真好与电路中所加的缓冲器数量相同，从而使得电路延时的选择与修改更为简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例一提出的一种DDRPHY内部延时电路图；
图2为本实施例一提出的延时模块内部的缓冲器数量设置图；
图3为本实施例一提出的延时抵消电路结构。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例一
一种DDRPHY内部延时电路，包括若干组延时模块以及若干组与延时模块数量相匹配的多路复用器，若干多路复用器为n级俩位的多路复用器，若干延时模块与若干多路复用器串联连接，且相邻两组延时模块之间通过串联的一组多路复用器隔开，或相邻两组多路复用器之间通过串联的一组延时模块隔开，每组多路复用器输入端还连接有地址选择信号。
具体地，如图1所示，本实施例以多路复用器和延时模块均设置有两组为例，首先输入信号din由多路复用器1的信号输入端输入，然后多路复用器1的信号输出端连接多路复用器2的信号输入端，多路复用器2的信号时呼出端得到延时后的信号dout，同时，多路复用器1的信号输入端还连接延时模块1的输出端，延时模块1的输入端与输入信号din相连，多路复用器2的信号输入端还连接延时模块2的输出端，而延时模块2的输入端与多路复用器1的信号输出端连接，另一方面，多路复用器2和多路复用器1的信号输入端均增加一路地址选择信号的输入，即增加select信号的输入。
此外，对于延时模块而言，每组延时模块内设置有不同数量的缓冲器，且每组延时模块内的缓冲器数量设置为“2”的指数幂个，若干延时模块串联时，根据每组延时模块内的缓冲器数量进行“2”的升幂排列，每组延时模块内的缓冲器的类型相同设置，即延时模块内的缓冲器(buffer)数量为2n，其中，n为自然数，且相邻的缓冲器的缓冲器数量呈升幂规则设置，如图2所示，为设置两组延时模块时，延时模块1和延时模块2内的缓冲器数量设置，具体地，延时模块1内的缓冲器数量为20个，即n＝0时；而延时模块2内的缓冲器数量为21个，即n＝1时。
另一方面，select信号的输入用于控制是否在信号传输过程中加入延时模块，具体地，通过select信号二进制转换后的结果作为判断是否在信号传输过程中加入延时模块的依据，更具体地，select信号二进制转换后的结果分为select[1]和select[0]两种情况，select[1]表示为select信号通过二进制转换后为1，定信号会流经延时模块后进入下一级电路，而select[0]则表示为select信号通过二进制转换后为0，定信号不会流经延时模块，即若干延时模块运行时复用使用，具体复用使用结果根据select信号决定。
更具象而言，延迟时间的选择是由不同多路复用器的1位sel信号进行控制，并且这n个1位的sel信号可以组成1个n位的select信号，这个select信号的值可以确定延时单元的个数，例如有4个多路复用器则select信号可以控制24-1个延时单元，当select信号为0时所有延时单元都不经过；当select信号为1时，最右边的多路复用器采用前一级信号输出端口传来的信号既延时模块传来的信号，其余的多路复用器都采用上端口传来的信号，不经过延时单元。
如图1所示，在多路复用器1上所输入的select信号经二进制转换后，转换结果为select[1]，而多路复用器2上所输入的select信号经二进制转换后，转换结果为select[0]，此时，din信号经过两个多路复用器到dout的过程中，只需要经过延时模块1内的一个缓冲器，而无需经过延时模块2中的两个缓冲器，从而通过控制select信号来控制任意自然数个缓冲器的延时
本实施例通过采用多路复用器将不同的延时模块隔开，并通过select信号选择输入和输出之间延时模块的数目，达到控制延时的目的，并且不同的延时模块使用同类型的缓冲器，且缓冲器的数量按照升幂关系增加，使得select信号的值真好与电路中所加的缓冲器数量相同，从而使得电路延时的选择与修改更为简单。
DDRPHY内部延时电路还包括延时抵消电路，延时抵消电路用于在不需要加延时模块部分，抵消多路复用器带来的延时，其中，延时抵消电路包括若干组多路复用器，若干多路复用器串联设置，且多路复用器的数量与所述延时模块的数量相同设置。
另一方面，如图3所示，还可在不需要加延时模块的部分，添加与延时模块相同数量的串联多路复用器，用于抵消多路复用器带来的延时，具体地，以四组多路复用器和四组延时模块进行说明，在图3中，dini信号输入至douti信号输出段电路即为延时抵消电路，具体地，由于多路复用器1、多路复用器2和多路复用器3所接入的select信号经二进制转换后，均为选择加入延时模块，而由于延时模块1内设置有1个缓冲器，延时模块2内设置有2个缓冲器，延时模块3内设置有4个缓冲器，此时经过select信号选择后，共需要通过七个缓冲器的延时，而在后续不需要加延时模块部分，可直接添加与延时模块相同数量的串联多路复用器，即四组多路复用器串联的电路，以此实现多路复用器的延时抵消。
实施例二
一种DDRPHY内部延时电路运行方法，，包括以下步骤：获取输入信号和获取地址选择信号，并将输入信号进行输入，将地址选择信号转换为二进制数据；基于二进制数据判断是否加入延时模块，若是，则输入信号流经延时模块后得到输出信号，若否，则输入信号流经多路复用器后得到输出信号，由于运行方法应用于如实施例一所述的DDRPHY内部延时电路，因此在本实施例中不做进一步赘述。
实施例三
一种DDRPHY结构，DDRPHY结构包括如实施例一所述的DDRPHY内部延时电路，而由于DDRPHY内部延时电路的具体延时会随着电压和温度的变化而变化，因此，DDRPHY结构还包括用于对DDRPHY内部延时电路进行延时时的校准电路。
以上所述，仅为本发明的较佳实施例，并非对本发明任何形式上和实质上的限制，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还将可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。凡熟悉本专业的技术人员，在不脱离本发明的精神和范围的情况下，当可利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对上述实施例所作的任何等同变化的更动、修饰与演变，均仍属于本发明的技术方案的范围内。
Claims (10)
1.一种DDRPHY内部延时电路，其特征在于，包括若干组延时模块以及若干组与所述延时模块数量相匹配的多路复用器，若干所述延时模块与若干所述多路复用器串联连接，且相邻两组延时模块之间通过串联的一组多路复用器隔开，或相邻两组多路复用器之间通过串联的一组延时模块隔开，每组所述多路复用器的输入端还连接有地址选择信号。
2.根据权利要求1所述的一种DDRPHY内部延时电路，其特征在于，每组所述延时模块内设置有不同数量的缓冲器，且每组所述延时模块内的缓冲器数量设置为“2”的指数幂个。
3.根据权利要求2所述的一种DDRPHY内部延时电路，其特征在于，若干所述延时模块串联时，根据每组延时模块内的缓冲器数量进行“2”的升幂排列。
4.根据权利要求1所述的一种DDRPHY内部延时电路，其特征在于，每组所述延时模块内的缓冲器的类型相同设置。
5.根据权利要求1所述的一种DDRPHY内部延时电路，其特征在于，若干所述多路复用器为n级俩位的多路复用器。
6.根据权利要求1所述的一种DDRPHY内部延时电路，其特征在于，若干所述延时模块运行时复用使用。
7.根据权利要求1所述的一种DDRPHY内部延时电路，其特征在于，还包括延时抵消电路，所述延时抵消电路用于在不需要加延时模块部分，抵消多路复用器带来的延时。
8.根据权利要求7所述的一种DDRPHY内部延时电路，其特征在于，所述延时抵消电路包括若干组多路复用器，若干所述多路复用器串联设置，且所述多路复用器的数量与所述延时模块的数量相同设置。
9.一种DDRPHY内部延时电路运行方法，其特征在于，所述运行方法应用于如权利要求1-8任意一项所述的DDRPHY内部延时电路，包括以下步骤：
获取输入信号和获取地址选择信号，并将所述输入信号进行输入，将所述地址选择信号转换为二进制数据；
基于所述二进制数据判断是否加入延时模块，若是，则所述输入信号流经延时模块后得到输出信号，若否，则所述输入信号流经多路复用器后得到输出信号。
10.一种DDRPHY结构，其特征在于，所述DDRPHY结构包括如权利要求1-8任意一项所述的DDRPHY内部延时电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310783205.0A CN117134852A (zh) | 2023-06-29 | 2023-06-29 | Ddrphy内部延时电路、运行方法和ddrphy结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310783205.0A CN117134852A (zh) | 2023-06-29 | 2023-06-29 | Ddrphy内部延时电路、运行方法和ddrphy结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117134852A true CN117134852A (zh) | 2023-11-28 |
Family
ID=88859084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310783205.0A Pending CN117134852A (zh) | 2023-06-29 | 2023-06-29 | Ddrphy内部延时电路、运行方法和ddrphy结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117134852A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114518902A (zh) * | 2020-11-20 | 2022-05-20 | 马来西亚瑞天芯私人有限公司 | 一种内存定序器系统和应用该系统的内存定序方法 |
| CN115021725A (zh) * | 2022-06-20 | 2022-09-06 | 东芯半导体股份有限公司 | 时序转换装置、方法、写入均衡系统及计算机可读取介质 |
| US20220385280A1 (en) * | 2021-05-25 | 2022-12-01 | Synopsys, Inc. | Testable time-to-digital converter |
-
2023
- 2023-06-29 CN CN202310783205.0A patent/CN117134852A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114518902A (zh) * | 2020-11-20 | 2022-05-20 | 马来西亚瑞天芯私人有限公司 | 一种内存定序器系统和应用该系统的内存定序方法 |
| US20220385280A1 (en) * | 2021-05-25 | 2022-12-01 | Synopsys, Inc. | Testable time-to-digital converter |
| CN115021725A (zh) * | 2022-06-20 | 2022-09-06 | 东芯半导体股份有限公司 | 时序转换装置、方法、写入均衡系统及计算机可读取介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2004130346A (ru) | Способы и устройства для осуществления канала связи переменной разрядности | |
| US20090021407A1 (en) | Analog to digital converter with a series of delay units | |
| US8086918B2 (en) | High-speed serial transfer device test data storage medium and device | |
| CN101042685B (zh) | 内嵌式系统与其控制方法 | |
| US10972249B1 (en) | System and method for data sampler drift compensation | |
| CN110807295A (zh) | 集成电路时钟树综合优化方法 | |
| CN117134852A (zh) | Ddrphy内部延时电路、运行方法和ddrphy结构 | |
| US11736118B2 (en) | Method for outputting a current and current output circuit | |
| CN111767687A (zh) | 一种多路并行数据采样系统及方法 | |
| US7480844B2 (en) | Method for eliminating hold error in scan chain | |
| KR100318956B1 (ko) | 비동기전송모드의셀을다중화하는장치및방법 | |
| US9800435B1 (en) | Multiplexer loop architecture for decision feedback equalizer circuits | |
| US7788528B2 (en) | Repair module for memory, repair device using the same and method thereof | |
| CN100490328C (zh) | 模数变换器和产生用于模数转换器的中间码的方法 | |
| US9692618B2 (en) | Pipeline multiplexer loop architecture for decision feedback equalizer circuits | |
| CN114217857B (zh) | 一种数据处理电路、系统及数据处理方法 | |
| KR100366833B1 (ko) | 집적회로용 테스트 패턴을 발생시키는 방법 | |
| KR19990055984A (ko) | 직렬 데이터의 전송속도 변환 장치 | |
| JP2005101695A (ja) | 相関検出装置 | |
| KR20050019953A (ko) | 유사 8비트/10비트 코드 발생 방법 및 이를 이용한 유사8비트/10비트 코드 발생장치 | |
| US6115424A (en) | Coding method of dividing information block serving as conversion unit into a plurality of sub-blocks to perform coding for each sub-block, and coding apparatus | |
| US20070079165A1 (en) | Multi-stage clock selector | |
| US20230126504A1 (en) | Detection circuit and detection method | |
| JP4945800B2 (ja) | デマルチプレクサ回路 | |
| SU1164744A1 (ru) | Способ логарифмического преобразовани напр жени в двоичный код и устройство дл его осуществлени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 311400 4th floor, building 9, Yinhu innovation center, No.9 Fuxian Road, Yinhu street, Fuyang District, Hangzhou City, Zhejiang Province Applicant after: Zhejiang Xinmai Microelectronics Co.,Ltd. Address before: 311400 4th floor, building 9, Yinhu innovation center, No.9 Fuxian Road, Yinhu street, Fuyang District, Hangzhou City, Zhejiang Province Applicant before: Hangzhou xiongmai integrated circuit technology Co.,Ltd. |
|
| CB02 | Change of applicant information |