CN117134745A - 时钟生成器和包括该时钟生成器的电子设备 - Google Patents

Abstract

一种时钟生成设备，包括第一电压输出电路，第一电压输出电路被配置为响应于初始时钟信号输出与供电电压对应的第一电压、时钟输出电路，时钟输出电路被配置为以与第一电压和负反馈电压之间的差对应的周期生成初始时钟信号和最终时钟信号、负反馈电压生成电路，负反馈电压生成电路被配置为从与最终时钟信号的频率和第二电压对应的并且被滤波成均匀的电压电平的参考值生成负反馈电压、以及第二电压输出电路，被配置为向负反馈电压生成电路输出第二电压，第二电压与第一电压相比具有对供电电压的波动的更低的灵敏度。

Description

时钟生成器和包括该时钟生成器的电子设备

相关申请的交叉引用

本申请要求于2022年5月25日在韩国知识产权局提交的第10-2022-0064200号韩国专利申请的优先权，其公开内容通过引用整体并入本文。

技术领域

各种示例实施例一般地涉及时钟生成器和/或包括时钟生成器的电子设备，并且更具体地，涉及具有高精确度(accuracy)的时钟生成器和/或包括时钟生成器的电子设备。

背景技术

电子设备与时钟同步操作。为此，有必要/期望为电子设备的稳定操作生成精确的时钟。特别地，随着电子设备高度集成和高速率操作，对生成能够保证或改进操作的可靠性和/或能够实现低功率操作的时钟的需求越来越大。

发明内容

各种示例实施例提供了具有高精确度的时钟生成器和/或包括时钟生成器的电子设备。

可替代地或附加地，各种示例实施例提供了具有高精确度同时以低功率操作的时钟生成器和包括时钟生成器的电子设备。

根据各种示例实施例，时钟生成设备可以包括，第一电压输出电路，第一电压输出电路被配置为响应于初始时钟信号输出与供电(power supply)电压对应的第一电压，时钟输出电路，时钟输出电路被配置为生成初始时钟信号和最终时钟信号，以与第一电压和负反馈电压之间的差对应的周期(period)生成初始时钟信号和最终时钟信号，负反馈电压生成电路，负反馈电压生成电路被配置为从与最终时钟信号的频率和第二电压对应的参考值生成负反馈电压，该参考值被滤波成均匀的电压电平，以及第二电压输出电路，第二电压输出电路被配置为向负反馈电压生成电路输出第二电压，与第一电压相比第二电压具有对供电电压的波动更低的灵敏度。

根据各种示例实施例，时钟生成设备可以包括，内部电压输出电路，内部电压输出电路被配置为响应于初始时钟信号输出第一电压和第二电压，第一电压和第二电压分别与供电电压对应，时钟输出电路，时钟输出电路被配置为生成初始时钟信号和最终时钟信号，初始时钟信号和最终时钟信号以与第一电压和负反馈电压之间的差对应的周期生成，以及负反馈电压生成电路，负反馈电压生成电路被配置为响应于最终时钟信号生成与第二电压对应的负反馈电压。负反馈电压生成电路包括，开关电容器电路，连接在第n节点和被配置为连接到接地电压的接地节点之间，并且开关电容器电路被配置为将与第二电压对应的第(2-2)电压施加到第n节点、采样和保持电路，在第n节点处与开关电容器电路串联连接，并且采样和保持电路被配置为从第(2-2)电压提取参考值、以及第一放大器，被配置为分别通过第一输入端和第二输入端接收参考值和第(2-1)电压，放大参考值和第(2-1)电压之间的差，并通过输出端输出负反馈电压。

根据各种示例实施例，电子设备可以包括时钟生成设备，以及电源管理集成电路，电源管理集成电路被配置为与从时钟生成设备接收的最终时钟信号同步地执行电源管理操作。

附图说明

示例实施例的上述和其他目的和/或特征将通过参考附图详细描述其实施例而变得清晰。

图1是示出根据各种示例实施例的时钟生成设备的示图。

图2至图4是示出根据各种示例实施例的负反馈电压生成单元的示例的示图。

图5是示出包括图4的负反馈电压生成单元的时钟生成设备的示图。

图6是示出根据各种示例实施例的时钟生成设备的示图。

图7是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

图8是示出根据各种示例实施例的开关信号的示图。

图9是根据各种示例实施例的用于描述生成负反馈电压的操作的示图。

图10是示出根据各种示例实施例的时钟生成设备的示图。

图11是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

图12是示出根据各种示例实施例的负反馈电压生成单元的示图。

图13和14是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

图15是示出根据各种示例实施例的时钟生成设备的操作结果的示图。

图16是示出根据各种示例实施例的负反馈电压生成单元的示图。

图17是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

图18和19是示出根据各种示例实施例的时钟生成设备的示例的示图。

图20是示出根据各种示例实施例的电子设备的示图。

具体实施方式

下面，将详细、清楚地描述各种实施例到本领域普通技术人员可以或可以容易地实现示例实施例的程度。

图1是示出根据各种示例实施例的时钟生成设备的示图。

参考图1，通过使用给定幅度的负反馈电压Vnf生成最终时钟信号CKf，根据各种示例实施例的时钟生成设备100即使在供电电压VDD改变的情况下也可以生成具有高精确度的最终时钟信号CKf。在这种情况下，最终时钟信号CKf的精确度高可以意味着或可以对应于时钟的周期和/或占空比在针对时钟生成设备100设计的值的误差范围内。

根据各种示例实施例的时钟生成设备100可以包括第一电压输出单元/电路120、时钟输出单元/电路140、负反馈电压生成单元/电路160和第二电压输出单元/电路180。

第一电压输出单元120可以响应于初始时钟信号CKp输出与供电电压VDD对应的第一电压V1。供电电压VDD可以是或可以对应于电池电压和/或可以是整流电压。在一些示例实施例中，供电电压VDD是DC电压。初始时钟信号CKp可以被生成为具有与最终时钟信号CKf相比短的占空比。初始时钟信号CKp的占空比可以按要求设置为对应于第一电压V1的波形和/或周期。作为用于连同负反馈电压Vnf一起生成最终时钟信号CKf的电压的第一电压V1，可以以三角波的形状生成；然而，示例实施例不一定限于此。

时钟输出单元140可以生成初始时钟信号CKp和最终时钟信号CKf。初始时钟信号CKp和最终时钟信号CKf可以被生成为具有与第一电压V1和负反馈电压Vnf之间的差对应的周期。根据各种示例实施例的时钟输出单元140的整体可以不包括晶体，例如可以不包括石英晶体，从而改进集成度。

时钟输出单元140可以为第一电压输出单元120提供初始时钟信号CKp；此外，时钟输出单元140可以为诸如负反馈电压生成单元160的时钟生成设备100的一个或多个其它功能块(或知识产权块及/或标准单元)提供最终时钟信号CKf，并且因此，可以更容易地控制时钟生成设备100的操作定时。可替代地或附加地，最终时钟信号CKf可以被提供给时钟生成设备100的外部，以便用于同步诸如电源管理集成电路(PMIC)的电子设备的操作。图1中示出了将最终时钟信号CKf提供给外部(例如电源管理集成电路)的示例，但是示例实施例不限于此。例如，根据各种示例实施例的时钟生成设备100可以在各种电子设备中实现。

负反馈电压生成单元160可以响应于最终时钟信号CKf生成与第二电压V2对应的负反馈电压Vnf。与第一电压输出单元120输出的第一电压V1相比，用于生成负反馈电压Vnf的第二电压V2对供电电压VDD的波动可以具有低灵敏度。供电电压VDD的波动可以意味着或对应于供电电压VDD根据工艺、电压和温度(PVT)变化的改变(或波动)率。例如，在最初设置为3V的供电电压VDD由于PVT变化而改变为3.1V的情况下，可以计算出供电电压VDD对PVT改变量的波动为3.3％。

为了生成对供电电压VDD的波动的灵敏度低于第一电压V1的第二电压V2，还可以通过负反馈电压生成单元160对供电电压VDD执行一次或多次稳压(stabilization)处理，因此，可以生成第二电压V2。

第二电压V2可以从第二电压输出单元180供应，并且第二电压输出单元180可以通过内部逻辑执行稳压处理，和/或第二电压输出单元180可以从外部接收经历稳压处理的电压，并且可以供应第二电压V2。例如，第二电压输出单元180可以从时钟生成设备100的外部接收供电电压VDD，并且可以通过减轻供电电压VDD的波动的内部逻辑生成第二电压V2。可替代地或附加地，第二电压输出单元180可以从时钟生成设备100的外部接收通过对供电电压VDD执行第一稳压处理而获得的电压，并且可以输出通过内部逻辑对接收的电压执行附加稳压操作而生成的第二电压V2。

根据各种示例实施例的时钟生成设备100可以使用供电电压VDD的波动的影响被减小或最小化的第二电压V2，以用于生成负反馈电压Vnf的目的，因此可以输出即使在供电电压VDD改变时精确度也很高的最终时钟信号CKf。

可替代地或附加地，由于通过使用具有更均匀电压电平的参考值生成负反馈电压Vnf，根据各种示例实施例的时钟生成设备100可以减少或最小化负反馈电压Vnf的电压电平的波动，因此可以输出即使在供电电压VDD改变时精确度也很高的最终时钟信号CKf。例如，可以通过提取第二电压V2的电压值作为均匀电压电平来生成参考值。第二电压V2是对应于最终时钟信号CKf的阻抗的电压。

稍后将详细描述第一电压输出单元/电路120、时钟输出单元/电路140、负反馈电压生成单元/电路160和第二电压输出单元/电路180的结构和操作。

根据各种示例实施例的时钟生成设备100可以在生成负反馈电压Vnf时使用对供电电压VDD的改变不敏感或不太敏感的第二电压V2，并且负反馈电压生成单元160可以在能够生成稳定的负反馈电压Vnf同时降低集成度的结构中实现。这将在下面描述

图2是示出根据各种示例实施例的负反馈电压生成单元或电路的示图。

参考图2，根据各种示例实施例的负反馈电压生成单元160可以包括第(2-1)电压生成单元/电路161、第(2-2)电压生成单元/电路162、滤波单元/电路163、以及放大单元/电路164。

第(2-1)电压生成单元161可以基于对应于第二电压V2的电压值生成第(2-1)电压V2-1。例如，第(2-1)电压V2-1可以被生成为具有基于固定电阻器确定的电压电平。

第(2-2)电压生成单元162可以响应于最终时钟信号CKf，基于对应于第二电压V2的电压值生成第(2-2)电压V2-2。第(2-2)电压V2-2可以是或可以基于与对应于最终时钟信号CKf的频率的阻抗相关联的电压。第(2-2)电压V2-2可以具有可变的值，例如可以在第一范围内变化。例如，第(2-2)电压V2-2可以是取决于最终时钟信号CKf的频率而改变的阻抗的电压。

滤波单元163可以将第(2-2)电压V2-2滤波为均匀电压电平的参考值Vr，并且放大单元164可以放大第(2-1)电压V2-1和参考值Vr之间的差，并且可以输出负反馈电压Vnf作为放大结果。

根据各种示例实施例的负反馈电压生成单元160可以通过凭借第(2-2)电压V2-2的滤波提取参考值Vr并移除参考值Vr的波动来减小或最小化负反馈电压Vnf的变化。

图3是示出根据各种示例实施例的负反馈电压生成单元的示图。

图3的负反馈电压生成单元160可以包括第(2-1)电压生成单元161、第(2-2)电压生成单元162、滤波单元163和放大单元164。另外，图3的负反馈电压生成单元160的第(2-2)电压生成单元/电路162可以被实现为像开关电容器电路那样通过开关操作来执行频率-阻抗转换操作。在这种情况下，可以改进第(2-2)电压生成单元162的集成度和稳定性。

图3的负反馈电压生成单元160还可以包括开关控制单元/电路165，以用于控制第(2-2)电压生成单元162的开关操作的目的。开关控制单元165可以生成对应于最终时钟信号CKf的第一开关信号S1，并且可以将第一开关信号S1提供给第(2-2)电压生成单元162。第一开关信号S1可以被生成为对应于用于执行频率-阻抗转换操作的开关的数量，并且可以被生成为具有与频率-阻抗转换操作中所要求的控制操作对应的周期和/或占空比。

图4是示出根据各种示例实施例的负反馈电压生成单元的示图。

如同图3的负反馈电压生成单元160，图4的负反馈电压生成单元160可以包括第(2-1)电压生成单元161、第(2-2)电压生成单元162、滤波单元163、放大单元164和开关控制单元165。第(2-2)电压生成单元162可以被实现为像开关电容器电路那样通过开关操作来执行频率-阻抗转换操作。

此外，图4的负反馈电压生成单元160的滤波单元163可以被实现为包括采样和保持电路，以用于通过开关操作从第(2-2)电压V2-2中提取参考值Vr的目的。采样和保持电路可以通过开关操作的控制从第(2-2)电压V2-2采样并保持参考值Vr。

开关控制单元/电路165还可以生成第二开关信号S2，以用于控制采样和保持电路的开关操作的目的。在这种情况下，开关控制单元165可以生成第二开关信号S2以不同于属于第一开关信号S1的对应开关信号的转变定时。通过防止或减少第(2-2)电压V2-2快速改变的问题的可能性和/或影响，可以执行稳定的操作，当第一开关信号S1和第二开关信号S2同时转变时，可能发生该问题。

图4中示出了一个开关控制单元165生成第一开关信号S1和第二开关信号S2两者的示例，但是示例实施例不限于此。例如，第一开关信号S1和第二开关信号S2可以由分开的开关控制单元生成。

图5是示出包括图4的负反馈电压生成单元的时钟生成设备的示图。

参考图5，第一电压输出单元120可以响应于初始时钟信号CKp输出对应于供电电压VDD的第一电压V1。时钟输出单元/电路140可以生成具有与第一电压V1和负反馈电压Vnf之间的差对应的周期的初始时钟信号CKp和最终时钟信号CKf，可以将初始时钟信号CKp提供给第一电压输出单元120，并且可以将最终时钟信号CKf提供给负反馈电压生成单元160。

负反馈电压生成单元160可以响应于最终时钟信号CKf生成对应于第二电压V2的负反馈电压Vnf。为此，负反馈电压生成单元160可以包括第(2-1)电压生成单元/电路161、第(2-2)电压生成单元/电路162、滤波单元/电路163、放大单元/电路164和开关控制单元165。第(2-1)电压生成单元161可以基于参考电阻器Rref的电压值生成第(2-1)电压V2-1，并且第(2-2)电压生成单元162可以基于频率-阻抗转换电路162-2的等效电阻器Req的电压值生成第(2-2)电压V2-2。如上所述，频率-阻抗转换电路162-2可以被实现为包括开关电容器电路。

在这种情况下，可以通过将对应于第二电压V2的第(2-1)电流I2-1和第(2-2)电流I2-2分别施加到与参考电阻器Rref连接的第一节点ND1和与等效电阻器Req连接的第二节点ND2来生成第(2-1)电压V2-1和第(2-2)电压V2-2。

滤波单元163可以从第(2-2)电压V2-2提取参考值Vr。放大单元164可以放大第(2-1)电压V2-1和参考值Vr之间的差，并且可以输出与放大结果对应的负反馈电压Vnf。在这种情况下，开关控制单元165可以响应于最终时钟信号CKf生成第一开关信号S1和第二开关信号S2，以用于控制频率-阻抗转换电路162-2和滤波单元163的开关操作。

第二电压V2可以从第二电压输出单元180供应。

图6是示出根据各种示例实施例的时钟生成设备的示图。

如在图1的时钟生成设备100中，为了生成即使在供电电压VDD波动时也具有高精确度的最终时钟信号CKf，图6的时钟生成设备100可以包括第一电压输出单元120、时钟输出单元140、负反馈电压生成单元160和第二电压输出单元180。

在这种情况下，可以在供电电压VDD被施加到第一电压输出单元120和第二电压输出单元180两者的状态下生成第一电压V1和第二电压V2。然而，如上所述，与第一电压V1相比，可以生成使得对供电电压VDD的波动的灵敏度低的第二电压V2。例如，与第一电压V1相比，第二电压V2可以通过进一步对供电电压VDD执行一次或多次稳压处理而生成。为此，第二电压输出单元180可以包括减轻施加的供电电压VDD的波动的内部逻辑。

图7是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

参考图4、图6和图7，为了生成即使在供电电压VDD波动时也具有高精确度的最终时钟信号CKf，根据各种示例实施例的时钟生成设备100可以包括第一电压输出单元120，时钟输出单元140、负反馈电压生成单元160和第二电压输出单元180。

第一电压输出单元120可以包括并联连接在与供电电压VDD连接的第一电压节点NDa和接地电压之间的电容器Ca和开关SWa。开关SWa可以响应于初始时钟信号CKp而开关(或者导通或者断开)。开关SWa可以是晶体管；然而，示例实施例不限于此。由于电容器Ca取决于开关SWa的开关操作被充电和放电，三角形波形的第一电压V1可以在第一电压节点NDa处形成。

第二电压输出单元180可以与第一电压输出单元120分开提供。第二电压输出单元180可以包括晶体管Tb，该晶体管Tb包括被连接以接收与供电电压VDD连接的第21电压节点NDb1的电压的栅极、连接在供电电压VDD和第22电压节点NDb2之间的漏极和源极、以及放置在第21电压节点NDb1和接地电压之间的电阻器Rb。

流过供电电压VDD和第22电压节点NDb2之间的晶体管Tb的电流可以由第21电压节点NDb1的电压控制。在这种情况下，第22电压节点NDb2的电压可以作为第二电压V2输出。因此，即使第21电压节点NDb1的电压由于供电电压VDD的波动而改变，第二电压V2的波动也可以被减轻或至少部分地被减轻。

时钟输出单元140可以包括比较器142、延迟器144和分频器146。

比较器142可以比较第一电压V1和负反馈电压Vnf并且可以输出比较结果。例如，比较器142可以在负反馈电压Vnf的电压电平大于第一电压V1的时间段期间输出第一逻辑电平(例如，逻辑低)。

延迟器144可以延迟比较器142的输出并且可以输出初始时钟信号CKp作为延迟结果。在这种情况下，延迟器144可以将比较器142的输出延迟为与所要求的第一电压V1的脉冲间隔一样多。

分频器(divider)146可以对初始时钟信号CKp进行分频并且可以输出最终时钟信号CKf作为分频结果。例如，分频器146可以用1/2分频器(或二分之一分频器)实现并且可以基于具有短占空比的初始时钟信号CKp输出具有0.5的占空比的最终时钟信号CKf。如上所述，根据各种示例实施例的负反馈电压生成单元160可以基于最终时钟信号CKf进行操作。在这种情况下，与使用没有修改的具有短占空比的初始时钟信号CKp的情况相比，可以防止异常开关操作，并且可以稳定地生成负反馈电压Vnf。

负反馈电压生成单元160的第(2-1)电压生成单元161可以包括串联连接在第二电压V2和接地电压之间的第一电阻器R1和参考电阻器Rref。第(2-2)电压生成单元162可以包括串联连接在第二电压V2和接地电压之间的第二电阻器R2和频率-阻抗转换电路162-2。

图7示出了用开关电容器电路实现频率-阻抗转换电路162-2的示例。开关电容器电路可以包括串联连接在第二节点ND2和接地电压之间的第(1-1)开关SW1-1和第(1-2)开关SW1-2，以及与第(1-2)开关SW1-2并联连接的开关电容器Csw。

图7示出了用采样和保持电路实现滤波单元163的示例。采样和保持电路可以包括串联连接在第二节点ND2和第五节点ND5之间的第(2-1)开关SW3和第(2-2)开关SW4，以及连接在第四节点ND4和接地电压之间的采样电容器Cs。

图5的放大单元164可以包括第一放大器AMP1。

例如，负反馈电压生成单元160可以包括连接在第二电压V2和第一节点ND1之间的第一电阻器R1、连接在第二电压V2和第二节点ND2之间的第二电阻器R2、连接在第一节点ND1和接地电压之间的参考电阻器Rref、响应于第(1-1)开关信号S1-1而导通的并连接在第二电压V2和第三节点ND3之间的第(1-1)开关SW1-1，响应于第(1-2)开关信号S1-2而导通的并连接在第三节点ND3和接地电压之间的第(1-2)开关SW1-2，在第三节点ND3和接地电压之间与第(1-2)开关SW1-2并联连接的开关电容器Csw，连接在第二节点ND2和第四节点ND4之间并响应于第(2-1)开关信号S2-1而导通的第(2-1)开关SW3，连接在第四节点ND4和第五节点ND5之间并响应于第(2-2)开关信号S2-2而导通的第(2-2)开关SW4、连接在第四节点ND4和接地电压之间的采样电容器Cs、以及第一放大器AMP1，该第一放大器AMP1包括接收第一节点ND1的电压值(即，第(2-1)电压V2-1)的第一输入端、接收第四节点ND4的电压值Vcs的第二输入端、以及输出负反馈电压Vnf的输出端。

第二电阻器R2可以具有与第一电阻器R1相同的电阻值。在图7所示的电路结构中，当第一电阻器R1和第二电阻器R2具有相同的电阻值时，参考电阻器Rref可以与等效电阻器Req的电阻值相同。在这种情况下，等效电阻器Req的电阻值可以是最终时钟信号CKf与开关电容器Csw的电容的乘积的倒数。

第一电阻器R1和参考电阻器Rref可以串联连接在第二电压V2和接地电压之间，第一电阻器R1的一端和参考电阻器Rref的一端两者可以与第一节点ND1连接，第一电阻器R1和参考电阻器Rref中的一个可以具有正温度系数，其另一个可以具有负温度系数。根据该配置，即使温度(例如环境温度)改变，也可以均匀地或更均匀地生成第(2-1)电压V2-1。

图8是示出根据各种示例实施例的开关信号的示图。

参考图7和图8，响应于最终时钟信号CKf，开关控制单元165可以生成具有不同的转变定时并具有相同的周期的第(1-1)开关信号S1-1、第(1-2)开关信号S1-2、第(2-1)开关信号S2-1、第(2-2)开关信号S2-2。第(1-1)开关信号S1-1、第(1-2)开关信号S1-2、第(2-1)开关信号S2-1、以及第(2-2)开关信号S2-2可以分别控制第(1-1)开关SW1-1、第(1-2)开关SW1-2、第(2-1)开关SW3和第(2-2)开关SW4的开关操作。

开关信号S1-1可以例如与最终时钟信号CKf同步地生成，以便在第一周期Tp1的时间点t2处转变为逻辑高并且在时间点t4处转变为逻辑低。下一个周期可以从时间点t7开始重复。

开关信号S1-2可以被生成为不同于第(1-1)开关信号S1-1的使能周期。例如，当第(1-1)开关信号S1-1处于逻辑低时，第(1-2)开关信号S1-2可以处于逻辑高；当第(1-1)开关信号S1-1处于逻辑高时，第(1-2)开关信号S1-2可以处于逻辑低。可替代地或附加地，开关控制单元165可以生成第(1-1)开关信号S1-1和第(1-2)开关信号S1-2，使得存在时间段t4至t6，其中，第(1-1)开关信号S1-1和第(1-2)开关信号S1-2两者为逻辑低。例如，在从t0到t2的时间段和从t4到t6的时间段，第(1-1)开关信号S1-1和第(1-2)开关信号S1-2两者可以具有对应于逻辑低的逻辑电平。

第(2-1)开关信号S2-1可以被生成以与第(1-1)开关信号S1-1具有第一时间Td的差而进行转变。第一时间Td可以设置为比第(1-1)开关信号S1-1和第(1-2)开关信号S1-2两者处于逻辑低的时间段t4至t6更短。因此，在第(2-1)开关SW3被断开之后，第(1-1)开关SW1-1可以被断开。例如，开关电容器Csw的电压Vsw可以通过第二节点ND2充电到采样电容器Cs，其中，第(1-1)开关SW1-1和第(2-1)开关SW3两者被使能。当第(1-1)开关SW1-1和第(2-1)开关SW3同时导通或断开时，可以防止例如第(2-2)电压V2-2的第二节点ND2的电压急剧改变。第一时间Td的长度可以取决于第(2-2)电压V2-2的幅度、每个电路元件的特性等不同地设置。

第(2-2)开关信号S2-2可以被生成为不同于第(2-1)开关信号S2-1的使能周期。例如，当第(2-1)开关信号S2-1处于逻辑低时，第(2-2)开关信号S2-2可以处于逻辑高；当第(2-1)开关信号S2-1处于逻辑高时，第(2-2)开关信号S2-2可以处于逻辑低。此外，开关控制单元165可以生成第(2-1)开关信号S2-1和第(2-2)开关信号S2-2，使得存在时间段t3至t5，其中，第(2-1)开关信号S2-1和第(2-2)开关信号S2-2两者处于逻辑低。

上面描述了开关信号被生成为具有不同转变定时的示例。然而，在存在执行相同操作的两个或更多个开关的情况下，与执行相同操作的开关相关联的开关信号可以被生成为具有相同的转变定时。

图9是用于描述根据各种示例实施例的生成负反馈电压的操作的示图。

参考图7至图9，在时间点t1处，当第(2-1)开关信号S2-1从逻辑低转变为逻辑高时，采样和保持电路的第(2-1)开关SW3可以导通，并且可以连接第二节点ND2和第四节点ND4。在从时间点t1经过第一时间Td的时间点t2处，第(1-1)开关信号S1-1可以从逻辑低转变为逻辑高。由于开关电容器电路的第(1-1)开关SW1-1被第(1-1)开关信号S1-1导通，第二节点ND2和第三节点ND3可以连接，并且因此，第三节点ND3和第四节点ND4可以连接。

因此，在第(1-1)开关信号S1-1和第(2-1)开关信号S2-1的使能周期t2至t3中，第三节点ND3的电压Vsw和第四节点ND4的电压Vcs，例如，开关电容器Csw的电压和采样电容器Cs的电压可以增加。此外，第三节点ND3和第四节点ND4之间的第二节点ND2的电压，例如第(2-2)电压V2-2可以增加。

在时间点t3处，当第(2-1)开关信号S2-1从逻辑高转变为逻辑低时，第四节点ND4的电压Vcs可以保持在参考值Vr。

同样地，在时间点t4处，随着第(1-1)开关信号S1-1由逻辑高转变为逻辑低，第三节点ND3的电压Vsw可以保持在参考值Vr处，然后可以在第(1-2)开关信号S1-2从逻辑低转变为逻辑高的时间点t6处降低至接地电压。原因可以是当第(1-2)开关信号S1-2从逻辑低转变为逻辑高时，开关电容器电路的第(1-2)开关SW1-2导通，因此第三节点ND3与接地电压连接。

在t3到t4的时间段内，由于第二节点ND2和第三节点ND3连接，第二节点ND2的电压，即第(2-2)电压V2-2可以连同第三节点ND3的电压Vsw一起增加到参考电压值Vr。接下来，从第(1-1)开关信号S1-1从逻辑高转变为逻辑低的时间点t4至第(1-2)开关信号S1-2从逻辑低转变为逻辑高的时间点t6，第三节点ND3的电压Vsw可以保持在参考值Vr处，并且作为第二节点ND2的电压的第(2-2)电压V2-2可以平滑地增加然后可以保持在对应的电压电平直到时间点t7，在时间点t7处开始第一周期Tp1的下一个周期。在时间点t7处，第(1-1)开关SW1-1可以再次导通，并且第二节点ND2的电荷可以瞬间转移到开关电容器Csw。这样，作为第二节点ND2的电压的第(2-2)电压V2-2可以降低到给定电压电平，然后可以连同第三节点ND3的电压Vsw一起再次升高。

如上所述，在第(2-1)开关信号S2-1转变为逻辑低的时间点t3之后，第四节点ND4的电压Vcs可以保持在参考值Vr处。当第(2-2)开关SW4在第四节点ND4的电压Vcs被设置为参考值Vr的状态下导通，参考值Vr可以被施加到第五节点ND5。例如，当第(2-2)开关信号S2-2转变为逻辑高，第(2-2)开关SW4可以导通，因此，第四节点ND4和第五节点ND5可以被连接。

第五节点ND5的电压，例如参考值Vr可以被输入到第一放大器AMP1的输入端。因为施加到第一放大器AMP1的输入端的参考值Vr和第(2-1)电压V2-1二者即使在供电电压VDD的波动中也是均匀的，所以也可以均匀地生成对应于第(2-1)电压V2-1和参考值Vr之间的差的负反馈电压Vnf。在这种情况下，参考值Vr可以被生成为对应于第(2-1)电压V2-1的电压电平。

因此，即使在供电电压VDD改变时，通过使用负反馈电压Vnf生成的最终时钟信号CKf也可具有高精确度。

图10是示出根据各种示例实施例的时钟生成设备的示图。

如图1的时钟生成设备100，为了生成即使在供电电压VDD波动时也具有高精确度的最终时钟信号CKf，图10的时钟生成设备100可以包括第一电压输出单元120、时钟输出单元140、负反馈电压生成单元160和第二电压输出单元180。

在这种情况下，当来自外部的供电电压VDD被施加到第一电压输出单元120时生成对应于供电电压VDD的第一电压V1，然而，不是供电电压VDD，而是参考电压Vref可以从外部施加到第二电压输出单元180。参考电压Vref可以是针对供电电压VDD的波动经历稳压处理的电压。例如，参考电压Vref可以由放置在时钟生成设备100外部的带隙电路(未示出)生成。即使供电电压VDD由于温度改变等而可变，带隙电路也可以生成值均匀的参考电压Vref。

由于小于供电电压VDD的参考电压Vref被施加到时钟生成设备100，因此时钟生成设备100可以以低功率操作。

第二电压输出单元180可以包括附加地对参考电压Vref执行稳压操作的内部逻辑，因此可以生成第二电压V2，使得对供电电压VDD的波动的灵敏度进一步降低。

图11是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

参考图4、图6和图11，为了生成即使在供电电压VDD波动时也具有高精确度的最终时钟信号CKf，根据各种示例实施例的时钟生成设备100可以包括第一电压输出单元120，时钟输出单元140、负反馈电压生成单元160和第二电压输出单元180。

图11的第一电压输出单元120、时钟输出单元140和负反馈电压生成单元160的配置和/或操作可以与参考图7描述的配置和参考图9描述的操作相同图。然而，与图7不同，第二电压输出单元180可以用第二放大器AMP2实现，第二放大器AMP2包括接收参考电压Vref的第一输入端、输出第二电压V2的输出端、以及接收从输出端输出的第二电压V2的第二输入端。因此，随着对参考电压Vref的波动的补偿持续进行，可以稳定地生成第二电压V2。

图12是示出根据各种示例实施例的负反馈电压生成单元的示图。

如同图4的负反馈电压生成单元160，图12的负反馈电压生成单元160可以包括第(2-1)电压生成单元161、第(2-2)电压生成单元162、滤波单元163、放大单元164和开关控制单元165。此外，在图12的负反馈电压生成单元160中，第(2-2)电压生成单元162的频率-阻抗转换电路162-2可以包括开关电容器电路，滤波单元163可以包括采样和保持电路。

此外，图12的负反馈电压生成单元160的放大单元164可以包括接收第(2-1)电压V2-1和参考值Vr作为输入并输出负反馈电压Vnf的第一放大器AMP1。

此外，图12的负反馈电压生成单元160还可以包括消除第一放大器AMP1的偏移的第一偏移消除器166。例如，第一偏移消除器166可以包括斩波电路。斩波电路可以通过凭借响应于最终时钟信号CKf重复导通和断开的开关操作来执行调制和解调操作来消除第一放大器AMP1的偏移。

根据各种示例实施例的负反馈电压生成单元160可以包括第一偏移消除器166，因此即使在第一放大器AMP1中存在偏移也可以均匀地生成负反馈电压Vnf。第一偏移消除器166可以应用于图2至图4的负反馈电压生成单元160。

图13和图14是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

参考图13，与图7的时钟生成设备100相比，图13的时钟生成设备100还可以包括第一放大器AMP1的输入端与第一和第五节点ND1和ND5之间的第一偏移消除器166。因此，第一放大器AMP1可以生成均匀的负反馈电压Vnf而不受偏移的影响。

参考图14，与图11的时钟生成设备100相比，图14的时钟生成设备100还可以包括第一放大器AMP1的输入端与第一和第五节点ND1和ND5之间的第一偏移消除器166。此外，图14的时钟生成设备100，即第二电压输出单元180还可以包括第二偏移消除器182。第二偏移消除器182可以消除第二放大器AMP2的偏移。因此，第二放大器AMP2可以生成均匀的第二电压V2而不受偏移的影响。

图15示出了根据各种示例实施例的时钟生成设备的操作结果的示图。

参考图2和图15，从根据各种示例实施例的时钟生成设备100，确认由于施加到放大单元164的参考值Vr是均匀的并且与第(2-1)电压V2-1的差小，所以放大单元164的输出，即负反馈电压Vnf具有约0.07V和约0.074V之间的电压电平，峰-峰值振幅Vp-p等于或小于约4mV。上述操作结果是通过基于32.768kHz的频率对时钟生成设备100执行蒙特卡罗(Monte Carlo)模拟获得的，时钟生成设备100被实现为具有图13或14的电路配置。从仿真结果确认，精确地生成了占空比约为49.9％的最终时钟信号CKf。由此可见，与负反馈电压Vnf的峰-峰值振幅Vp-p等于或小于约50mV且最终时钟信号CKf的占空比约为49.1％的情况相比，其精确度提高了。

图16是示出根据各种示例实施例的负反馈电压生成单元的示图，图17是示出根据各种示例实施例的时钟生成设备的电路配置的示图。

参考图16，类似于图3的负反馈电压生成单元160，图16的负反馈电压生成单元160可以包括第(2-1)电压生成单元161、第(2-2)电压生成单元162、滤波单元163、放大单元164和开关控制单元165。图16的滤波单元163可以被实现为包括低通滤波器(LPF)。

参考图17，图17的时钟生成设备100的滤波单元163可以用低通滤波器来实现，低通滤波器包括放置在第二节点ND2和第四节点ND4之间的滤波电阻器RF，以及放置在第四节点ND4和接地电压之间的滤波电容器Cf。在这种情况下，可以设置滤波电阻器RF的电阻值和滤波电容器Cf的电容值，使得第四节点ND4的电压Vcf保持在参考值Vr处。第(2-2)电压V2-2和参考值Vr可以被生成为具有图9所示的波形。

尽管未示出，但是图17的低通滤波器的结构和操作也可以应用于上述实施例。

图18和19是示出根据各种示例实施例的时钟生成设备的示例的示图。

参考图18，根据各种示例实施例的时钟生成设备100可以包括内部电压输出单元110、时钟输出单元140和负反馈电压生成单元160。

内部电压输出单元110可以生成与施加的供电电压VDD对应的内部电压。供电电压VDD可以是电池电压。内部电压可以包括施加到时钟输出单元140的第一电压V1和施加到负反馈电压生成单元160的第二电压V2。作为用于连同负反馈电压Vnf一起生成最终时钟信号CKf的电压的第一电压V1是可以以三角波的形状生成。

在这种情况下，内部电压输出单元110可以生成或输出第一电压V1和第二电压V2，使得对供电电压VDD的波动的灵敏度保持相同或类似。例如，第一电压V1和第二电压V2可以通过针对供电电压VDD的波动的相同稳压处理来生成。可替代地，如图1，内部电压输出单元110可以处理第一电压V1和第二电压V2，使得对供电电压VDD的波动的灵敏度被不同地设置。

时钟输出单元140可以生成具有与第一电压V1和负反馈电压Vnf之间的差对应的周期的初始时钟信号CKp和最终时钟信号CKf。时钟输出单元140可以向内部电压输出单元110提供初始时钟信号CKp，并且可以向负反馈电压产生单元160提供最终时钟信号CKf，因此，可以控制时钟生成设备100的操作定时。此外，最终时钟信号CKf可以被提供给时钟生成设备100的外部，以便用于同步诸如电源管理集成电路PMIC的电子设备的操作。

负反馈电压生成单元160可以响应于最终时钟信号CKf生成对应于第二电压V2的负反馈电压Vnf。为此，负反馈电压生成单元160可以包括串联连接的开关电容器电路SWC、采样和保持电路SAH和第一放大器AMP1。

开关电容器电路SWC可以响应于最终时钟信号CKf而被开关并且可以生成对应于第二电压V2的第(2-2)电压V2-2。采样和保持电路SAH可以从第(2-2)电压V2-2采样并保持参考值Vr。第一放大器AMP1可以放大第(2-1)电压V2-1和第(2-2)电压V2-2之间的差并且可以生成负反馈电压Vnf作为放大结果。负反馈电压Vnf可以施加到时钟输出单元140。第(2-1)电压V2-1可以如上所述由内部电压输出单元110生成。然而，本公开不限于此。例如，第(2-1)电压V2-1可以通过分开的逻辑生成。

参考图19，与图18的时钟生成设备100相比，图19的时钟生成设备100还可以包括与采样和保持电路SAH和第一放大器AMP1串联连接的斩波电路CHP。斩波电路CHP可以消除第一放大器AMP1的偏移。这样，无论第一放大器AMP1的偏移如何，都可以生成均匀电压电平的负反馈电压Vnf。

图18和图19的开关电容器电路SWC、采样和保持电路SAH、第一放大器AMP1和斩波电路CHP的详细结构和操作可以与图7的那些相同。

尽管未示出，但是图18和图19的负反馈电压生成单元160可以被实现为与图2的负反馈电压生成单元160相同。此外，图18和图19的负反馈电压生成单元160可以应用到图1的负反馈电压生成单元160。

图20是示出根据各种示例实施例的电子设备的示图。

参考图20，根据各种示例实施例的电子设备200可以包括参考图1描述的根据各种示例实施例的时钟生成设备100。根据各种示例实施例的电子设备200可以是电源管理器集成电路PMIC。根据各种示例实施例的时钟生成设备100生成的最终时钟信号CKf可以被提供给包括在电源管理集成电路PMIC中的数字逻辑或开关调节器(regulator)。与电源管理相关联的处理可以由数字逻辑执行，供电电压可以由开关调节器转换以便具有要求的电压电平。数字逻辑和开关调节器可以与最终时钟信号CKf同步地执行对应的操作。

可替代地，根据各种示例实施例的电子设备200可以是包括电源管理集成电路PMIC的电子设备。在这种情况下，包括在电源管理集成电路PMIC中的根据各种示例实施例的时钟生成设备100生成的最终时钟信号CKf可以被提供给外围系统以及SoC系统。外围系统和SoC系统可以接收最终时钟信号CKf并且可以转换和使用最终时钟信号CKf以便具有操作性能所需的频率。在这种情况下，最终时钟信号CKf可以直接提供给外围系统和SoC系统。可替代地，电子设备200中包括的时钟控制器可以转换最终时钟信号CKf以便具有对应于外围系统和SoC系统的频率，并且可以将具有转换的频率的时钟传送到外围系统和SoC系统。

根据各种示例实施例的电子设备200可以包括使集成度高并且生成即使在PVT变化时也具有高精确度的最终时钟信号CKf的时钟生成设备100，因此可以高效且稳定地执行操作。此外，根据各种示例实施例的电子设备200可以包括生成即使在PVT变化时也具有高精确度的最终时钟信号CKf同时以低功率操作的时钟生成设备100，因此，电子设备200可以降低功耗，并可以稳定操作。根据以上描述，即使电子设备200以高速率操作，根据各种示例实施例的电子设备200也可以防止异常操作的发生。

如本文所述，一些示例实施例可以包括描述为“单元”和/或“电路”的各种特征。单元可以是或可以包括电路，诸如电子电路，和/或可以是或可以包括被配置为执行机器可读指令的处理器。单元和/或电路可以包括一个或多个电子组件，诸如一个或多个有源设备(诸如晶体管或二极管和/或运算放大器)，和/或一个或多个无源设备(诸如一个或多个更多的电阻器、电容器、电感器或忆阻器)，它们被布置和/或接线以执行被各种描述的各种功能。可替代地或附加地，“单元”或“电路”可以包括被配置为响应于执行一个或多个机器可读指令而执行一个或多个功能的处理器。

上面公开的任何元件和/或功能块可以包括处理电路或在处理电路中实现，诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。处理电路可以包括电子组件，诸如晶体管、电阻器、电容器等中的至少一个。处理电路可以包括电子组件，诸如逻辑门，包括与(AND)门、或(OR)门、与非(NAND)门、非(NOT)门等中的至少一个。

根据各种示例实施例的时钟生成器，负反馈回路可以被实现以在生成时钟时生成均匀的负反馈电压，因此，工艺、电压和温度(PVT)变化中的一个或多个的影响可以被减少或最小化使得具有高精确度的时钟被生成或更有可能被生成。

可替代地或附加地，根据各种示例实施例的时钟生成器，在生成时钟时可以不同地控制供应给负反馈回路的电力，因此，即使在供电电压改变时也可能可以生成具有高精确度的时钟和/或以低功率操作。

可替代地或附加地，根据各种示例实施例的时钟生成器，由于生成负反馈电压的负反馈回路包括串联连接的开关电容器电路和采样和保持电路并控制其操作定时，因此可以实现高集成度同时生成具有高精确度的时钟。

可替代地或附加地，根据各种示例实施例的时钟生成器，可以通过生成具有高精确度的时钟来改进设备操作的可靠性。

虽然已经描述了各种示例实施例，但是对于本领域的普通技术人员来说清晰的是，在不背离如所附权利要求中阐述的本公开的精神和范围的情况下，可以对其进行各种改变和修改。此外，示例实施例不一定相互排斥。例如，一些示例实施例可以包括参考一个或多个附图描述的一个或多个特征，并且还可以包括参考一个或多个其他附图描述的一个或多个特征。

Claims (20)

1.一种时钟生成设备，包括：

第一电压输出电路，被配置为响应于初始时钟信号输出与供电电压对应的第一电压；

时钟输出电路，被配置为生成初始时钟信号和最终时钟信号，以与第一电压和负反馈电压之间的差对应的周期生成初始时钟信号和最终时钟信号；

负反馈电压生成电路，被配置为从与最终时钟信号的频率和第二电压对应的参考值生成负反馈电压，所述参考值被滤波为均匀的电压电平；以及

第二电压输出电路，被配置为向负反馈电压生成电路输出第二电压，第二电压与第一电压相比具有对供电电压的波动的更低灵敏度。

2.如权利要求1所述的时钟生成设备，其中，所述负反馈电压生成电路包括：

第(2-1)电压生成电路，被配置为生成与第二电压对应的第(2-1)电压；

第(2-2)电压生成电路，被配置为生成针对与最终时钟信号的频率对应的阻抗的第(2-2)电压，第(2-2)电压对应于第二电压；

滤波电路，被配置为将第(2-2)电压滤波为参考值；以及

放大电路，被配置为将第(2-1)电压与参考值之间的差放大，以便作为负反馈电压输出。

3.如权利要求2所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

开关控制电路，被配置为接收最终时钟信号以输出第一开关信号。

4.如权利要求2所述的时钟生成设备，其中，所述滤波电路包括：

采样和保持电路，被配置为响应于第二开关信号从第(2-2)电压中提取参考值。

5.如权利要求1所述的时钟生成设备，其中，所述负反馈电压生成电路包括：

开关电容器电路，被配置为响应于最终时钟信号生成对应于第二电压的第(2-2)电压；

采样和保持电路，被配置为从自开关电容器电路施加的第(2-2)电压中提取参考值；以及

第一放大器，被配置为接收参考值和对应于第二电压的第(2-1)电压并输出负反馈电压。

6.如权利要求5所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

开关控制电路，被配置为接收最终时钟信号以输出控制开关电容器电路的开关操作的第一开关信号和控制采样和保持电路的开关操作的第二开关信号，以及

其中，第一开关信号的转变定时不同于第二开关信号的转变定时。

7.如权利要求5所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

第一偏移消除器电路，被配置为消除第一放大器的偏移。

8.如权利要求1所述的时钟生成设备，其中，所述负反馈电压生成电路包括：

第一电阻器，连接在第二电压与第一节点之间；

第二电阻器，连接在第二电压与第二节点之间，并且具有与第一电阻器相同的电阻值；

参考电阻器，连接在第一节点和接地节点之间，所述接地节点被配置为连接到接地电压；

第(1-1)开关，被配置为响应于对应于最终时钟信号的第(1-1)开关信号而导通并且连接在第二电压和第三节点之间；

第(1-2)开关，被配置为响应于第(1-2)开关信号而导通并且连接在第三节点和接地节点之间，第(1-2)开关信号的使能周期不同于第(1-1)开关信号的使能周期；

开关电容器，在第三节点与接地节点之间与第(1-2)开关并联连接；

第(2-1)开关，连接在第二节点和第四节点之间，并且被配置为响应于第(2-1)开关信号而导通，第(2-1)开关信号的上升沿和下降沿领先第(1-1)开关信号的上升沿和下降沿达到第一时间；

第(2-2)开关，连接在第四节点和第五节点之间，并且被配置为响应于第(2-2)开关信号而导通；

采样电容器，连接在第四节点与接地节点之间；以及

第一放大器，包括接收第一节点的第(2-1)电压的第一输入端、接收作为采样电容器中充电的第(2-2)电压的参考值的第二输入端，以及输出负反馈电压的输出端。

9.如权利要求8所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

开关控制电路，被配置为生成第(1-1)开关信号、第(1-2)开关信号、第(2-1)开关信号和第(2-2)开关信号，

其中，第(2-2)开关信号的使能周期不同于第(2-1)开关信号的使能周期，并且

第(2-1)开关信号被生成为以与第(1-1)开关信号的第一时间的差进行转变。

10.如权利要求8所述的时钟生成设备，其中，所述时钟生成设备被配置为操作以使得，

在第(1-1)开关信号的第一周期的第一时间点处，第(1-1)开关信号转变为逻辑高，第(1-2)开关信号和第(2-2)开关信号处于逻辑低，并且第(2-1)开关信号处于逻辑高，

在第(1-1)开关信号的第一周期的第二时间点处，第(2-1)开关信号转变为逻辑低，第(1-1)开关信号处于逻辑高，并且第(1-2)开关信号和第(2-2)开关信号处于逻辑低，

在第(1-1)开关信号的第一周期的第三时间点处，第(1-1)开关信号转变为逻辑低，第(1-2)开关信号、第(2-1)开关信号和第(2-2)开关信号处于逻辑低，并且

在第(1-1)开关信号的第一周期的第四时间点处，第(1-2)开关信号转变为逻辑高，第(1-1)开关信号和第(2-1)开关信号处于逻辑低，并且第(2-2)开关信号处于逻辑高。

11.如权利要求8所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

斩波电路，与第一放大器的第一输入端和第二输入端连接，并且被配置为消除第一放大器的偏移。

12.如权利要求8所述的时钟生成设备，其中，第二电压输出电路包括：

晶体管，包括被配置为接收与供电电压连接的第21电压节点的电压的栅极、以及连接在供电电压和第二电压之间的漏极、源极；以及

电阻器，放置在第21电压节点和接地节点之间。

13.如权利要求1所述的时钟生成设备，其中，第二电压输出电路包括：

第二放大器，被配置为放大参考电压和第二电压之间的差，所述参考电压具有比供电电压的电压电平更低的电压电平并且从外部施加，第二电压被反馈以便作为第二电压输出。

14.如权利要求13所述的时钟生成设备，其中，第二电压输出电路还包括：

第二偏移消除电路，与第二放大器的输入端连接，并且被配置为消除第二放大器的偏移。

15.如权利要求1所述的时钟生成设备，其中，所述时钟输出电路包括：

比较器，被配置为接收第一电压和负反馈电压；

延迟器电路，被配置为延迟比较器的输出，以便作为初始时钟信号输出；以及

分频器电路，被配置为对初始时钟信号进行分频，以便作为最终时钟信号输出。

16.一种时钟生成设备，包括：

内部电压输出电路，被配置为响应于初始时钟信号输出第一电压和第二电压，第一电压和第二电压分别对应于供电电压；

时钟输出电路，被配置为生成初始时钟信号和最终时钟信号，以与第一电压和负反馈电压之间的差对应的周期生成初始时钟信号和最终时钟信号；以及

负反馈电压生成电路，被配置为响应于最终时钟信号生成对应于第二电压的负反馈电压，

其中，所述负反馈电压生成电路包括：

开关电容器电路，连接在第n节点和被配置为连接到接地电压的接地节点之间，所述开关电容器电路被配置为将对应于第二电压的第(2-2)电压施加到第n节点；

采样和保持电路，在第n节点处与开关电容器电路串联连接，并且被配置为从第(2-2)电压中提取参考值；以及

第一放大器，被配置为分别通过第一输入端和第二输入端接收参考值和第(2-1)电压，放大参考值和第(2-1)电压之间的差，并通过输出端输出负反馈电压。

17.如权利要求16所述的时钟生成设备，其中，第一电压与第二电压对供电电压的波动的灵敏度不同。

18.如权利要求16所述的时钟生成设备，其中，所述负反馈电压生成电路还包括：

斩波电路，被配置为消除第一放大器的偏移。

19.如权利要求16所述的时钟生成设备，其中，所述内部电压输出电路被配置为生成与供电电压对应的第(2-1)电压，并将第(2-1)电压输出至第一放大器。

20.一种电子设备，包括：

如权利要求1所述的时钟生成设备；以及

电源管理集成电路，被配置为与从时钟生成设备接收的最终时钟信号同步地执行电源管理操作。