CN117121198A - 高频模块以及通信装置 - Google Patents

高频模块以及通信装置 Download PDF

Info

Publication number
CN117121198A
CN117121198A CN202280018319.XA CN202280018319A CN117121198A CN 117121198 A CN117121198 A CN 117121198A CN 202280018319 A CN202280018319 A CN 202280018319A CN 117121198 A CN117121198 A CN 117121198A
Authority
CN
China
Prior art keywords
main surface
power amplifier
external connection
mounting substrate
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280018319.XA
Other languages
English (en)
Inventor
小野农史
岸本正典
祐森义明
小串佳己
嶋本健一
浪江寿典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117121198A publication Critical patent/CN117121198A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)

Abstract

提供能够使功率放大器的散热性提高并且抑制功率放大器的热量对其它的电子部件的影响的高频模块。高频模块(1)具备安装基板(30)、功率放大器(11)以及第一电子部件(例如第二开关(5))、多个外部连接端子(34)以及连接部件(17)。安装基板(30)具有相互对置的第一主面(30a)以及第二主面(30b)。功率放大器(11)以及第一电子部件配置于安装基板(30)的第二主面(30b)。多个外部连接端子(34)配置于安装基板(30)的第二主面(30b)。连接部件(17)能够与外部基板(40)连接。多个外部连接端子(34)包含与连接部件(17)连接的第一外部连接端子(34)。第一外部连接端子(34)配置在功率放大器(11)与第一电子部件之间。

Description

高频模块以及通信装置
技术领域
本发明一般而言涉及高频模块以及通信装置，更详细而言，涉及具备功率放大器以及第一电子部件的高频模块、以及具备高频模块的通信装置。
背景技术
专利文献1所记载的高频模块具备安装基板、功率放大器(Power amplifier)、接收滤波器(第一电子部件)、金属块以及端子(连接部件)。在安装基板的第一主面配置有功率放大器。在安装基板的第二主面配置有端子、接收滤波器以及金属块。功率放大器经由安装基板内的导通孔与金属块连接。金属块与端子连接。在该高频模块中，在功率放大器产生的热量通过安装基板内的导通孔、金属块以及端子，散热到与端子连接的外部基板。
专利文献1：日本特开2020－126921号公报。
在专利文献1所记载的高频模块中，将在配置在安装基板的第一主面的功率放大器产生的热量传递到配置于安装基板的第二主面侧的外部基板进行散热。因此，在功率放大器产生的热量的散热路径较长，功率放大器的散热性降低。另外，需要抑制在功率放大器产生的热量对其它的电子部件(第一电子部件)的影响。
发明内容
本发明是鉴于上述课题而完成的，目的在于提供能够提高功率放大器的散热性并且能够抑制功率放大器的热量对其它的电子部件的影响的高频模块以及通信装置。
本发明的一方式的高频模块具备安装基板、功率放大器以及第一电子部件、多个外部连接端子以及连接部件。上述安装基板具有相互对置的第一主面以及第二主面。上述功率放大器以及上述第一电子部件配置于上述安装基板的上述第二主面。上述多个外部连接端子配置于上述安装基板的上述第二主面。上述连接部件能够与外部基板连接。上述多个外部连接端子包含与上述连接部件连接的第一外部连接端子。上述第一外部连接端子配置在上述功率放大器与上述第一电子部件之间。
本发明的一方式的通信装置具备上述高频模块和信号处理电路。上述信号处理电路对通过上述高频模块的高频信号进行处理。
根据本发明，具有能够使功率放大器的散热性提高并且能够抑制功率放大器的热量对其它的电子部件的影响这样的优点。
附图说明
图1是实施方式的高频模块以及通信装置的框图。
图2是从第一主面侧观察上述的高频模块的安装基板的第一主面的俯视图。
图3是从第一主面侧透视观察上述的高频模块的安装基板的第二主面的俯视图。
图4是图2的X1－X1线并且为图3的X2－X2线的剖视图。
图5是说明在上述的高频模块中在功率放大器产生的热量的流动的说明图。
图6是变形例1的高频模块的主要部分的剖视图。
图7是变形例5的高频模块的主要部分的剖视图。
图8是变形例6的高频模块的主要部分的剖视图。
图9是变形例7的高频模块的主要部分的剖视图。
图10是变形例8的高频模块的主要部分的剖视图。
图11是图10的部分放大图。
具体实施方式
在以下的实施方式等中参照的图1～图7仅为示意性的图，图中的各构成要素的大小、厚度各自之比并不一定反映实际的尺寸比。
(实施方式)
(1)概要
如图4所示，本实施方式的高频模块1具备安装基板30、功率放大器11以及第一电子部件(例如第二开关5)、外部连接端子34以及多个连接部件17。安装基板30具有相互对置的第一主面30a以及第二主面30b。功率放大器11以及第一电子部件(例如第二开关5)配置于安装基板30的第二主面30b。外部连接端子34配置于安装基板30的第二主面30b。多个连接部件17配置于安装基板30的第二主面30b侧，且能够与外部基板连接。外部连接端子34在安装基板30的第二主面30b配置在功率放大器11与第一电子部件(例如第二开关5)之间，并且与多个连接部件17的至少一个连接。根据该结构，能够提高功率放大器11的散热性，并且能够抑制在功率放大器11产生的热量对第一电子部件(例如第二开关5)的影响。
(2)详细说明
以下，参照图1～图5对本实施方式的高频模块1以及通信装置100进行详细说明。
(2－1)通信装置的结构
如图1所示，通信装置100是具备高频模块1的通信装置。通信装置100例如是移动终端(例如智能手机)，但并不限定于此，例如也可以是可穿戴终端(例如智能手表)。高频模块1例如是能够与4G(第四代移动通信)标准以及5G(第五代移动通信)标准对应的模块。4G标准例如是3GPP LTE规格(LTE：LongTermEvolution：长期演进)。5G标准例如是5G NR(NewRadio：新空口)。高频模块1是能够与载波聚合以及双连接对应的模块。
通信装置100除了高频模块1之外，还具备信号处理电路2和至少一个(在图示例子中为一个)天线3。
高频模块1构成为放大由天线3接收的接收信号(高频信号)并输出到信号处理电路2。例如，通过信号处理电路2控制高频模块1。此外，在本实施方式中，高频模块1具有放大由天线3接收的接收信号并输出到信号处理电路2的接收系的信号处理功能。另外，高频模块1还具有放大来自信号处理电路2的发发送号并输出到天线3的发送系的信号处理功能。
信号处理电路2对通过高频模块1的高频信号(发送信号以及接收信号)进行处理。更详细而言，信号处理电路2与高频模块1连接，构成为对从高频模块1接受的接收信号进行信号处理。另外，信号处理电路2构成为对向高频模块1输出的发送信号进行信号处理。信号处理电路2包含RF信号处理电路21和基带信号处理电路22。
RF信号处理电路21例如是RFIC(Radio Frequency Integrated Circuit：射频集成电路)，对高频信号(接收信号)进行信号处理。RF信号处理电路21例如对从高频模块1接受的接收信号进行下变频等信号处理并输出到基带信号处理电路22。另外，RF信号处理电路21对从基带信号处理电路22输出的发送信号进行上变频等信号处理并输出到高频模块1。
基带信号处理电路22例如是BBIC(Baseband Integrated Circuit：基带集成电路)。基带信号处理电路22将从RF信号处理电路21接受的接收信号输出到外部。该输出信号(接收信号)例如作为图像信号为了图像显示使用，或者作为声音信号为了通话使用。另外，基带信号处理电路22根据从外部输入的基带信号(例如声音信号以及图像信号)生成发送信号，并将生成的发送信号输出到RF信号处理电路21。
(2－2)高频模块的电路结构的一个例子
如图1所示，高频模块1在天线3与信号处理电路2之间传递高频信号(例如接收信号以及发送信号)。
高频模块1具备第一开关4、第二开关5、第三开关6、第四开关7、发送接收滤波器8以及多个(在图1中为两个)双工器9、10。并且，高频模块1具备功率放大器11、低噪声放大器12、输出匹配电路13、多个(在图1中为三个)匹配电路14～16、控制器18以及多个(在图1中为五个)外部连接端子34。
多个外部连接端子34包含天线端子34A、信号输入端子34B、34C、信号输出端子34D以及输入端子34E。天线端子34A是连接天线3的端子。信号输入端子34B、34C分别是输入在信号处理电路2生成的发送信号的端子，与信号处理电路2的输出部连接。信号输出端子34D是将高频模块1处理的接收信号输出到信号处理电路2的端子，与信号处理电路2的输入部连接。输入端子34E是输入来自信号处理电路2的控制信号的端子，与信号处理电路2的输出部连接。
第一开关4是用于将两个双工器9、10有选择地与天线3连接的开关。第一开关4例如是开关IC(Integrated Circuit：集成电路)。第一开关4具有共用端子4a和多个(在图1中为两个)选择端子4b、4c。共用端子4a与天线端子34A连接。即，共用端子4a经由天线端子34A与天线3连接。选择端子4b经由匹配电路14与双工器9连接。选择端子4c经由匹配电路15与双工器10连接。第一开关4根据来自控制器18的控制信号，从两个选择端子4b、4c(即两个双工器9、10)中选择共用端子4a的连接目的地(即天线3的连接目的地)。
第二开关5是用于将两个双工器9、10的输入部有选择地与功率放大器11的输出部连接的开关。第二开关5例如是开关IC。第二开关5具有共用端子5a、和多个(在图1中为两个)选择端子5b、5c。共用端子5a经由输出匹配电路13与功率放大器11的输出部连接。两个选择端子5b、5c分别与双工器9、10的输入部连接。第二开关5根据来自控制器18的控制信号，从两个选择端子5b、5c中选择共用端子5a的连接目的地。
第三开关6是用于将两个信号输入端子34B、34C有选择地与功率放大器11的输入部连接的开关。第三开关6例如是开关IC。第三开关6具有共用端子6a、和多个(在图1中为两个)选择端子6b、6c。共用端子6a与功率放大器11的输入部连接。两个选择端子6b、6c分别与信号输入端子34B、34C连接。第三开关6根据来自控制器18的控制信号，从两个选择端子6b、6c中选择共用端子6a的连接目的地。
第四开关7是用于将两个双工器9、10的输出部有选择地与低噪声放大器12的输入部连接的开关。第四开关7例如是开关IC(Integrated Circuit：集成电路)。第四开关7具有共用端子7a、和多个(在图1中为两个)选择端子7b、7c。共用端子7a经由匹配电路16与低噪声放大器12的输入部连接。选择端子7b、7c分别与双工器9、10的输出部连接。第四开关7根据来自控制器18的控制信号，从两个选择端子7b、7c中选择共用端子7a的连接目的地。
发送接收滤波器8连接在天线端子34A与第一开关4的共用端子4a之间。发送接收滤波器8是将宽带的通信频带(第一通信频带)作为通过频带的滤波器。发送接收滤波器8具有两个输入输出部(第一输入输出部以及第二输入输出部)。发送接收滤波器8的第一输入输出部与天线端子34A连接。发送接收滤波器8的第二输入输出部与第一开关4的共用端子4a连接。发送接收滤波器8将输入到第二输入输出部的发送信号限制为第一通信频带的信号并从第一输入输出部输出。另外，发送接收滤波器8将输入到第一输入输出部的接收信号限制为第一通信频带的信号并从第二输入输出部输出。
双工器9连接在匹配电路14与第二开关5的选择端子5b以及第四开关7的选择端子7b之间。双工器9包含将第一通信频段的发送频带(通信频带)作为通过频带的发送滤波器、和将第二通信频段的接收频带(通信频带)作为通过频带的接收滤波器。第一通信频段以及第二通信频段既可以相互相同，也可以相互不同，也可以相互部分地重叠。双工器9具有输入输出部、输入部、以及输出部。双工器9的输入输出部经由匹配电路14与第一开关4的选择端子4b连接。双工器9的输入部与第二开关5的选择端子5b连接。双工器9的输出部与第四开关7的选择端子7b连接。双工器9将输入到输入部的发送信号限制为第一通信频段的发送频带的信号并从输入输出部输出。另外，双工器9将输入到输入输出部的接收信号限制为第二通信频段的接收频带的信号并从输出部输出。
双工器10连接在匹配电路15与第二开关5的选择端子5c以及第四开关7的选择端子7c之间。双工器10包含将第三通信频段的发送频带(通信频带)作为通过频带的发送滤波器和将第四通信频段的接收频带(通信频带)作为通过频带的接收滤波器。第三通信频段以及第四通信频段既可以相互相同，也可以相互不同，也可以相互部分地重叠。双工器10具有输入输出部、输入部以及输出部。双工器10的输入输出部经由匹配电路15与第一开关4的选择端子4c连接。双工器10的输入部与第二开关5的选择端子5c连接。双工器10的输出部与第四开关7的选择端子7c连接。双工器10将输入到输入部的发送信号限制为第三通信频段的发送频带的信号并从输入输出部输出。另外，双工器10将输入到输入输出部的接收信号限制为第四通信频段的接收频带的信号并从输出部输出。
发送接收滤波器8以及双工器9、10例如是弹性波滤波器。弹性波滤波器例如是利用弹性表面波的表面弹性波(SAW：Surface Acoustic Wave：声表面波)滤波器。此外，发送接收滤波器8以及双工器9、10并不限定于SAW滤波器，除了SAW滤波器以外例如也可以是BAW(BulkAcoustic Wave：体声波)滤波器。
功率放大器11连接在第二开关5的共用端子5a与第三开关6的共用端子6a之间。功率放大器11具有输入部以及输出部。功率放大器11的输入部与第三开关6的共用端子6a连接。功率放大器11的输出部经由输出匹配电路13与第二开关5的共用端子5a连接。功率放大器11放大输入到输入部的发送信号并从输出部输出。通过来自控制器18的控制信号控制功率放大器11。
低噪声放大器12连接在第四开关7的共用端子7a与信号输出端子34D之间。低噪声放大器12具有输入部以及输出部。低噪声放大器12的输入部经由匹配电路16与第四开关7的共用端子7a连接。低噪声放大器12的输出部与信号输出端子34D连接。低噪声放大器12放大输入到输入部的接收信号并从输出部输出。通过来自控制器18的控制信号控制低噪声放大器12。
输出匹配电路13是用于取得功率放大器11与第二开关5的阻抗匹配的电路，连接在功率放大器11与第二开关5之间。匹配电路14是用于取得第一开关4与双工器9的阻抗匹配的电路，连接在第一开关4与双工器9之间。匹配电路15是用于取得第一开关4与双工器10的阻抗匹配的电路，连接在第一开关4与双工器10之间。匹配电路16是用于取得第四开关7与低噪声放大器12的阻抗匹配的电路，连接在第四开关7与低噪声放大器12之间。
控制器18是根据来自信号处理电路2的控制信号，控制功率放大器11、低噪声放大器12、第一开关4、第二开关5、第三开关6以及第四开关7等电子部件的控制装置。控制器18与上述的电子部件电连接。另外，控制器18经由输入端子34E与信号处理电路2的输出部连接。控制器18根据从信号处理电路2输入到输入端子34E的控制信号，控制上述的电子部件。
(2－3)通信装置的动作
参照图1对通信装置100的动作进行说明。
在发送发送信号的情况下，通过第三开关6，选择信号处理电路2的两个输出部(与信号输入端子34B、34C连接的输出部)中的一方的输出部(例如与信号输入端子34B连接的输出部)。另外，通过各第一开关4以及第二开关5中，选择两个双工器9、10中的一方(例如双工器9)。由此，从信号处理电路2中的例如与信号输入端子34B连接的输出部输出的发送信号经由第三开关6、功率放大器11、输出匹配电路13、第二开关5、双工器9、匹配电路14、第一开关4、以及发送接收滤波器8从天线3发送。
在通过天线3接收了接收信号的情况下，通过第一开关4以及第四开关7，选择两个双工器9、10中的一方(例如双工器9)。由此，由天线3接收的接收信号从天线3经由第一开关4、匹配电路14、双工器9、第四开关7、匹配电路16以及低噪声放大器12，输入到信号处理电路2中的与信号输出端子34D连接的输入部。然后，在信号处理电路2中处理接收信号。
(2－4)高频模块的构造的一个例子
参照图2～图4对高频模块1的构造的一个例子进行说明。
在以下的说明中，如图4所示，有将安装基板30的厚度方向D1记载为第一方向D1的情况。另外，如图4所示，将与第一方向D1正交的某个方向(例如与安装基板30的第二主面30b的两组对边中的一方的对边平行的方向)记载为第二方向D2。另外，如图2以及图3所示，将与第一方向D1以及第二方向D2双方正交的方向(例如与第二主面30b的两组对边中的另一方的对边平行的方向)设为第三方向D3。
另外，在图4中，有在纸面上，将第一方向D1的上侧以及下侧仅记载为“上侧”以及“下侧”的情况。在图2～图4中，有在纸面上，将第二方向D2的左侧以及右侧仅记载为“左侧”以及“右侧”的情况。在图2以及图3中，有在纸面上，将第三方向D3的上侧以及下侧仅记载为“后侧”以及“前侧”的情况。
如图4所示，高频模块1具备安装基板30、多个电子部件、树脂层32A、32B、屏蔽层33、多个外部连接端子34、以及多个连接部件17。
安装基板30是用于安装多个电子部件的基板，例如为矩形的板状。安装基板30具有在安装基板30的厚度方向D1上相互对置的第一主面30a以及第二主面30b。第一主面30a以及第二主面30b例如为矩形形状。
安装基板30例如是具有包含多个电介质层以及多个导电层的多个层的基板(多层基板)。在安装基板30的厚度方向D1上层叠多个电介质层以及多个导电层。多个导电层形成为对每层规定的规定图案。多个导电层包含接地层。安装基板30例如是LTCC(LowTemperature Co-fired Ceramics：低温共烧陶瓷)基板。安装基板30并不限定于LTCC基板，例如也可以是印刷布线板、HTCC(HighTemperature Co-fired Ceramics：高温共烧陶瓷)基板、树脂多层基板。
安装基板30具有多个第一焊盘35、多个第二焊盘36、以及多个导通孔37。多个第一焊盘35设置于安装基板30的第一主面30a，并与安装于第一主面30a的电子部件的外部端子连接。此外，在本说明书等中，“A(例如第一焊盘)与B(例如电子部件的外部端子)连接”不仅是指A与B接触，也包含A与B经由导体电极、导体端子、布线或者其它的电路部件等电连接。另外，多个第二焊盘36设置于安装基板30的第二主面30b，并与安装于第二主面30b的电子部件的外部端子电连接。多个导通孔37设置在安装基板30的内部，是用于将第一焊盘35与第二焊盘36电连接的贯通电极。导通孔37既可以在厚度方向D1笔直地贯通安装基板30的第一主面30a与第二主面30b之间，也可以在安装基板30的厚度方向D1的中途沿着安装基板30内的导电层偏移地贯通安装基板30的第一主面30a与第二主面30b之间。在以下的说明中，有分别将第一焊盘36以及第二焊盘38记载为金属部件36以及金属部件38的情况。
多个电子部件包含第一开关4、第二开关5、第三开关6、发送接收滤波器8、双工器9、10、功率放大器11、低噪声放大器12、输出匹配电路13、匹配电路14、15、匹配电路16以及IC芯片19。IC芯片19是在一个芯片中包含控制器18以及第三开关6的半导体装置。
多个电子部件安装于安装基板30的第一主面30a或者第二主面30b。在本说明书等中“安装”包含电子部件配置于安装基板30的第一主面30a或者第二主面30b(与其机械连接)的情况和电子部件与安装基板30(的适当的导体部)电连接的情况。另外，“A(例如电子部件)安装于安装基板30的第一主面30a”不仅指A直接安装在第一主面30a上，也指A配置在由安装基板30隔开的第一主面30a侧的空间以及第二主面30b侧的空间中第一主面30a侧的空间这一情形。换句话说，包含A经由其它的电路元件、电极等而安装在第一主面30a上的情形。
更详细而言，安装于安装基板30的第一主面30a的电子部件的外部端子(省略图示)与安装基板30的第一主面30a的第一焊盘35连接。此时，根据电子部件，而电子部件的外部端子经由金属部件38(例如焊料凸块)与第一焊盘35连接。另外，安装于安装基板30的第二主面30b的电子部件的外部端子(省略图示)与安装基板30的第二主面30b的第二焊盘36连接。此时，根据电子部件，电子部件的外部端子经由金属部件38与第二焊盘36连接。
更详细而言，在安装基板30的第一主面30a安装有IC芯片19、输出匹配电路13、双工器9、匹配电路14～16以及发送接收滤波器8。在图2的例子中，在安装基板30的第一主面30a，从第二方向D2的左端侧朝向右端侧依次排列配置IC芯片19、输出匹配电路13、双工器9以及匹配电路14、15。另外，IC芯片19、输出匹配电路13、双工器9以及匹配电路14、15在安装基板30的第一主面30a，配置于第三方向D3的前半区域。匹配电路16在安装基板30的第一主面30a，配置在IC芯片19的后侧。发送接收滤波器8在安装基板30的第一主面30a，配置在匹配电路15、16的后侧。
返回到图4，在安装基板30的第二主面30b安装有功率放大器11、第二开关5、低噪声放大器12、双工器10、第一开关4以及多个外部连接端子34。在图3的例子中，在安装基板30的第二主面30b上，从第二方向D2的左端侧朝向右端侧依次排列配置功率放大器11、第二开关5、低噪声放大器12以及双工器10。另外，功率放大器11、第二开关5、低噪声放大器12以及双工器10在安装基板30的第二主面30b上，配置于第三方向D3的前半区域。第一开关4在安装基板30的第二主面30b上，配置在低噪声放大器的后侧。
如图4所示，在本实施方式中，功率放大器11在从安装基板30的厚度方向D1俯视时，与输出匹配电路13以及IC芯片19各自的至少一部分重叠。由此，与在从安装基板30的厚度方向D1俯视时配置为输出匹配电路13与功率放大器11不相互重叠的情况相比，能够缩短输出匹配电路13与功率放大器11之间的布线路径。同样地，与在从安装基板30的厚度方向D1俯视时配置为IC芯片19与功率放大器11不相互重叠的情况相比，能够缩短IC芯片19与功率放大器11之间的布线路径。
如图3所示，多个外部连接端子34配置在安装基板30的第二主面30b的空闲区域(即未配置电子部件的区域)。外部连接端子34例如为柱状(例如圆柱状)，配置为在安装基板30的第二主面30b向下方突出。外部连接端子34中的与安装基板30相反侧的下端面与安装于安装基板30的第二主面30b的电子部件的下表面(与安装基板30侧相反侧的主面)相比配置在与安装基板30侧相反侧。
如图4所示，树脂层32A设置于安装基板30的第一主面30a。树脂层32A覆盖安装于安装基板30的第一主面30a的多个电子部件各自的整体。树脂层32B设置于安装基板30的第二主面30b。树脂层32B覆盖安装于安装基板30的第二主面30b的多个电子部件以及多个外部连接端子34各自的至少一部分。更详细而言，树脂层32B对安装于安装基板30的第二主面30b的多个电子部件，覆盖电子部件的整体。对于多个外部连接端子34，使下端面露出并且覆盖下端面以外。树脂层32A、32B包含树脂。但是，树脂层32A、32B除了树脂之外也可以包含填料。树脂层32A、32B的材料既可以是相互相同的材料，也可以是相互不同的材料。
多个连接部件17与外部基板40(例如母基板)连接。即，多个连接部件17能够与外部基板40连接。在本实施方式中，多个连接部件17经由焊料41安装于外部基板40。多个连接部件17包含连接部件171和连接部件172。连接部件171设置为在树脂层32B的下表面(与安装基板30侧相反侧的主面)，与外部连接端子34的下端面接触。连接部件171与外部连接端子34连接。连接部件172设置为在树脂层32B的下表面，与功率放大器11的后述的金属部件114的下表面接触。连接部件172与金属部件114连接。
屏蔽层33例如由金属形成。屏蔽层33设置于树脂层32A的外表面(外周面以及顶面)、树脂层32B的外周面、以及安装基板30的外周面。屏蔽层33覆盖树脂层32A的外表面的整体、安装基板30的外周面的整体、以及树脂层32B的外周面的整体。屏蔽层33与安装基板30的接地层接触。由此，在高频模块1中，能够使屏蔽层33的电位与接地层的电位(接地电位)相同。
(2－5)功率放大器的结构的详细
如图4所示，功率放大器11具备基材111、电路部(图示省略)、以及贯通导通孔113。另外，高频模块1具备与贯通导通孔113的下端面连接的金属部件114(第二金属部件)。
基材111例如为矩形的板状。基材111由具有绝缘性的部件(例如砷化镓(GaAs)基板，或者，层叠了砷化镓基板与硅(Si)基板的层叠基板)形成。基材111具有相互对置的主面111a和主面111b。主面111a是基材111的安装基板30侧的主面。主面111b是基材111中的与安装基板30侧相反侧的主面。基材111的主面111a配置在安装基板30的第二主面30b与基材111的主面111b之间。
电路部是构成功率放大器11的电路的部分，配置于基材111的主面111a。电路部包含多个晶体管。多个晶体管中的最终段的晶体管11a配置于基材111的主面111a。最终段的晶体管11a是指功率放大器11的输出段的电路所使用的晶体管。换句话说，最终段的晶体管11a是指功率放大器11具有的多个处理段中的最后的处理段(最终段)所包含的晶体管。
贯通导通孔113使在功率放大器11(例如晶体管11a)产生的热量从功率放大器11的主面111a侧传递到主面111b侧。贯通导通孔113在厚度方向(厚度方向D1)贯通基材111。即，贯通导通孔113贯通基材111的主面111a与主面111b之间。贯通导通孔113由具有导热性的部件(例如硅)形成。贯通导通孔113例如为柱状(例如圆柱状)。贯通导通孔113的上端面(主面111a侧的端面)经由金属部件38与安装基板30的第二焊盘36连接。贯通导通孔113的下端面(主面111b侧的端面)经由金属部件114与连接部件172(17)连接。贯通导通孔113配置于最终段的晶体管11a的周围。在图4的例子中，贯通导通孔113配置于晶体管11a的第二方向D2的两侧。更详细而言，分别在晶体管11a的第二方向D2的两侧，沿着第三方向D3排列配置多个贯通导通孔113。此外，第三方向D3是与第二方向D2交叉(例如正交)的方向。
在本实施方式中，功率放大器11经由多个金属部件38(第一金属部件)安装于安装基板30的第二主面30b。贯通导通孔113的上端面(主面111a侧的端面)与这些多个金属部件38中的一个连接。更详细而言，贯通导通孔113在从安装基板30的厚度方向D1俯视时，与这些多个金属部件38中最接近晶体管11a的金属部件38连接。或者，贯通导通孔113在从安装基板30的厚度方向D1俯视时与和晶体管11a相邻的金属部件38连接。此外，“与晶体管11a相邻的金属部件38”是指在晶体管11a与金属部件38之间不夹有其它的金属部件38排列的金属部件38。
金属部件114是与贯通导通孔113的下端面(主面111b侧的端面)和树脂层32B的下表面的连接部件17(172)电连接的部件。金属部件114配置在功率放大器11与连接部件172之间，并与连接部件172连接。金属部件114例如为圆柱状。金属部件114在基材111的主面111b，配置为与贯通导通孔113接触。即，金属部件114在从安装基板30的厚度方向D1俯视时，与贯通导通孔113重叠。金属部件114被树脂层32B覆盖为露出其下表面(与安装基板30侧相反侧的主面)。金属部件114与配置在树脂层32B的下表面(与安装基板30侧相反侧的主面)的连接部件172连接。
(2－6)外部连接端子的配置
如图3以及图4所示，在本实施方式中，在安装基板30的第二主面30b，在功率放大器11与第二开关5之间配置有外部连接端子34，该外部连接端子34与连接部件17(171)连接。即，多个外部连接端子34包含与连接部件17连接的外部连接端子34(第一外部连接端子)，该外部连接端子34(第一外部连接端子)在安装基板30的第二主面30b上配置在功率放大器11与第二开关5之间。
此外，在本实施方式中，“在两个电子部件A、B之间配置外部连接端子34”是指在从安装基板30的厚度方向D1俯视时，在连接电子部件A的区域内的任意的点与电子部件B的区域内的任意的点的线段的集合区域配置外部连接端子34的至少一部分。基于此，例如“在功率放大器11与第二开关5之间配置外部连接端子34”是指在从安装基板30的厚度方向D1俯视时，在连接功率放大器11的区域内的任意的点与第二开关5的区域内的任意的点的线段的集合区域配置外部连接端子34的至少一部分。
第二开关5与功率放大器11相邻地配置。这里，“第二开关5与功率放大器11相邻地配置”是指在第二开关5与功率放大器11之间未配置其它的电子部件。第二开关5在从安装基板30的厚度方向D1俯视时，配置在安装于安装基板30的第二主面30b的多个电子部件中功率放大器11的最近处。
(2－7)在功率放大器产生的热量的传递(流动)的例子
如图5所示，功率放大器11安装于安装基板30的第二主面30b。因此，在功率放大器11产生的热量的一部分Q3(以后，记载为热量Q3。)从功率放大器11的主面111b，例如经由树脂层32B以及连接部件172，传递到外部基板40进行散热。该散热路径与在功率放大器11安装于安装基板30的第一主面30a的情况下功率放大器11的热量传递到外部基板40的散热路径相比较短。因此，功率放大器11的散热性与功率放大器11安装于安装基板30的第一主面30a的情况相比提高。
另外，如图5所示，在功率放大器11与第二开关5之间配置有与连接部件171连接的外部连接端子34。由此，在功率放大器11(例如晶体管11a)产生的热量的一部分Q1(以后，记载为热量Q1。)经由功率放大器11与安装基板30之间的树脂层32B或者金属部件38(特别是最接近晶体管11a的金属部件38)传递到安装基板30。然后，传递到安装基板30的热量Q1在安装基板30中向与第二主面30b平行的方向扩散。而且，扩散的热量Q1的一部分依次通过功率放大器11与第二开关5之间的外部连接端子34以及连接部件171，传递到与连接部件17连接的外部基板40进行散热。由此，能够抑制在功率放大器11产生的热量Q1传递到第二开关5。其结果为，能够抑制在功率放大器11产生的热量Q1对第二开关5的影响。
更详细而言，如图3所示，在功率放大器11与第二开关5之间配置有多个外部连接端子34。在从安装基板30的厚度方向D1俯视时，在与功率放大器11和第二开关5排列的方向(第二方向D2)交叉(例如正交)的方向(第三方向D3)上排列配置有这些多个外部连接端子34。由此，通过功率放大器11与第二开关5之间的多个外部连接端子34，能够进一步抑制在功率放大器11产生的热量Q4对第二开关5的影响。
另外，通过功率放大器11与第二开关5之间的外部连接端子34，还能够抑制在功率放大器11产生的热量Q1对安装于安装基板30的第二主面30b的其它的电子部件(例如低噪声放大器12以及双工器10)的影响。
同样地，在第二开关5与低噪声放大器12之间也配置有与连接部件171连接的多个外部连接端子34。通过这些多个外部连接端子34，也与功率放大器11与第二开关5之间的多个外部连接端子34相同，能够抑制在功率放大器11产生的热量Q1对低噪声放大器12的影响。同样地，在低噪声放大器12与双工器10之间，也配置有与连接部件171连接的多个外部连接端子34。通过这些多个外部连接端子34，也能够抑制在功率放大器11产生的热量Q1对双工器10的影响。同样地，在功率放大器11与第一开关4之间也配置有与连接部件171连接的多个外部连接端子34。通过这些多个外部连接端子34，也能够抑制在功率放大器11产生的热量Q1对第一开关4的影响。
另外，在功率放大器11产生的热量的一部分Q2(以后，记载为热量Q2。)在功率放大器11上传递并依次通过贯通导通孔113、金属部件114以及连接部件172(17)传递到外部基板40进行散热。由此，能够抑制从功率放大器11传递到安装基板30的热量Q1的流量。其结果为，能够进一步抑制在功率放大器11产生的热量Q1对第二开关5的影响。另外，由于功率放大器11的热量Q2经由连接部件172(即不绕过外部连接端子34)散热到外部基板40，所以功率放大器11的散热性提高。
(3)主要的效果
本实施方式的高频模块1具备安装基板30、功率放大器11、第一电子部件(例如第二开关5)、外部连接端子34以及连接部件17。安装基板30具有相互对置的第一主面30a以及第二主面30b。功率放大器11以及第一电子部件配置于安装基板30的第二主面30b。多个外部连接端子34配置于安装基板30的第二主面30b。连接部件17能够与外部基板40连接。多个外部连接端子34包含与连接部件171连接的外部连接端子34(第一外部连接端子)。外部连接端子34(第一外部连接端子)在安装基板30的第二主面30b配置在功率放大器11与第一电子部件之间。
根据该结构，功率放大器11配置于安装基板30的第二主面30b(即连接部件17侧的主面)。因此，与功率放大器11配置于安装基板30的第一主面30a的情况相比，能够缩短连接部件17所连接的外部基板40与功率放大器11之间的距离(即散热路径)。因此，能够使在功率放大器11产生的热量高效地(例如以更低的热阻)散热到外部基板40。其结果为，能够提高功率放大器11的散热性。
另外，与连接部件171连接的外部连接端子34在安装基板30的第二主面30b配置在功率放大器11与第一电子部件(例如第二开关5)之间。因此，能够将从功率放大器11传递到安装基板30的热量Q1通过外部连接端子34以及连接部件171高效地散热到外部。并且，在连接部件171连接了外部基板40的状态下，能够将功率放大器11的热量Q1通过外部连接端子34以及连接部件171高效地散热到外部基板40。其结果为，能够抑制在功率放大器产生的热量Q1对第一电子部件(例如第二开关5)的影响。
根据以上，能够提高功率放大器11的散热性，并且能够抑制在功率放大器11产生的热量对其它的电子部件(第一电子部件)的影响。
(4)变形例
对上述的实施方式的变形例进行说明。在以下的说明中，对与上述的实施方式相同的构成要素附加与上述的实施方式的构成要素相同的附图标记并省略说明，以与上述的实施方式不同的构成要素为中心进行说明。也可以实施以下进行说明的变形例的组合。
(4－1)变形例1
如图6所示，变形例1的高频模块1在上述的实施方式中，还具备再布线层50(布线层)。
再布线层50设置在树脂层32B的背面(与安装基板30侧相反侧的主面)与连接部件17之间。再布线层50在再布线层50的厚度方向(厚度方向D1)的两侧具有相互对置的第三主面50a(第三主面)以及第四主面50b(第四主面)。第三主面50a是再布线层50的安装基板30侧的主面。第四主面50b是再布线层50中的与安装基板30侧相反侧的主面。多个外部连接端子34配置在安装基板30的第二主面30b(第二主面)与再布线层50的第三主面50a(第三主面)之间。即，再布线层50的第三主面50a配置在安装基板30的第二主面30b与再布线层50的第四主面50b之间。另外，再布线层50的第三主面50a配置在功率放大器11的下表面(与安装基板30侧相反侧的主面)与再布线层50的第四主面50b之间。多个连接部件17配置于再布线层50的第四主面50b。
再布线层50具有导体层51、基板52以及导通孔53。
导体层51是构成导电路(布线)的层。导体层51在树脂层32B的背面，设置为具有规定的图案。导体层51与多个外部连接端子34的下端面(与安装基板30侧相反侧的端面)以及金属部件114的下端面(与安装基板30侧相反侧的端面)接触。
基板52由绝缘部件(例如电介质)形成。基板52是比安装基板30薄的平板状。基板52在树脂层32B的背面设置为覆盖树脂层32B的背面的整体。基板52的厚度方向D1的两侧的主面构成再布线层50的两侧的第三主面50a以及第四主面50b。导体层51设置在树脂层32B与基板52之间。
导通孔53例如是柱状(例如圆柱状)的导体部件，在基板52上设置为在基板52的厚度方向(厚度方向D1)上贯通。导通孔53与导体层51和基板52的背面(安装基板30侧的主面)上的连接部件17接触。导通孔53经由导体层51与外部连接端子34或者金属部件114连接。多个连接部件17配置于基板52的背面(即再布线层50的第四主面50b)。多个连接部件17与上述的实施方式相同，通过焊料41安装于外部基板40。
在再布线层50中，多个连接部件17的各个既能够通过调整导体层51的图案的形状以及导通孔53的配置，配置为在从基板52的厚度方向(厚度方向D1)俯视时，与该连接部件17所连接的外部连接端子34或者金属部件114重叠，也能够配置为不重叠。这样，通过具备再布线层50，能够提高再布线层50的第四主面50b上的多个连接部件17的配置的自由度。
(4－2)变形例2
如图4所示，在上述的实施方式中，在安装于安装基板30的第二主面30b的多个电子部件(功率放大器11、第二开关5、低噪声放大器12以及双工器10)中，在相邻的电子部件之间配置有外部连接端子34。
在变形例2中，功率放大器11与第二开关5之间的外部连接端子34与地线连接。更详细而言，功率放大器11与第二开关5之间的外部连接端子34经由连接部件17以及外部基板40与外部基板40的接地层连接。由此，功率放大器11与第二开关5之间的外部连接端子34作为电磁屏蔽部件发挥作用。其结果为，通过该外部连接端子34，能够确保功率放大器11与第二开关5之间的隔离性。
同样地，也可以第二开关5与低噪声放大器12之间的外部连接端子34也与地线连接。另外，也可以低噪声放大器12与双工器10之间的外部连接端子34也与地线连接。
(4－3)变形例3
如图4所示，在上述的实施方式中，在从安装基板30的厚度方向D1俯视时，在安装于安装基板30的第二主面30b的多个电子部件(功率放大器11、第二开关5、低噪声放大器12以及双工器10)各自的例如第二方向D2的两侧配置有外部连接端子34。
在变形例3中，功率放大器11的第二方向D2的两侧的外部连接端子34(第二外部连接端子)与地线连接。更详细而言，功率放大器11的第二方向D2的两侧的外部连接端子34经由连接部件171以及外部基板40与外部基板40的接地层连接。由此，能够在功率放大器11的第二方向D2的两侧确保隔离性。即，能够抑制从功率放大器11发出的噪声向功率放大器11的第二方向D2的两侧传播。另外，能够抑制外部噪声从功率放大器11的第二方向D2的两侧射入功率放大器11。
此外，在变形例3中，将功率放大器11的第二方向D2的两侧的外部连接端子34与地线连接。但是，也可以代替将功率放大器11的第二方向D2的两侧的外部连接端子34与地线连接，而将功率放大器11的第三方向D3的两侧的外部连接端子34(第二外部连接端子)与地线连接。另外，也可以将功率放大器11的第二方向D2的两侧的外部连接端子34、和功率放大器11的第三方向D3的两侧的外部连接端子34双方与地线连接。
同样地，也可以将第二开关5的第二方向D2的两侧的外部连接端子34(第二外部连接端子)与地线连接。另外，也可以将第二开关5的第三方向D3的两侧的外部连接端子34(第二外部连接端子)与地线连接。同样地，也可以将低噪声放大器12以及双工器10各自的第二方向D2的两侧的外部连接端子34与地线连接。另外，也可以将低噪声放大器12以及双工器10各自的第三方向D3的两侧的外部连接端子34与地线连接。
(4－4)变形例4
在上述的实施方式中，也可以在配置在安装基板30的第二主面30b的接收系的电子部件(第一电子部件)与功率放大器11之间配置外部连接端子34(第一外部连接端子)。该情况下，接收系的电子部件与功率放大器11之间的外部连接端子34与变形例2相同地与地线连接。接收系的电子部件(第一电子部件)是指与由天线3接收的接收信号通过的接收路径连接的电子部件。接收路径是指连接天线端子34A与信号输出端子34D之间的信号路径。例如在图1的电路中，接收系的电子部件是低噪声放大器12、双工器9、10、发送接收滤波器8等。功率放大器11是发送系的电子部件。发送系的电子部件是指与发送信号通过的发送路径连接的电子部件。发送路径是指连接天线端子34A与信号输入端子34B、34C之间的信号路径。根据变形例4，能够确保发送系的电子部件(功率放大器11)与接收系的电子部件(第一电子部件)之间的隔离性。
(4－5)变形例5
如图7所示，变形例5的高频模块1在上述的实施方式中，还具备导体路60。
导体路60是在安装基板30中，将金属部件38与外部连接端子34相互连接的部件。导体路60由导热率比安装基板30高的部件(例如铜或者铜合金)形成。通过导体路60，在安装基板30中，能够高效地将热量从金属部件38传递到外部连接端子34。在图7中，导体路60设置在安装基板30的内部，但也可以设置在安装基板30的第二主面30b。
上述的金属部件38(例如焊料凸块)是将功率放大器11与安装基板30的第二主面30b的第二焊盘36连接的部件。在变形例5中，导体路60经由上述的第二焊盘36与上述的金属部件38连接。另外，上述的金属部件38与功率放大器11的贯通导通孔113连接。上述的金属部件38例如是用于连接功率放大器11与第二焊盘36的多个金属部件38中最接近晶体管11a的金属部件，或者，是在从安装基板30的厚度方向D1俯视时与晶体管11a相邻的金属部件。上述的外部连接端子34配置在功率放大器11与第一电子部件(例如第二开关5)之间。
在变形例5中，在功率放大器11(例如晶体管11a)产生的热量的一部分Q1(以后，记载为热量Q1。)通过最接近晶体管11a的金属部件38，或者，从功率放大器11的上表面经由树脂层32B传递到安装基板30。然后，传递到安装基板30的热量Q1通过导体路60，传递到功率放大器11与第二开关5之间的外部连接端子34。然后，传递到外部连接端子34的热量Q1通过外部连接端子34以及连接部件17散热到外部基板40。这样，从功率放大器11传递到安装基板30的热量Q1通过导体路60高效地传递到外部连接端子34。由此，能够将从功率放大器11传递到安装基板30的热量Q1通过外部连接端子34迅速地散热到外部基板40。
(4－6)变形例6
在变形例1中，如图6所示，与功率放大器11的输出部连接的输出匹配电路13配置于安装基板30的第一主面30a。与此相对，在变形例6中，如图8所示，与功率放大器11的输出部连接的输出匹配电路13配置于安装基板30的内部。更详细而言，在变形例6中，输出匹配电路13在从安装基板30的厚度方向D1俯视时，与功率放大器11重叠。此外，“在从安装基板30的厚度方向D1俯视时A(例如输出匹配电路13)与B(功率放大器11)重叠”是指在从安装基板30的厚度方向D1俯视时A的至少一部分与B的至少一部分重叠。另外，优选输出匹配电路13配置为在安装基板30的内部与第一主面30a相比接近第二主面30b。此外，“A(例如输出匹配电路13)配置为在安装基板30的内部与第一主面30a相比接近第二主面30b”是指A的厚度方向D1的中心与安装基板30的厚度方向D1的中心相比配置在第二主面30b侧。
根据变形例6，与输出匹配电路13配置于安装基板30的第一主面30a的情况(图6)相比，能够缩短功率放大器11与输出匹配电路13之间的布线路径。由此，能够降低在功率放大器11与输出匹配电路13之间的布线路径中发送信号损耗的情况，并且，能够降低发送信号从功率放大器11与输出匹配电路13之间的布线路径向接收电路侧泄漏的情况。
(4－7)变形例7
如图9所示，变形例7的不同点在于在变形例1中，输出匹配电路13具有变压器131，变压器131配置于安装基板30的内部。更详细而言，变形例7的输出匹配电路13具有变压器131、和其它的电子电路(例如电感器132、电容器以及电阻等)。此外，虽然在变形例7中，输出匹配电路13除了变压器131之外还具有其它的电子部件，但也可以仅由变压器13构成。
变压器131连接在功率放大器11的输出部与第二开关5的共用端子5a之间。即变压器131与功率放大器11的输出部连接。上述其它的电子部件连接在变压器131与共用端子5a之间。
变压器131配置在安装基板30的内部，在从安装基板30的厚度方向D1俯视时与功率放大器11重叠。此外，“在从安装基板30的厚度方向D1俯视时A(例如变压器11)与B(功率放大器11)重叠”如在变形例6中定义的那样。另外，优选变压器131配置为在安装基板30的内部与第一主面30a相比接近第二主面30b。此外，“A(例如变压器131)配置为在安装基板30的内部与第一主面30a相比接近第二主面30b”如在变形例6中定义的那样。上述其它的电子部件例如配置于安装基板30的第一主面30a。
根据变形例7，与变压器131配置于安装基板30的第一主面30a的情况相比，能够缩短功率放大器11与变压器131之间的布线路径。由此，能够降低在功率放大器11与变压器131之间的布线路径中发送信号损耗的情况，并且，能够降低发送信号从功率放大器11与变压器131之间的布线路径向接收电路侧泄漏的情况。
(4－8)变形例8
在变形例1中，如图6所示，例示具备一个功率放大器11的情况，但在变形例8中，如图10所示，例示具备多个(在图10的例子中为两个)功率放大器11A、11B的情况。在图10的例子中，多个功率放大器11A、11B构成为能够通过第三开关6进行选择。多个功率放大器11A、11B配置于安装基板30的第二主面30b。多个外部连接端子34(第二外部连接端子)配置于多个功率放大器11A、11B各自的周围。外部连接端子34A是多个外部连接端子34中配置于功率放大器11A的周围的外部连接端子34。外部连接端子34B是多个外部连接端子34中配置于功率放大器11B的周围的外部连接端子34。
外部连接端子34A的上端面(安装基板30侧的端面)经由第二焊盘36以及金属部件38(第一金属部件)与功率放大器11A的外部端子电连接。外部连接端子34B的上端面(安装基板30侧的端面)经由第二焊盘36以及金属部件38(第一金属部件)与功率放大器11B的外部端子电连接。外部连接端子34A、34B的下端面(与安装基板30侧相反侧的端面)经由再布线层50的导体层51以及导通孔53与连接部件171连接。连接部件171例如经由焊料41与外部基板40(例如外部基板40的接地电极)连接。
如图11所示，在功率放大器11A产生的热量Q4从功率放大器11A的主面111a(安装基板30侧的主面)经由金属部件38、第二焊盘36、外部连接端子34A、导体层51、导通孔53以及连接部件171传递到外部基板40进行散热。另外，在功率放大器11B产生的热量Q5从功率放大器11B的主面111a(安装基板30侧的主面)经由金属部件38、第二焊盘36、外部连接端子34B、导体层51、导通孔53以及连接部件171传递到外部基板40进行散热。
这样，功率放大器11A的散热路径由其周围的外部连接端子34A等构成，功率放大器11B的散热路径由其周围的外部连接端子34B等构成。即，功率放大器11A、11B的散热路径相互分离。由此，能够降低多个功率放大器11A、11B受到来自它们中的其它的功率放大器的热量所带来的影响的情况。
(5)方式
在本说明书中，公开以下的方式。
第一方式的高频模块(1)具备安装基板(30)、功率放大器(11)以及第一电子部件(例如第二开关5)、多个外部连接端子(34)以及连接部件(17)。安装基板(30)具有相互对置的第一主面(30a)以及第二主面(30b)。功率放大器(11)以及第一电子部件(例如第二开关5)配置于安装基板(30)的第二主面(30b)。多个外部连接端子(34)配置于安装基板(30)的第二主面(30b)。连接部件(17)能够与外部基板(40)连接。多个外部连接端子(34)包含与连接部件(17)连接的第一外部连接端子(34)。第一外部连接端子(34)配置在功率放大器(11)与第一电子部件(例如第二开关5)之间。
根据该结构，功率放大器(11)配置于安装基板(30)的第二主面(30b)(即连接部件(17)侧的主面)。因此，与功率放大器(11)配置于安装基板(30)的第一主面(30a)的情况相比，能够缩短功率放大器(11)与连接部件(17)所连接的外部基板(40)之间的距离。因此，能够高效地将在功率放大器(11)产生的热量(Q3)散热到外部基板(40)。其结果为，能够提高功率放大器(11)的散热性。
另外，与连接部件(17)连接的第一外部连接端子(34)在安装基板(30)的第二主面(30b)配置在功率放大器(11)与第一电子部件(例如第二开关5)之间。因此，能够将从功率放大器(11)传递到安装基板(30)的热量(Q1)通过第一外部连接端子(34)以及连接部件(17)高效地散热到外部。并且，在连接部件(171)连接外部基板(40)的状态下，能够将功率放大器(11)的热量(Q1)通过第一外部连接端子(34)以及连接部件(17)高效地散热到外部基板(40)。由此，能够抑制在功率放大器(11)产生的热量对第一电子部件(例如第二开关5)的影响。
根据以上，能够提高功率放大器(11)的散热性，并且能够抑制在功率放大器(11)产生的热量(Q1)对其它的电子部件(第一电子部件)的影响。
第二方式的高频模块(1)是在第一方式中，功率放大器(11)经由第一金属部件(38)配置于安装基板(30)的第二主面(30b)。第一外部连接端子(34)配置在第一金属部件(38)与第一电子部件(例如第二开关5)之间。
根据该结构，通过第一外部连接端子(34)，能够抑制从功率放大器(11)传递到第一金属部件(38)的热量(Q1)传递到外部连接端子(34)。由此，能够抑制从功率放大器(11)传递到第一金属部件(38)的热量(Q1)对第一电子部件(例如第二开关5)的影响。
第三方式的高频模块(1)是在第二方式中，具备导体路(60)。导体路(60)设置于安装基板(30)，并将第一外部连接端子(34)与第一金属部件(38)连接。
根据该结构，能够将从功率放大器(11)传递到第一金属部件(38)的热量(Q1)通过导体路(60)迅速地传递到外部连接端子(34)。
第四方式的高频模块(1)是在第一～第三方式的任意一个中，功率放大器(11)以及第一电子部件(例如第二开关5)配置为相互相邻。
根据该结构，能够抑制在功率放大器(11)产生的热量(Q1)对与功率放大器(11)相邻的第一电子部件(例如第二开关5)的影响。
第五方式的高频模块(1)是在第一～第四方式的任意一个中，具备多个第一外部连接端子(34)。在从安装基板(30)的厚度方向(D1)俯视时，在与功率放大器(11)与第一电子部件(例如第二开关5)排列的方向(例如第二方向D2)交叉的方向(例如第三方向D3)上排列配置多个第一外部连接端子(34)。
根据该结构，能够进一步抑制在功率放大器(11)产生的热量(Q1)对第一电子部件(例如第二开关5)的影响。
第六方式的高频模块(1)是在第一～第五方式的任意一个中，还具备布线层(50)。布线层(50)具有相互对置的第三主面(50a)以及第四主面(50b)，第三主面(50a)配置在安装基板(30)的第二主面(30b)与第四主面(50b)之间。第一外部连接端子(34)配置在安装基板(30)的第二主面(30b)与布线层(50)的第三主面(50a)之间。连接部件(17)配置于布线层(50)的第四主面(50b)。
根据该结构，通过再布线层(50)，能够提高连接部件(17)相对于第一外部连接端子(34)的相对的配置的自由度。
第七方式的高频模块(1)是在第一～第六方式的任意一个中，还具备配置在功率放大器(11)与连接部件(17)之间的第二金属部件(114)。第二金属部件(114)与连接部件(17)连接。
根据该结构，能够将在功率放大器(11)产生的热量(Q3)通过第二金属部件(114)以及连接部件(17)，散热到与连接部件(17)连接的外部基板(40)。由此，能够抑制在功率放大器(11)产生的热量(Q3)流到第一电子部件(例如第二开关5)侧。因此，能够抑制从功率放大器(11)传递到安装基板(30)的热量(Q1)的流量。其结果为，能够进一步抑制在功率放大器(11)产生的热量(Q1)对第一电子部件(例如第二开关5)的影响。
第八方式的高频模块(1)是在第一～第七方式的任意一个中，还具备与功率放大器(11)的输出部连接的输出匹配电路(13)。输出匹配电路(13)配置于安装基板(30)的内部，且在从安装基板(30)的厚度方向(D1)俯视时与功率放大器(11)重叠，在安装基板(30)的内部配置为与第一主面(30a)相比接近第二主面(30b)。
根据该结构，与输出匹配电路(13)配置于安装基板(30)的第一主面(30a)的情况相比，能够缩短功率放大器(11)与输出匹配电路(13)之间的布线路径。由此，能够降低在功率放大器(11)与输出匹配电路(13)之间的布线路径中发送信号损耗的情况，并且，能够降低发送信号从功率放大器(11)与输出匹配电路(13)之间的布线路径向接收电路侧泄漏的情况。
第九方式的高频模块(1)是在第一～第七方式的任意一个中，还具备与功率放大器(11)的输出部连接的变压器(131)。变压器(131)配置在安装基板(30)的内部，且在从安装基板(30)的厚度方向(D1)俯视时与功率放大器(11)重叠，在安装基板(30)的内部配置为与第一主面(30a)相比接近第二主面(30b)。
根据该结构，与变压器(131)配置于安装基板(30)的第一主面(30a)的情况相比，能够缩短功率放大器(11)与变压器(131)之间的布线路径。由此，能够降低在功率放大器(11)与变压器(131)之间的布线路径中发送信号损耗的情况，并且，能够降低发送信号从功率放大器(11)与变压器(131)之间的布线路径向接收电路侧泄漏的情况。
第十方式的高频模块(1)是在第一～第九方式的任意一个中，第一电子部件(例如第二开关5)与接收信号通过的接收路径连接。
根据该结构，能够通过外部连接端子(34)，确保作为发送系的电子部件的功率放大器(11)与接收系的第一电子部件(例如第二开关5)之间的隔离性。
第十一方式的高频模块(1)是在第一～第十方式的任意一个中，第一外部连接端子(34)与地线连接。
根据该结构，能够使第一外部连接端子(34)作为电磁屏蔽部件发挥作用。由此，能够确保功率放大器(11)与第一电子部件(例如第二开关5)之间的隔离性。
第十二方式的高频模块(1)是在第十一方式中，多个外部连接端子(34)包含与连接部件(17)连接的多个第二外部连接端子(34)。在从安装基板(30)的厚度方向(D1)俯视时，多个第二外部连接端子(34)配置在功率放大器(11)以及第一电子部件(例如第二开关5)各自的两侧。
根据该结构，能够在第一电子部件(例如第二开关5)以及功率放大器(11)各自的两侧确保隔离性。
在第十三方式的高频模块(1)中，在第十二方式中，具备多个功率放大器(11A、11B)。在从安装基板(30)的厚度方向(D1)俯视时，多个第二外部连接端子(34)配置于多个功率放大器(11A、11B)各自的周围。
根据该结构，功率放大器(11A)的散热路径由其周围的外部连接端子(34A)等构成，功率放大器(11B)的散热路径由其周围的外部连接端子(34B)等构成。即，功率放大器(11A、11B)的散热路径相互分离。由此，能够降低多个功率放大器(11A、11B)受到来自它们中的其它的功率放大器的热量所带来的影响的情况。
第十四方式的高频模块(1)是在第十或者第十一方式中，多个外部连接端子(34)包含与连接部件(17)连接的多个第三外部连接端子(34)。还具备配置在安装基板(30)的第二主面(30b)的第二电子部件(例如低噪声放大器12)。在从安装基板(30)的厚度方向(D1)俯视时，多个第三外部连接端子(34)配置于第二电子部件(例如低噪声放大器12)的两侧。
根据该结构，能够在第二电子部件(例如低噪声放大器12)的两侧确保隔离性。
第十五方式的通信装置(100)具备第一～第十四方式的任意一个高频模块(1)、和信号处理电路(2)。信号处理电路(2)对通过高频模块(1)的高频信号进行处理。
根据该结构，能够提供具备具有上述的效果的高频模块(1)的通信装置(100)。
附图标记的说明
1…高频模块，2…信号处理电路，3…天线，4…第一开关，4a…共用端子，4b…选择端子，4c…选择端子，5…第二开关，5a…共用端子，5b…选择端子，5c…选择端子，6…第三开关，6a…共用端子，6b…选择端子，6c…选择端子，7…第四开关，7a…共用端子，7b…选择端子，7c…选择端子，8…发送接收滤波器，9、10…双工器，11、11A、11B…功率放大器，11a…晶体管，12…低噪声放大器，13…输出匹配电路，14－16…匹配电路，17、171、172…连接部件，18…控制器，19…IC芯片，21…RF信号处理电路，22…基带信号处理电路，30…安装基板，30a…第一主面，30b…第二主面，32A、32B…树脂层，33…屏蔽层，34…外部连接端子(第一外部连接端子、第二外部连接端子、第三外部连接端子)，34A…天线端子，34B、34C…信号输入端子，34D…信号输出端子，34E…输入端子，35…第一焊盘，36…第二焊盘，37…导通孔，38…金属部件(第一金属部件)，40…外部基板，41…焊料，50…再布线层(布线层)，50a…第三主面，50b…第四主面，51…导体层，52…基板，53…导通孔，60…导体路，100…通信装置，111…基材，111a…主面，111b…主面，113…贯通导通孔，114…金属部件(第二金属部件)，131…变压器，132…电感器，D1…第一方向(厚度方向)，D2…第二方向，D3…第三方向，Q1～Q5…热量。

Claims (15)

1.一种高频模块，其中，具备：
安装基板，具有相互对置的第一主面以及第二主面；
功率放大器以及第一电子部件，配置于上述安装基板的上述第二主面；
多个外部连接端子，配置于上述安装基板的上述第二主面；以及
连接部件，能够与外部基板连接，
上述多个外部连接端子包含与上述连接部件连接的第一外部连接端子，
上述第一外部连接端子配置在上述功率放大器与上述第一电子部件之间。
2.根据权利要求1所述的高频模块，其中，
上述功率放大器经由第一金属部件配置于上述安装基板的上述第二主面，
上述第一外部连接端子配置在上述第一金属部件与上述第一电子部件之间。
3.根据权利要求2所述的高频模块，其中，具备：
导体路，设置于上述安装基板，并将上述第一外部连接端子与上述第一金属部件连接。
4.根据权利要求1～3中任意一项所述的高频模块，其中，
上述功率放大器以及上述第一电子部件配置为相互相邻。
5.根据权利要求1～4中任意一项所述的高频模块，其中，
具备多个上述第一外部连接端子，
在从上述安装基板的厚度方向俯视时，在与上述功率放大器和上述第一电子部件排列的方向交叉的方向上排列配置有上述多个第一外部连接端子。
6.根据权利要求1～5中任意一项所述的高频模块，其中，还具备：
布线层，具有相互对置的第三主面以及第四主面，上述第三主面配置在上述安装基板的上述第二主面与上述第四主面之间，
上述第一外部连接端子配置于上述安装基板的上述第二主面与上述布线层的上述第三主面之间，
上述连接部件配置于上述布线层的上述第四主面。
7.根据权利要求1～6中任意一项所述的高频模块，其中，还具备：
第二金属部件，配置在上述功率放大器与上述连接部件之间，
上述第二金属部件与上述连接部件连接。
8.根据权利要求1～7中任意一项所述的高频模块，其中，还具备：
输出匹配电路，与上述功率放大器的输出部连接，
上述输出匹配电路配置于上述安装基板的内部，在从上述安装基板的厚度方向俯视时，上述输出匹配电路与上述功率放大器重叠，且在上述安装基板的内部配置为与上述第一主面相比接近上述第二主面。
9.根据权利要求1～7中任意一项所述的高频模块，其中，还具备：
变压器，与上述功率放大器的输出部连接，
上述变压器配置于上述安装基板的内部，在从上述安装基板的厚度方向俯视时，上述变压器与上述功率放大器重叠，且在上述安装基板的内部配置为与上述第一主面相比接近上述第二主面。
10.根据权利要求1～9中任意一项所述的高频模块，其中，
上述第一电子部件与接收信号通过的接收路径连接。
11.根据权利要求1～10中任意一项所述的高频模块，其中，
上述第一外部连接端子与地线连接。
12.根据权利要求11所述的高频模块，其中，
上述多个外部连接端子还包含与上述连接部件连接的多个第二外部连接端子，
在从上述安装基板的厚度方向俯视时，上述多个第二外部连接端子配置于上述功率放大器以及上述第一电子部件各自的两侧。
13.根据权利要求12所述的高频模块，其中，
具备多个上述功率放大器，
在从上述安装基板的厚度方向俯视时，上述多个第二外部连接端子配置于上述多个功率放大器各自的周围。
14.根据权利要求10或者11所述的高频模块，其中，
上述多个外部连接端子还包含与上述连接部件连接的多个第三外部连接端子，
还具备配置于上述安装基板的上述第二主面的第二电子部件，
在从上述安装基板的厚度方向俯视时，上述多个第三外部连接端子配置于上述第二电子部件的两侧。
15.一种通信装置，其中，具备：
权利要求1～14中任意一项所述的高频模块；以及
信号处理电路，对通过上述高频模块的高频信号进行处理。
CN202280018319.XA 2021-03-02 2022-02-28 高频模块以及通信装置 Pending CN117121198A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021033006 2021-03-02
JP2021-033006 2021-03-02
PCT/JP2022/008274 WO2022186131A1 (ja) 2021-03-02 2022-02-28 高周波モジュール及び通信装置

Publications (1)

Publication Number Publication Date
CN117121198A true CN117121198A (zh) 2023-11-24

Family

ID=83153809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280018319.XA Pending CN117121198A (zh) 2021-03-02 2022-02-28 高频模块以及通信装置

Country Status (3)

Country Link
US (1) US20230411377A1 (zh)
CN (1) CN117121198A (zh)
WO (1) WO2022186131A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5505915B1 (ja) * 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
WO2019181761A1 (ja) * 2018-03-20 2019-09-26 株式会社村田製作所 高周波モジュール
WO2019181590A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
CN114051695B (zh) * 2019-07-03 2023-08-18 株式会社村田制作所 高频模块和通信装置

Also Published As

Publication number Publication date
US20230411377A1 (en) 2023-12-21
WO2022186131A1 (ja) 2022-09-09

Similar Documents

Publication Publication Date Title
US11368172B2 (en) Radio-frequency module and communication device
US11239868B2 (en) Radio frequency module and communication device
US11152961B2 (en) Radio frequency module and communication device
US11323142B2 (en) Radio frequency module and communication device
US11463116B2 (en) Radio frequency module and communication device
JP2021145288A (ja) 高周波モジュールおよび通信装置
KR102415533B1 (ko) 고주파 모듈 및 통신 장치
CN213879808U (zh) 高频模块和通信装置
US20230308121A1 (en) High-frequency module and communication device
US20230261682A1 (en) Radio frequency module and communication device
JP2021197590A (ja) 高周波モジュール及び通信装置
CN215912092U (zh) 高频模块和通信装置
KR102455844B1 (ko) 고주파 모듈 및 통신장치
US11303319B2 (en) Radio frequency module and communication device
CN117121198A (zh) 高频模块以及通信装置
KR20210073454A (ko) 고주파 모듈 및 통신 장치
WO2022186132A1 (ja) 高周波モジュール及び通信装置
JP2021197402A (ja) 高周波モジュールおよび通信装置
US20240057247A1 (en) High-frequency module and communication device
US20240072838A1 (en) High-frequency module and communication device
WO2021241064A1 (ja) 高周波モジュール及び通信装置
WO2022209736A1 (ja) 高周波モジュール及び通信装置
WO2022145320A1 (ja) 高周波回路
WO2023021792A1 (ja) 高周波モジュール及び通信装置
WO2022209731A1 (ja) 高周波モジュール及び通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination