CN117119861A - 图案化半导体层的方法 - Google Patents

图案化半导体层的方法 Download PDF

Info

Publication number
CN117119861A
CN117119861A CN202210680366.2A CN202210680366A CN117119861A CN 117119861 A CN117119861 A CN 117119861A CN 202210680366 A CN202210680366 A CN 202210680366A CN 117119861 A CN117119861 A CN 117119861A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
substrate
patterned polymer
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210680366.2A
Other languages
English (en)
Inventor
张怡鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POLYERA CORP
Original Assignee
POLYERA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POLYERA CORP filed Critical POLYERA CORP
Publication of CN117119861A publication Critical patent/CN117119861A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Abstract

一种图案化半导体层的方法包括以下操作:形成第一电极及第二电极于基板上;形成具有第一部份位于第二电极的部份上及第二部份位于基板的边缘部份上的图案化高分子层于基板上;沉积半导体层于图案化高分子层、基板及第一电极上;移除图案化高分子层的第一部份及位于第一部份上的半导体层,以在半导体层中形成通孔暴露出第二电极的部份;以及沉积导电块于半导体层上及通孔中。本揭示内容解决半导体层因其本身特性而难以与微影制程使用的化学品相容的问题。

Description

图案化半导体层的方法
技术领域
本揭示内容是关于一种图案化半导体层的方法。
背景技术
具有主动式矩阵可驱动或读取信号的元件具有诸多应用,例如主动矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode,AMOLED)与影像感测器(Photodiode Based Image Sensor)。随着光二极管在半导体产业逐渐微型化,良好的光二极管需通过移除电极与外接导线之间连接处的材料,才能避免电极与外接导线之间形成过高电阻,进而影响电流生成。而且光二极管周围的材料也需移除,以形成良好的封装,维持功能元件的稳定性。因此,光二极管的制程中材料的移除是否干净以及是否位于适当位置移除就显得至关重要。
除此之外,光二极管的材料选择也从以往基于硅的材料发展至有机半导体材料、量子点材料或是钙钛矿材料等。相应于材料的转变,光二极管的结构亦改变为由下而上层层堆叠的结构。此种结构在制造过程所使用的光阻类化学品可能与新兴的有机半导体材料、量子点材料或是钙钛矿材料等不相容,例如微影制程中使用的化学物质可能分解有机半导体材料、量子点、钙钛矿材料,使得基于钙钛矿材料的光二极管图案化困难,难以得到良好、不因材料残留而造成过高电阻的电极与外接导线的连接,或是良好、不因材料残留而造成功能元件受损的封装。
发明内容
本揭示内容是关于一种图案化半导体层的方法,在一些实施方式中方法包括以下操作:形成第一电极及第二电极于基板上;形成具有第一部份位于第二电极的部份上及第二部份位于基板的边缘部份上的图案化高分子层于基板上;沉积半导体层于图案化高分子层、基板及第一电极上;移除图案化高分子层的第一部份及位于第一部份上的半导体层,以在半导体层中形成通孔暴露出第二电极的部份;以及沉积导电块于半导体层上及通孔中。
在一些实施方式中,方法更包括在移除图案化高分子层的第一部份及位于第一部份上的半导体层时,同时移除图案化高分子层的第二部份及位于第二部份上的半导体层,以暴露出基板的边缘部份。
在一些实施方式中,方法更包括在沉积导电块于半导体层上及通孔中之后,移除图案化高分子层的第二部份及位于第二部份上的半导体层,以暴露出基板的边缘部份。
在一些实施方式中,半导体层包括光活性层、载子传递层及其组合,光活性层的材料包括有机半导体、量子点、钙钛矿或其组合。
在一些实施方式中,图案化高分子层包括环氧树酯、聚酰亚胺、压克力或其组合。
在一些实施方式中,图案化高分子层的第二部份在俯视下具有位于基板的边缘部份上的连续形状。
在一些实施方式中,方法更包括在形成图案化高分子层于基板上之前,形成离型层于基板上,以及在移除图案化高分子层的第一部份及位于第一部份上的半导体层时,同时移除第一部份下的离型层。
在一些实施方式中,方法更包括移除图案化高分子层的第二部份、第二部份上的半导体层及第二部份下的离型层,以暴露出基板的边缘部份。
在一些实施方式中,方法更包括沉积导电块于半导体层上及通孔中之后,移除图案化高分子层的第二部份、第二部份上的半导体层及第二部份下的离型层,以暴露出基板的边缘部份。
在一些实施方式中,离型层包括包括水溶性高分子、含氟有机分子或其组合。
附图说明
阅读本揭示内容的附图时,建议从下文叙述了解本揭示的各个面向。需注意的是,按照工业的标准做法,各种特征尺寸未依比例绘制。为了使讨论更清晰,各种特征尺寸可任意增加或减少。
图1是根据本揭示内容一些实施例所形成的光二极管结构的剖面图。
图2是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的方法流程图。
图3是根据本揭示内容一些包括离形层的实施例图案化半导体层以形成光二极管结构的方法流程图。
图4至图6是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
图7是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的中间阶段俯视图。
图8A至图8B是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
图9A至图9C是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
图10至图12是根据本揭示内容一些包括离形层的实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
图13是根据本揭示内容一些包括离形层的实施例图案化半导体层以形成光二极管结构的中间阶段俯视图。
图14A至图14B是根据本揭示内容一些包括离形层的实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
图15A至图15C是根据本揭示内容一些包括离形层的实施例图案化半导体层以形成光二极管结构的中间阶段剖面图。
【主要元件符号说明】
101:基板 101B:边缘部份
103:第一电极 105:第二电极
105A:部份 107:半导体层
109:导电块 111:封装层
113:图案化高分子层 113A:第一部份
113B:第二部份 115:离型层
115A:第一部份 115B:第二部份
200:方法 202:操作
204:操作 206:操作
208A:操作 208B:操作
210A:操作 210B:操作
212A:操作 212B:操作
214B:操作 300:方法
302:操作 304:操作
306:操作 308A:操作
308B:操作 310A:操作
310B:操作 312A:操作
312B:操作 314B:操作
A-A:线 H1:通孔
H2:凹口
具体实施方式
下文提供不同实施例说明本揭示内容的不同特征。为简化当前的揭露,下文将介绍元件和配置的具体示例。当然,这些仅是示例,并不意欲限制。例如下文中第一特征在第二特征上方形成的描述可能包括第一特征和第二特征直接接触形成的实施例,也可能包括第一特征和第二特征之间形成其他特征,使第一特征和第二特征不直接接触的实施例。
此外,空间相对术语,例如下方和上方等,可便于在本文中描述一个元件或特征与图中另一个元件或特征的关系。除了图中描述的方向,空间相对术语旨在涵盖装置于使用或操作时的不同方向。装置可能以其他方式定位(旋转90度或其他方向),本文使用空间相对的描述可同样相对应地解释。在本文的讨论中,除非另有说明,否则不同图中相同的参照编号是指使用相同或相似材料通过相同或相似方法形成的相同或相似元件。
本揭示内容提供一种图案化半导体层的方法,方法包括以下操作:形成第一电极及第二电极于基板上;形成具有第一部份位于第二电极的部份上及第二部份位于基板的边缘部份上的图案化高分子层于基板上;沉积半导体层于图案化高分子层、基板及第一电极上;移除图案化高分子层的第一部份及位于第一部份上的半导体层,以在半导体层中形成通孔暴露出第二电极的部份;以及沉积导电块于半导体层上及通孔中。下文将根据实施例详细说明本揭示内容图案化半导体层的方法。
图1是根据本揭示内容一些实施例所形成的光二极管结构的剖面图。图2及图3是根据本揭示内容一些实施例图案化半导体层以形成光二极管结构的方法流程图。图2与图3的差别在于图3图案化半导体层的方法更包括形成及移除离形层。图1的光二极管结构包括基板101、第一电极103、第二电极105、半导体层107、导电块109、封装层111及通孔H1,其中半导体层107包括与现今微影制程所使用的化学品不相容且需借助溶液型态的制程方式形成的有机半导体、量子点、钙钛矿或其组合等材料,即图1所示的半导体层107具有难以图案化的特性。然而,通过图2及图3所示的图案化半导体层的方法,使半导体层107形成于图案化高分子层(例如下文讨论的图案化高分子层113)上,由于图案化高分子层形成的位置对应于半导体层107即将形成图案的位置,例如位于第二电极105的部份105A上,即对应于半导体层107通孔H1图案的位置,因此当半导体层107形成于具有图案化高分子层位于其上的基板101上时,具有图案化高分子层位于其下的半导体层107可通过移除图案化高分子层时同时移除其上的半导体层107,而未具有图案化高分子层位于其下的半导体层107则保留在基板101上,达到图案化半导体层107的目的。
接下来详细说明,以图2图案化半导体层的方法200形成图1的光二极管结构。在图2的操作202中,同时参照图4形成光二极管结构的中间阶段剖面图,形成第一电极103及第二电极105于基板101上。在一些实施例中,基板101为透明基板,例如可挠的聚乙烯对苯二甲酸酯(Polyethylene terphthalate,PET)、聚萘二甲酸乙二酯(Poly ethylenenaphthalate,PEN)、聚酰亚胺(Polyimide,PI),或是例如不可挠的玻璃基板、晶圆类基板(Silicon Wafer)。在一些实施例中,基板101为薄膜电晶体(Thin Film Transistor,TFT)基板。在一些实施例中,基板101为互补式金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)基板。在一些实施例中,基板101含有电路。在如图1及图4所示的实施例中,第一电极103及第二电极105彼此空间上隔开。在一些实施例中,第一电极103为单元电极,可如图1及图4所示具有多个,且各自隔开,以例如阵列的排列方式对应将在后续制程形成其上的半导体层107中像素(未图示)的位置。在一些实施例中,第二电极105为连接电极,如图1所示连接将在后续制程形成其上的导电块109与基板101内的驱动或读取电路(未图示),以形成电性回路。需注意的是,为达解说的目的,本揭示内容的基板101为元件单元的基板,本揭示内容提供的图式仅示意性绘出单一元件单元。然而本领域通常知识者应知,在实际制程中,可具有多个元件单元,使基板为多个元件单元的共同基板,并在多个元件单元的共同基板上进行如下文将讨论的多个操作,例如在共同基板上形成图案化高分子层,使每个元件单元皆可形成如本揭示内容提供的图式中的光二极管结构,包括将在下文讨论的通孔及封装层。
接着在图2的操作204中,同时参照图5形成光二极管结构的中间阶段剖面图,形成图案化高分子层113于基板101上。图案化高分子层113具有第一部份113A位于第二电极105的部份105A上,以及第二部份113B位于基板101的边缘部份101B上,定义出将在后续制程中形成其上的半导体层107,其欲形成图案的位置。也就是说,第一部份113A定义出图1中光二极管结构中半导体层107的通孔H1位置,使通孔H1可填入导电块109,进而连接第二电极105形成电性回路;第二部份113B则定义出图1中光二极管结构中半导体层107的凹口H2位置,使凹口H2上可覆盖封装层111,保护光二极管结构免于受到外界氧气或水气渗入而影响功能正常运作。在一些实施例中,图案化高分子层113包括环氧树酯、聚酰亚胺、压克力或其组合,其中聚酰亚胺例如为一般型聚酰亚胺或感光型聚酰亚胺。在一些实施例中,图案化高分子层113亦可包括其他可通过热、光或化学等方式固化或交联的材料。需注意的是,图案化高分子层113具有机械韧性,使其在后续制程移除时经撕除也不致断裂或碎裂,并亦能通过微影制程或必要的蚀刻制程达到图案化。在一些实施例中,图案化高分子层113通过印刷,例如网印、喷墨或钢板印刷直接形成第一部份113A及第二部份113B于基板101上。在一些实施例中,图案化高分子层113通过曝光显影位于基板101上的高分子层(未图示)而形成第一部份113A及第二部份113B。在一些实施例中,图案化高分子层113通过贴合干膜光阻层于位于基板101上的高分子层(未图示)上,再通过曝光显影干膜光阻层定义第一部份113A及第二部份113B的位置后蚀刻高分子层,得到具有第一部份113A及第二部份113B的图案化高分子层113,最后移除干膜光阻层。在一些实施例中,图案化高分子层113通过旋转涂布光阻层(未图示)于位于基板101上的高分子层(未图示)上,再通过曝光显影光阻层定义第一部份113A及第二部份113B的位置后蚀刻高分子层,得到具有第一部份113A及第二部份113B的图案化高分子层113,最后移除光阻层。
接着在图2的操作206中,同时参照图6形成光二极管结构的中间阶段剖面图及图7形成光二极管结构的中间阶段俯视图,沉积半导体层107于图案化高分子层113、基板101及第一电极103上。半导体层107包括光活性层与必要的多层载子传递层(未图示),光活性层的材料包括有机半导体、量子点、钙钛矿或其组合,例如具有通式ABX3的钙钛矿量子点,其中A可为甲脒(Formamidinium,FA)、甲铵(methylammonium,MA)、铯或其组合;B可为铅、锡或其组合;以及X可为卤素,或是例如有机半导体层,如P3HT:PCBM、PTB7:PCBM、PM6:Y6、共轭聚合物:富勒烯衍生物(Conjugated Polymer:Fulletene Derivative)、共轭聚合物:非富勒烯受体(Conjugated Polymer:Non-Fullerene Acceptor)、共轭聚合物:共轭聚合物(Conjugated Polymer:Conjugated Polymer)、共轭小分子:共轭小分子(ConjugatedSmall Molecule:Conjugated Small Molecule)、共轭小分子:共轭聚合物(ConjugatedSmall Molecule:Conjugated Polymer)等组合,但不以此为限,亦或是硒化镉(CdSe)、硫化镉(CdS)、硫化锌(ZnS)、磷化铟(InP)、硫化铅(PbS)等量子点材料,但亦不以此为限。亦或者发光型态的有机半导体,如MEH-PPV,但亦不以此为限。这些光活性层的材料具有极佳的光电转换效率,然而由于本身材料的特性,这些材料往往通过溶液型态的制程例如旋转涂布的方式形成。在一些实施例中,半导体层107不限于单层,例如可具有多层的堆叠结构,在光活性层的上下各具有载子传输层,用于帮助电子与电洞收集至第一电极103和将在下文讨论的位于半导体层107上的导电块109。在图7的俯视图中,线A-A标示出图6的剖面位置,并以虚线标示出半导体层107覆盖下图案化高分子层113的第一部份113A及第二部份113B的透视位置。需注意的是,图案化高分子层113的第二部份113B在俯视下具有位于基板101的边缘部份101B上的连续形状,如图7所示连续环绕的矩形条状,位于光二极管结构的边缘,并包围内部元件,例如半导体层107下的第一电极103等。
接着在图2的操作208A中,同时参照图8A形成光二极管结构的中间阶段剖面图,移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107,以在半导体层107中形成通孔H1暴露出第二电极105的部份105A。在一些实施例中,如图8A所示,在移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107时,同时移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107,以在半导体层107中形成凹口H2暴露出基板101的边缘部份101B。在图7已知图案化高分子层113的第二部份113B在俯视下具有位于基板101的边缘部份101B上的连续形状,因此移除如图6所示的左边和右边的第二部份113B以得到图8A的凹口H2实质上是移除左边和右边同为一体的第二部份113B。在一些实施例中,通过机械撕除图案化高分子层113,由于图案化高分子层113具有机械韧性,因此撕除时不会断裂或碎裂。通过操作208A得到图案化的半导体层107,具有通孔H1和凹口H2图案,通孔H1和凹口H2上实质上不具有残留的半导体层107。本揭示内容提供的图案化半导体层的方法不仅可图案化因本身特性而与微影制程不相容(例如与微影制程使用的溶剂互溶或产生化学反应等)的半导体层107,亦可在光二极管结构微型化之后依所需图案将半导体层107图案化。
接着在图2的操作210A中,同时参照图8B形成光二极管结构的中间阶段剖面图,沉积导电块109于半导体层107上及通孔H1中。位于通孔H1中的导电块109实质上完全填满通孔H1,良好地连接第二电极105的部份105A,不因通孔H1中具有半导体层107而造成电阻过高,进而影响电流生成。位于半导体层107上的导电块109则通过半导体层107与第一电极103空间上隔开,避免与第一电极103直接接触造成短路。在一些实施例中,相较于对应半导体层107中像素位置排列的单元电极,例如图1所示的第一电极103,位于半导体层107上的导电块109为半导体层107中像素的共同电极。在一些实施例中,导电块109的材料可为金属,例如铝、银、钼、铜、钛、氮化钛(TiN)等;金属氧化物,例如氧化铟锡(ITO)等;碳系材料,例如纳米碳管等;以及有机导电材料等。在一些实施例中,第一电极103作为阳极而位于半导体层107上的导电块109作为阴极,或是第一电极103作为阴极而位于半导体层107上的导电块109作为阳极,阳极及阴极连接至电压源(未图示),并在一些实施例中用以收集半导体层107所产生的电流。在一些实施例中,电晶体电路与电容设置于基板101内。在一些实施例中,沉积导电块109的方法包括在沉积导电块109之前先形成遮罩(未图示)于具有半导体层107位于其上的基板101上,遮罩覆盖基板101的边缘部份101B,曝露出半导体层107和半导体层107中的通孔H1,使导电块109沉积于遮罩的曝露部份之后再移除遮罩得到如图8B所示的光二极管结构剖面图,其中遮罩覆盖的基板101的边缘部份101B保留了半导体层107的凹口H2图案,可在后续制程中形成封装层111位于其上。
接着在图2的操作212A中,形成封装层111于如图8B所示的基板101的边缘部份101B上,得到如图1所示的光二极管结构。在一些实施例中,封装层111的材料为氮化硅、氮氧化硅、氧化硅、环氧树脂等,或其组合。
接下来回到图2的操作206之后,除了接续操作208A以同时移除图案化高分子层113的第一部份113A和第二部份113B之外,可进行操作208B,仅先移除图案化高分子层113的第一部份113A。在操作208B中,同时参照图9A形成光二极管结构的中间阶段剖面图,移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107,以在半导体层107中形成通孔H1暴露出第二电极105的部份105A。接着在操作210B中,同时参照图9B形成光二极管结构的中间阶段剖面图,沉积导电块109于半导体层107上及通孔H1中。由于图案化高分子层113的第二部份113B仍位于基板101的边缘部份101B上,此第二部份113B可用以定义导电块109沉积的位置,减少额外的图案化导电块109的制程操作,例如上述操作210A中形成额外的遮罩以图案化导电块109,而且对于难图案化的导电块109的材料来说,亦可使导电块109的材料选择具有更多样性。接着在操作212B中,同时参照图9C形成光二极管结构的中间阶段剖面图,在沉积导电块109于半导体层107上及通孔H1中之后,移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107,以在半导体层107中形成凹口H2暴露出基板101的边缘部份101B。操作208B至操作212B不同于操作208A至操作210A在于操作208B至操作212B可在不同制程阶段中选择性地移除不同位置上的图案化高分子层113,即第一部份113A及第二部份113B,使半导体层107的图案化亦可选择性地达成,制程方法更具有多样性。除此之外,操作208B及操作212B基本同操作208A,而操作210B基本同操作210A,此处不再赘述细节。总而言之,操作208B至操作212B同操作208A至操作210A,得到半导体层107中通孔H1及凹口H2的图案,而且本揭示内容提供的方法在光二极管结构微型化之后依然能依所需图案将半导体层107图案化。在操作208B至操作212B之后进行操作214B,形成封装层111于如图9C所示的基板101的边缘部份101B上,得到如图1所示的光二极管结构。操作214B基本同操作212A,此处不再赘述细节。
接下来详细说明,以图3图案化半导体层的方法300形成图1的光二极管结构。与图2的差别在于图3的方法300更包括形成及移除离型层。离型层包括具有低表面能和/或低附着力的材料。在一些实施例中,离型层包括水溶性高分子、含氟有机分子或其组合。详细地说,水溶性高分子系指具有阳离子基团、阴离子基团或极性非离子基团,例如羟基、醚基及/或胺基的高分子材料。在一些实施例中,水溶性高分子包括但不限于聚乙烯醇、聚苯乙烯磺酸、聚丙烯胺或其组合。在一些实施例中,含氟有机分子包括氟系高分子,例如聚四氟乙烯(poly(1,1,2,2-tetrafluoroethylene),PTFE)、聚偏二氟乙烯(poly(1,1-difluoroethylene),PVDF)、上述分子的衍生物或其组合。需注意的是,离型层的目的在于减少图案化高分子层在基板上的附着力,以利于后续制程中将图案化高分子层自基板上脱附。详细地说,由于在图2的方法200中,图案化高分子层113直接接触形成在基板101上具有较高的附着力,为了使图案化高分子层113更容易从基板101上移除,可通过在基板101和图案化高分子层113之间形成易脱附的离型层帮助图案化高分子层113移除。在图3的操作302中,同时参照图10形成光二极管结构的中间阶段剖面图,形成第一电极103及第二电极105于基板101上,并且在形成图案化高分子层113于基板101上之前,形成离型层115于基板101上。除了形成离型层115,操作302基本同操作202,此处不再赘述细节。
接着在图3的操作304中,同时参照图11形成光二极管结构的中间阶段剖面图,形成图案化高分子层113于基板101上,更准确地说,形成位于基板101上的离型层115上。除了离型层115之外,操作304基本同操作204,此处不再赘述细节。此外,由于离型层115相较图案化高分子层113更容易从基板101上脱附,以同操作204的方法图案化高分子层(未图示)时可同时得到如图11所示的图案化的离型层115。举例来说,在图案化高分子层113是通过曝光显影位于基板101上的高分子层(未图示)而形成第一部份113A及第二部份113B的实施例中,由于离型层115更容易从基板101上脱附,因此显影高分子层以形成图案化高分子层113时,未固化的高分子层下方的离型层115亦一并被显影移除。也就是说,操作304除了如操作204形成图案化高分子层113,亦形成图案化的离型层115,而且此图案化的离型层115同图案化高分子层113,具有第一部份115A位于第二电极105的部份105A上,以及第二部份115B位于基板101的边缘部份101B上,如图11所示。
接着在图3的操作306中,同时参照图12形成光二极管结构的中间阶段剖面图及图13形成光二极管结构的中间阶段俯视图,沉积半导体层107于图案化高分子层113、基板101及第一电极103上。除了离型层115之外,操作306基本同操作206,此处不再赘述细节。
接着在图3的操作308A中,同时参照图14A形成光二极管结构的中间阶段剖面图,移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107,以在半导体层107中形成通孔H1暴露出第二电极105的部份105A。与操作208A相比,操作308A更包括离型层115,由于此离型层115更容易从基板101上脱附,因此在移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107时,会同时移除第一部份113A下的离型层115,即移除离型层115的第一部份115A。同操作208A,操作308A更包括在移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107时,同时移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107,以在半导体层107中形成凹口H2暴露出基板101的边缘部份101B。同样地,在移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107时,会同时移除第二部份113B下的离型层115,即移除离型层115的第二部份115B。除了离型层115之外,操作308A基本同操作208A,此处不再赘述细节。总而言之,操作308A同操作208A,得到半导体层107中通孔H1及凹口H2的图案,而且本揭示内容提供的方法在光二极管结构微型化之后依然能依所需图案将半导体层107图案化。
接着在图3的操作310A中,同时参照图14B形成光二极管结构的中间阶段剖面图,沉积导电块109于半导体层107上及通孔H1中。位于通孔H1中的导电块109实质上完全填满通孔H1,良好地连接第二电极105的部份105A,不因通孔H1中具有半导体层107而造成电阻过高,进而影响电流生成。位于半导体层107上的导电块109则通过半导体层107与第一电极103空间上隔开,避免与第一电极103直接接触造成短路。操作310A基本同操作210A,此处不再赘述细节。
接着在图3的操作312A中,形成封装层111于如图14B所示的基板101的边缘部份101B上,得到如图1所示的光二极管结构。操作312A基本同操作212A,此处不再赘述细节。
接下来回到图3的操作306之后,除了接续操作308A以同时移除图案化高分子层113的第一部份113A和第二部份113B之外,可进行操作308B,仅先移除图案化高分子层113的第一部份113A。在操作308B中,同时参照图15A形成光二极管结构的中间阶段剖面图,移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107,以在半导体层107中形成通孔H1暴露出第二电极105的部份105A。由于操作308B更包括离型层115,因此在移除图案化高分子层113的第一部份113A及位于第一部份113A上的半导体层107时,会同时移除第一部份113A下的离型层115,即移除离型层115的第一部份115A。接着在操作310B中,同时参照第15B图形成光二极管结构的中间阶段剖面图,沉积导电块109于半导体层107上及通孔H1中。除了离型层115之外,操作310B基本同操作210B,此处不再赘述。接着在操作312B中,同时参照图15C形成光二极管结构的中间阶段剖面图,在沉积导电块109于半导体层107上及通孔H1中之后,移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107,以在半导体层107中形成凹口H2暴露出基板101的边缘部份101B。同样地,在移除图案化高分子层113的第二部份113B及位于第二部份113B上的半导体层107时,会同时移除第二部份113B下的离型层115,即移除离型层115的第二部份115B。操作308B至操作312B不同于操作308A至操作310A在于操作308B至操作312B可在不同制程阶段中选择性地移除不同位置上的图案化高分子层113,例如第一部份113A及第二部份113B,使半导体层107的图案化亦可选择性地达成,制程方法更具有多样性。除此之外,操作308B及操作312B基本同操作308A,而操作310B基本同操作310A,此处不再赘述细节。总而言之,操作308B至操作312B同操作308A至操作310A,得到半导体层107中通孔H1及凹口H2的图案,而且本揭示内容提供的方法在光二极管结构微型化之后依然能依所需图案将半导体层107图案化。在操作308B至操作312B之后进行操作314B,形成封装层111于如图15C所示的基板101的边缘部份101B上,得到如图1所示的光二极管结构。操作314B基本同操作312A,此处不再赘述细节。
本揭示内容提供一种图案化半导体层的方法,使只得通过溶液型态的制程涂布于光二极管结构中的半导体层107形成于图案化高分子层113上,再通过移除图案化高分子层113时同时移除位于其上的半导体层107,使具有图案化高分子层113位于其下的半导体层107被移除,得到半导体层107中例如通孔H1及凹口H2的图案,而未具有图案化高分子层113位于其下的半导体层107则保留,达到图案化半导体层107的目的,解决半导体层107因其本身特性而难以与微影制程使用的化学品相容的问题。
本文概述一些实施例的特征,使领域中的通常知识者可更好地了解当前揭露的方面。领域中的通常知识者应认知到他们可随时利用本揭示内容作为设计或修改其他流程和结构的基础,以实现相同的目的和/或实现此处介绍的实施例的相同优势。领域中的通常知识者还应认知到这种等价建构不会偏离本揭示内容的精神和范围,他们可在不偏离本揭示内容的精神和范围下在此进行各种改变、替换和修改。

Claims (10)

1.一种图案化半导体层的方法,其特征在于,包括:
形成第一电极及第二电极于基板上;
形成图案化高分子层于该基板上,该图案化高分子层具有第一部份位于该第二电极的一部份上,以及第二部份位于该基板的边缘部份上;
沉积半导体层于该图案化高分子层、该基板及该第一电极上;
移除该图案化高分子层的该第一部份及位于该第一部份上的该半导体层,以在该半导体层中形成通孔暴露出该第二电极的该部份;以及
沉积导电块于该半导体层上及该通孔中。
2.根据权利要求1所述的方法,其特征在于,更包括:
在移除该图案化高分子层的该第一部份及位于该第一部份上的该半导体层时,同时移除该图案化高分子层的该第二部份及位于该第二部份上的该半导体层,以暴露出该基板的该边缘部份。
3.根据权利要求1所述的方法,其特征在于,更包括:
在沉积该导电块于该半导体层上及该通孔中之后,
移除该图案化高分子层的该第二部份及位于该第二部份上的该半导体层,以暴露出该基板的该边缘部份。
4.根据权利要求1所述的方法,其特征在于,该半导体层包括光活性层、载子传递层或其组合,该光活性层的材料包括有机半导体、量子点、钙钛矿或其组合。
5.根据权利要求1所述的方法,其特征在于,该图案化高分子层包括环氧树酯、聚酰亚胺、压克力或其组合。
6.根据权利要求1所述的方法,其特征在于,该图案化高分子层的该第二部份在俯视下具有位于该基板的该边缘部份上的连续形状。
7.根据权利要求1所述的方法,其特征在于,更包括:
在形成该图案化高分子层于该基板上之前,形成离型层于该基板上;以及
在移除该图案化高分子层的该第一部份及位于该第一部份上的该半导体层时,同时移除该第一部份下的该离型层。
8.根据权利要求7所述的方法,其特征在于,更包括:
移除该图案化高分子层的该第二部份、该第二部份上的该半导体层及该第二部份下的该离型层,以暴露出该基板的该边缘部份。
9.根据权利要求7所述的方法,其特征在于,更包括:
沉积该导电块于该半导体层上及该通孔中之后,
移除该图案化高分子层的该第二部份、该第二部份上的该半导体层及该第二部份下的该离型层,以暴露出该基板的该边缘部份。
10.根据权利要求7所述的方法,其特征在于,该离型层包括水溶性高分子、含氟有机分子或其组合。
CN202210680366.2A 2022-05-11 2022-06-15 图案化半导体层的方法 Pending CN117119861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111117724A TWI790168B (zh) 2022-05-11 2022-05-11 圖案化半導體層之方法
TW111117724 2022-05-11

Publications (1)

Publication Number Publication Date
CN117119861A true CN117119861A (zh) 2023-11-24

Family

ID=86670109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210680366.2A Pending CN117119861A (zh) 2022-05-11 2022-06-15 图案化半导体层的方法

Country Status (4)

Country Link
US (1) US20230371293A1 (zh)
JP (1) JP7462348B2 (zh)
CN (1) CN117119861A (zh)
TW (1) TWI790168B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311376B2 (ja) * 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
EP1933393A1 (en) * 2006-12-13 2008-06-18 Samsung SDI Co., Ltd. Method of manufacturing a substrate for an electronic device
JP2009260134A (ja) 2008-04-18 2009-11-05 Konica Minolta Holdings Inc 光電変換デバイスおよびその製造方法、並びに、放射線画像検出装置
FR3046297B1 (fr) 2015-12-23 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique matriciel presentant une electrode superieure transparente
JP6993006B2 (ja) 2017-03-31 2022-01-13 エコール・ポリテクニーク・フェデラル・ドゥ・ローザンヌ (ウ・ペ・エフ・エル) ポリマー系光電子インターフェース及びその製造方法
JP7146805B2 (ja) * 2017-12-04 2022-10-04 株式会社カネカ 太陽電池およびその太陽電池を備えた電子機器
WO2020031404A1 (ja) 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法

Also Published As

Publication number Publication date
JP7462348B2 (ja) 2024-04-05
US20230371293A1 (en) 2023-11-16
TW202345383A (zh) 2023-11-16
TWI790168B (zh) 2023-01-11
JP2023168195A (ja) 2023-11-24

Similar Documents

Publication Publication Date Title
US10964722B2 (en) Micro LED display substrate, method for manufacturing the same, and display device
US10862036B2 (en) Method for high resolution patterning of organic layers
JP5142715B2 (ja) 有機光−電子装置用積層相互接続
US20060099731A1 (en) Method of patterning a functional material on to a substrate
CN101926016B (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
TWI619246B (zh) 噴墨裝置
KR20080040772A (ko) 유기 전자 디바이스 구조체, oled 디스플레이디바이스, 유기 전자 디바이스 제조 방법, 액적 증착 웰형성 방법 및 유기 전자 디바이스
US20210313494A1 (en) Light emitting device, pixel structure comprising light emitting device, and manufacturing method therefor
JP2012500488A (ja) 有機電子デバイス、および、溶液プロセス技術を用いて有機電子デバイスを作製する方法
US8173485B2 (en) Method of manufacturing organic light emitting device
US20060231844A1 (en) Organic optoelectronic device
JP6585614B2 (ja) 並置された多層膜の高解像度パターン形成
EP1735854B1 (en) Method of patterning a functional material on to a substrate
US7358526B2 (en) OLED separating structures
CN117119861A (zh) 图案化半导体层的方法
TW202114197A (zh) 顯示螢幕像素
US20230131855A1 (en) Light-emitting device and display apparatus including the same
US20230371352A1 (en) Electrode connection structure and method of forming the same
US20230021056A1 (en) Method of patterning light emitting layer, and method of manufacturing light-emitting diode device
JP2007524235A (ja) 導電性ポリマーの堆積
US10564549B2 (en) Photoresist stripping apparatus, and methods of stripping photoresist and forming thin film pattern using the same
CN116207113A (zh) 光电半导体的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination