CN117117057A - 发光二极管及其制造方法及发光装置 - Google Patents

发光二极管及其制造方法及发光装置 Download PDF

Info

Publication number
CN117117057A
CN117117057A CN202311198664.9A CN202311198664A CN117117057A CN 117117057 A CN117117057 A CN 117117057A CN 202311198664 A CN202311198664 A CN 202311198664A CN 117117057 A CN117117057 A CN 117117057A
Authority
CN
China
Prior art keywords
layer
transparent conductive
semiconductor layer
conductive layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311198664.9A
Other languages
English (en)
Inventor
卢敬娟
金超
张东炎
杨宏伟
郑宏
王笃祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN202311198664.9A priority Critical patent/CN117117057A/zh
Publication of CN117117057A publication Critical patent/CN117117057A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种发光二极管及其制造方法及发光装置，发光二极管中，外延结构至少包括依次叠置的第一半导体层、有源层及第二半导体层；反射结构形成于第二半导体层，反射结构包括透明导电层；其中，透明导电层与第二半导体层的厚度比介于1：5～2：1之间。本申请技术方案通过控制透明导电层与第二半导体层的厚度，提供一个合适的厚度比和/或厚度比范围，可以确保透明导电层积聚的内应力相对较小，产生的弯曲形变量较低，同时也可以减小应力传递对其下方外延结构及生长衬底的不良影响，使晶圆的翘曲度保持在极低范围内，避免了产生边缘应力集中点和外延结构脱落等质量问题，提高了发光装置的产品良率。

Description

发光二极管及其制造方法及发光装置
技术领域
本申请涉及半导体制造技术领域，特别是涉及一种发光二极管及其制造方法及发光装置。
背景技术
发光二极管(Light Emitting Diode，LED)一种半导体器件，其基本结构包括P型半导体和N型半导体之间的PN结，当正向电压加到LED上时，电子和空穴在PN结的交界处复合，释放出能量，这些能量以光子的形式发射出来，形成光辐射。
对于发红外光的LED，其外延结构中的磷化镓层一般需要具备较高的光效和较窄的发光波长范围，磷化镓层的厚度通常较薄，这样有助于减少材料吸收红外光的情况，同时在磷化镓层上沉积较厚的IZO(Indium Zinc Oxide)层，用于电流传输，促进电子和空穴的结合并发光，并减少光在界面处的反射损失，从而提高红外LED的发光效率。
然而，在LED芯片制程中，沿相邻的红外LED的切割道进行切割时，IZO层由于厚度较大，切割带来的外部压力使其内应力也相应增加，在切割道处的IZO层应力集中点产生的裂纹可能导致IZO整层开裂甚至剥落的情况发生，进而造成固晶时外延结构脱落的异常，极大的影响了产品良率。
因此，需要提供一种针对上述现有技术中的不足的改进技术方案。
发明内容
鉴于以上所述现有技术中红外LED存在的缺陷及不足，本申请的目的在于提供一种发光二极管及其制造方法及发光装置，以解决上述一个或多个问题。
第一方面，本申请提供了一种发光二极管，至少包括：
外延结构，所述外延结构至少包括依次叠置的第一半导体层、有源层及第二半导体层；所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
第二方面，本申请提供了一种发光二极管的制造方法，包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层、有源层和第二半导体层，以形成外延结构，所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
在所述第二半导体层上方形成反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
第三方面，本申请提供了一种发光装置，包括电路基板及固定于所述电路基板上的发光元件，所述发光元件包含上述技术方案中所述的发光二极管。
与现有技术相比，本申请提供的技术方案具有以下有益效果：
本申请的技术方案中，通过限定透明导电层与外延结构中第二半导体层的相对厚度，在保证透明导电层具有良好电流传输功能前提下，提供一个合适的厚度比和/或厚度比范围，可以确保透明导电层在制备过程中积聚的内应力相对较小，透明导电层平整度较高，产生的弯曲形变量较低，同时也减小了其对下方外延结构及生长衬底的影响，当透明导电层的应力由外延结构传递至生长衬底时被生长衬底吸收，使晶圆的翘曲度保持在极低范围内，使处于切割过程中的发光二极管内部结构更加稳定，透明导电层不易产生裂纹致使金属层暴露至切割道内，造成出光不均一或亮度损失等情况。本申请技术方案中控制透明导电层与第二半导体形成1：5～2：1的厚度比，在前述效果之外以兼顾透明导电层的电流传输功能。
附图说明
图1显示为现有技术中切割道位置的缺陷结构示意图；
图2显示为现有技术中切割道位置的扫描电镜图；
图3显示为本申请实施例一提供的发光二极管的结构示意图；
图4显示为本申请实施例二提供的发光二极管的制造流程图；
图5显示为在生长衬底上形成外延结构的示意图；
图6显示为在图5所示的外延结构上方形成反射结构的示意图；
图7显示为键合衬底的结构示意图；
图8显示为本申请实施例三提供的发光装置的示意图；
图9显示为本申请提供的发光二极管的切割道位置的结构示意图。
附图标记说明：
100、发光二极管；110、外延结构；111、第一半导体层；112、有源层；113、第二半导体层；1131、覆盖层；1132、电流传输层；1133、欧姆接触层；114、第一表面；115、第二表面；120、反射结构；121、介电结构；122、电流扩展层；123、透明导电层；124、金属层；125、通孔；130、衬底；140、键合层；141、第一键合层；142、第二键合层；150、第一电极；160、第二电极；200、生长衬底；300、发光装置；310、电路基板；320、发光元件。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
现有技术中，对于发红外光的LED，其外延结构中的磷化镓层的厚度通常较薄，较薄的磷化镓层有助于减少材料吸收红外光的情况，从而提高LED的发光效率，一般设定在几十纳米至几百纳米之间，此外，红外光的波长较长，对应的能带结构较宽，因此较薄的磷化镓层也可以更好地适应红外光的发射要求。与此对应的，为了有利于电流传输，在磷化镓层上沉积的透明导电层一般较厚，用于促进电子和空穴的结合并发光，从而进一步提高红外LED的发光效率。
以具有厚度为50纳米的磷化镓层和厚度为200纳米的透明导电层的发光元件为例，由于较厚透明导电层具有一定的弯曲形变，其内部积攒了较大内应力，沉积了透明导电层的生长衬底同样会产生相应形变和内应力，在对LED进行切割的过程中，与切割道接触的透明导电层由于应力集中极易产生裂缝和结构损失，使透明导电层下方的金属层暴露于切割道中，参见图1～2，为切割道位置IZO层下方Ag镜裸露的异常状态，这将造成LED出光不均一、亮度降低或产生斑点等质量问题。另外，由于沉积了较厚透明导电层的生长衬底和外延结构均具有较大翘曲度，并且透明导电层结构损失产生的裂纹也存在继续延伸至外延结构的风险，而外延结构中较薄的磷化镓层难以阻止应力继续传输，导致磷化镓层与透明导电层粘附不牢，进而导致其上方的外延结构整体剥落的质量问题产生。
针对以上缺陷，本申请提供一种发光二极管，至少包括：
外延结构，所述外延结构至少包括依次叠置的第一半导体层、有源层及第二半导体层；所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
通过采用以上技术方案：限定透明导电层与外延结构中第二半导体层的相对厚度，在保证透明导电层具有良好电流传输功能前提下，对其进行减薄处理，较薄的透明导电层在制备过程中积聚的内应力相对较小，产生的弯曲形变量较低，透明导电层具有较高平整度，同时也减小了应力传递对其下方外延结构及生长衬底的不良影响，当透明导电层的应力由外延结构传递至生长衬底时被生长衬底吸收，使晶圆的翘曲度保持在极低范围内，具有减薄透明导电层123的发光二极管在切割时内部结构更加稳定，应力分布更加均匀，避免了产生边缘应力集中点等问题，减薄后的透明导电层不易产生裂纹致使金属层暴露至切割道内，造成出光不均一或亮度损失等情况。
在一些实施方式中，所述透明导电层与所述第二半导体层的厚度比介于1：4～1：1之间。该厚度限定能够使透明导电层兼顾前述技术方案的有益效果及电流传输功能，防止过于减薄的透明导电层内电子移动受限，电流传输受阻造成的光学性能损失。
在一些实施方式中，所述透明导电层与所述第二半导体层的厚度比介于1：3～4：5之间。该厚度比的限定范围使透明导电层具有较好的结构稳定性和平衡的导电性以及透明性，提供稳定的电流通路，使光线顺利穿过，提高发光二极管的发光强度。
在一些实施方式中，所述透明导电层的厚度为10nm～100nm。
在一些实施方式中，所述透明导电层的厚度为20nm～50nm。
在一些实施方式中，还包括电流扩展层，所述电流扩展层位于所述透明导电层与所述第二半导体层之间。
电流扩展层具有较高的电导率，能够减小电流的局部浓度差异，帮助均匀分布电流，避免在发光二极管中产生电流热点，从而提高发光二极管的使用寿命和稳定性，电流扩展层通过提供电流传到路径调整电流的分布，优化光的提取效率，使得更多的光能够从LED芯片中逸出，进一步提高LED的发光效率。
在一些实施方式中，所述反射结构还包括：
介电结构，位于所述电流扩展层上方，并且所述介电结构中形成有通孔，所述通孔贯穿所述介电结构并暴露所述第二半导体层；所述电流扩展层覆盖所述介电结构并填充所述通孔以与所述第二半导体层接触；以及，
金属层，所述金属层形成于所述透明导电层远离所述第二表面的一侧。介电结构与金属层形成全反射结构，能够增加对外延结构辐射的光的反射效果，提高发光二极管的反射效率。电流扩展层经通孔与第二半导体接触，形成电流通路，降低接触电阻，激发发光过程。
在一些实施方式中，所述介电结构与所述第二半导体层的厚度比介于1：1.5～1：4之间。由于现有技术中采用的介电结构厚度范围通常为250nm～300nm之间，同样具有较厚的厚度，与透明导电层的原理类似，较厚的介电结构也会引起应力不均和应力集中的问题，因此在一定程度上将介电结构相应减薄，以增加介电结构和反射结构的平整度和应力分布均匀性。
在一些实施方式中，所述金属层为Ag层。银镜能够增加光的反射率，使更多的光从发光二极管底部反射回到LED芯片中，而不被吸收或散射，相对于铝反射层或其他氧化物作为反射层，银镜可以更多的提高光的利用率和光的输出效率，减少光的损失，进而有助于提高发光装置的亮度和光效。
在一些实施方式中，所述透明导电层为IZO层。IZO具有高度透明度和较低的光吸收率，同时具备较高的电导率和较低的电阻，确保电流能够有效传递，IZO具有较好的机械强度和耐久性，起到一定粘结作用，将外延结构与衬底之间形成稳固叠层。
在一些实施方式中，所述反射结构为全方向反射镜。通过全反射镜的反射，光线可以被集中并沿着所需的方向传播，增强光的输出效率，提高了LED的亮度和方向性。
在一些实施方式中，还包括衬底，以及位于所述衬底和所述反射结构之间的键合层，所述键合层将所述衬底键合至所述透明导电层远离所述第二半导体层的一侧。键合层与反射结构中的金属层具有良好的粘附性，有利于提高发光器件质量可靠性。
在一些实施方式中，所述第一半导体层为N型层，所述第二半导体层为P型层。
在一些实施方式中，所述发光二极管的发光波长范围为750nm～1000nm。
本申请还提供一种发光二极管的制造方法，包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层、有源层和第二半导体层，以形成外延结构，所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
在所述第二半导体层上方形成反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
通过采用以上技术方案，在第二半导体层上方形成反射结构和透明导电层时，通过控制工艺参数降低透明导电层的沉积厚度，对透明导电层进行减薄处理，工艺简单可控。形成透明导电层的过程中层内不断积聚的内应力也得以有效控制，透明导电层产生的形变翘曲对生长衬底和外延结构的形变影响也得以降低，晶圆的整体翘曲度始终保持在极低范围内，避免了产生边缘应力集中点等问题，减薄后的透明导电层不易产生裂纹致使金属层暴露至切割道内，造成出光不均一或亮度损失等情况。
在一些实施方式中，所述透明导电层与所述第二半导体层的厚度比介于1：3～4：5之间。通过预设工艺参数将透明导电层与所述第二半导体层的厚度比进一步限定，使透明导电层具有较好的结构稳定性和平衡的导电性以及透明性，最大程度上提高发光二极管的发光强度。
在一些实施方式中，所述透明导电层通过电子束蒸镀或磁控溅射工艺沉积于所述第二半导体层的所述第二表面。电子束蒸镀通过控制蒸发速率和沉积时间来控制透明导电层的厚度，电子束蒸镀制备的薄膜通常具有较高的电导率和较高的透明度，而磁控溅射制备的薄膜具有较好的均匀性和附着力，根据发光装置实际使用偏好不同，可选择不同成膜工艺。
在一些实施方式中，还包括在所述第二半导体层上方形成电流扩展层，所述电流扩展层位于所述第二半导体层与所述透明导电层之间。电流扩展层同样可采用电子束蒸镀或磁控溅射工艺沉积于所述第二半导体层的第二表面上。
在一些实施方式中，在所述第二半导体层上方形成反射结构包括：
在所述电流扩展层上方形成介电结构，并且所述介电结构中形成有通孔，所述通孔贯穿所述介电结构并暴露所述第二半导体层；所述电流扩展层覆盖所述介电结构并填充所述通孔以与所述第二半导体层接触；
在所述透明导电层远离所述电流扩展层的一侧形成金属层。采用真空蒸镀工艺在透明导电层上沉积金属层，金属层可选地为Ag镜，介电结构与Ag镜形成全反射结构，能够增加对外延结构辐射的光的反射效果，提高发光二极管的反射效率。
在一些实施方式中，还包括：
提供一衬底；
在所述衬底表面形成第一键合层；
在所述反射结构远离所述透明导电层的一侧形成第二键合层；
将所述外延结构倒置，经所述第一键合层和所述第二键合层与所述衬底键合；
去除所述生长衬底。
上述键合层包括分别位于衬底表面形成第一键合层和透明导电层的第二键合层，通过两个键合层之间良好的粘附性使衬底与外延结构实现良好粘结，提高发光元件质量可靠性。
本申请还提供一种发光装置，包括电路基板及固定于所述电路基板上的发光元件，所述发光元件包含上述实施方式中所述的发光二极管。包含上述发光二极管的发光装置具有良好的出光效果和质量可靠性。
现通过以下实施例进行详细说明。
实施例1：
本实施例提供了一种发光二极管，如图3～7所示，该发光二极管100至少包括：
外延结构110，该外延结构110至少包括依次叠置的第一半导体层111、有源层112及第二半导体层113；反射结构120形成于第二半导体层113一侧与第二半导体层113接触。该外延结构110可以是任意能够在电压作用下辐射发光的外延结构，本实施例中，上述外延结构110优选为AlGaInP系外延结构。
上述第一半导体层111可以是N型层，相应地，第二半导体层113为P型层，反之也是可行的。本实施例以第一半导体层111是N型层，第二半导体层113为P型层为例。
可选实施方式中，上述第一半导体层111是N型的AlInP层，用于提供电子。N型的AlInP层通过掺杂N型杂质提供电子，N型杂质例如可以是Si，Ge，Sn，Se和Te等，本实施例中，N型杂质优选为Si，Si掺杂浓度在1×1018Atoms/cm3～2×1018Atoms/cm3之间，以提供辐射复合的电子。第二半导体层113为P型GaP(磷化镓)层，通过掺杂P型杂质提供空穴，P型杂质可以为Mg、Zn、Ca、Sr、C、Ba等。本实施例，P型杂质优选为Mg或者C。
可选实施方式中，上述第二半导体层113具有第一表面114和第二表面115，其中第一表面114与有源层112接触，第二表面115与第一表面114相对设置并远离有源层112；反射结构120形成于第二半导体层113的第二表面115一侧，该反射结构120包括透明导电层123；其中，透明导电层123与第二半导体层113的厚度比介于1：5～2：1之间。
对于发红外光的发光二极管，发光二极管的发光波长范围为750nm～1000nm，GaP层具备较高的光效和较窄的发光波长范围，故GaP层的厚度通常较薄，这样有助于减少材料吸收红外光的情况，限定透明导电层123与外延结构110中第二半导体层113的相对厚度，在保证透明导电层123具有良好电流传输功能前提下，对其进行减薄处理，较薄的透明导电层在制备过程中自身积聚的内应力相对较小，具有较高平整度，产生的弯曲形变量较低，同时也减小了由于翘曲导致的应力传递对其下方外延结构110及生长衬底200的不良影响，可以理解的，透明导电层123的厚度越厚，其边缘与中心处的应力分布差别越大，应力分布不均导致边缘产生翘曲，由于沉积于外延结构110上的透明导电层123与第二半导体层113具有良好粘附性，因此也会导致外延结构110和生长衬底220也产生相应形变和翘曲，造成内应力增大，影响产品质量可靠性。
本实施例中控制透明导电层123与第二半导体层113的厚度比介于1：5～2：1之间，当第二半导体层113的厚度为50nm时，也即透明导电层123的厚度范围介于10nm～100nm之间，例如10nm、20nm、30nm、40nm、50nm、80nm或100nm。进一步地，可控制透明导电层123与第二半导体层113的厚度比介于1：4～1：1之间，兼顾电流传输功能，防止过于减薄的透明导电层113内电子移动受限，电流传输受阻造成的光学性能损失。对透明导电层123减薄至少二分之一厚度，此时当透明导电层123的应力由外延结构110传递至生长衬底200时可被生长衬底200吸收，使晶圆的翘曲度保持在极低范围内，使发光二极管100在切割时内部结构更加稳定，应力分布更加均匀，避免了产生边缘应力集中点等问题。参见图9，减薄后的透明导电层123由于应力分布均匀，层间接触良好且结构完整，在切割时也不易产生应力开裂和结构损坏致使金属层124暴露至切割道内，造成出光不均一或亮度损失等情况。进一步地，可控制透明导电层123与所述第二半导体层113的厚度比介于1：3～4：5之间，以继续提高上述结构效果和功能效果。
通过对具有不同厚度的透明导电层的两个测试样品进行翘曲度检测，厚度比大于2的测试样品均具有较大翘曲度，其XY双向翘曲度可达5～11；保持第二半导体层的厚度不变，当透明导电层与第二半导体层的厚度比介于1：3～4：5之间时，测试样品具有更小的内应力，晶圆在X方向和Y方向的翘曲度范围均小于±2，测试结果显示此厚度比下的透明导电层123对保持晶圆平整度和减少内应力具有非常良好的实际效果，且终端产品的外延结构110脱落率也降低为0％，保证了产品良率并提高了产品出光效率。
可选实施方式中，该透明导电层123为IZO层，IZO具有高度透明度和较低的光吸收率，同时具备较高的电导率和较低的电阻，确保电流能够有效传递，IZO具有较好的机械强度和耐久性，起到一定粘结作用，将外延结构110与衬底之间形成稳固叠层。
可选实施方式中，参见图5，第二半导体层113包括紧邻有源层112的覆盖层1131，该覆盖层1131用于提供空穴；紧邻覆盖层1131的电流传输层1132以及紧邻电流传输层1132远离覆盖层1131的欧姆接触层1133。其中覆盖层1131优选掺杂Mg，掺杂浓度介于0.5×1018～2×1018Atoms/cm3；电流传输层1132和欧姆接触层1133均为高掺杂层，例如，电流传输层1132为Mg掺杂层，其中Mg的掺杂浓度大于等于1×1018atom/cm3，欧姆接触层1133为C掺杂层，其中C的掺杂浓度大于等于1×1020atom/cm3。上述第二半导体层113的第二表面115即为欧姆接触层1133远离有源层112的一侧的表面。
参见图3，发光二极管100还包括位于透明导电层123与第二半导体层113之间的电流扩展层122，电流扩展层122可以为ITO层或IZO层或AZO层或IGZO层等，优选ITO，ITO作为电流扩展层122具有较高的电导率，能够减小电流的局部浓度差异，帮助均匀分布电流，避免在发光二极管100中产生电流热点，从而提高发光二极管100的使用寿命和稳定性，电流扩展层122通过提供电流传到路径调整电流的分布，优化光的提取效率，使得更多的光能够从LED芯片中逸出，进一步提高LED的发光效率。另外ITO也具有改善介电结构121与金属层124之间的粘附性的功能，提高了产品良率。
继续参见图3，反射结构120还包括位于电流扩展层122上方的介电结构121，以及形成于透明导电层123远离第二表面115的一侧的金属层124。其中，上述介电结构121为绝缘反射层，例如可以是SiNx、SiO2、TiO2或者SiO2和TiO2交替堆叠形成的DBR结构。金属层124可以是Ag、Al、Cu、Sn、Au等中的一种或多种的合金。本实施例中金属层124为Ag镜，由此形成全反射镜ODR结构，例如可以是SiO2/ITO/IZO/Ag全反射镜结构。当选取Ag镜作为金属层124时，现有红外发光二管的IZO层在切割时产生结构剥落后，IZO层下方的Ag镜将部分裸露于切割道内，影响光线的反射路径，造成出光不均一或亮度损失等情况，而采用减薄的透明导电层123的晶圆由于翘曲度较低，应力分布均匀，故切割时不会产生应力开裂现象，透明导电层123始终完整覆盖于Ag镜之上，确保了Ag镜的反射能力和发光二极管100的出光效果。
在上述实施方式中，该介电结构121与第二半导体层113的厚度比介于1：1.5～1：4之间。由于现有技术中采用的介电结构厚度范围通常为250nm～300nm之间，同样具有较厚的厚度，与透明导电层123的原理类似，较厚的介电结构也会引起应力不均和应力集中的问题，因此在一定程度上将介电结构相应减薄，以增加介电结构和反射结构的平整度和应力分布均匀性。进一步地，该介电结构121的厚度可减薄至50nm～200nm范围内，例如50nm、80nm、100nm、150nm或200nm，将透明导电层123与介电结构121同时减薄，最大限度改善晶圆内应力分布不均一的问题，减小晶圆的翘曲度，使发光二极管在切割过程中有足够的平整度和结构稳定性，避免功能层剥落带来产品质量问题。
继续参见图3，介电结构121中形成有通孔125，该通孔125贯穿介电结构121并暴露第二半导体层113；电流扩展层122覆盖介电结构121并填充该通孔125以与第二半导体层113接触；具有通孔125的介电结构121与金属层124形成全反射结构，能够增加对外延结构110辐射的光的反射效果，提高发光二极管100的反射效率，电流扩展层122经通孔125与第二半导体113接触形成电流通路，降低了接触电阻并激发发光过程，提高产品可靠性。
本实施例的上述发光二极管100还包括衬底130，以及位于衬底130和反射结构120之间的键合层140。该衬底130可以是绝缘衬底、半导体衬底、金属衬底等。本实施例中，该衬底为硅衬底。该键合层140将衬底130键合至透明导电层123远离第二半导体层113的一侧。键合层140包括分别位于衬底130表面形成的第一键合层141和透明导电层123表面形成的第二键合层142，通过两个键合层之间良好的粘附性使衬底与外延结构110实现良好粘结，提高发光元件质量可靠性。第一键合层141与反射结构120中的金属层124具有良好的粘附性，有利于提高发光器件质量可靠性。第一键合层141和第二键合层142均可以是金属材料层或者合金层或者半导体材料层。本实施例中优选为金属材料层，例如可以是Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W。形成的键合结构可以是Au-Au键合、Au-In键合等。
本实施例的发光二极管100还包括电极结构，该电极结构包括形成在第一半导体层111上方与第一半导体层111电连通的第一电极150，以及形成在衬底130背面与第二半导体层113电连通的第二电极160，该第二电极160可以是衬底130背面的背金层。
实施例2
本实施例提供了实施例1中发光二极管100的制造方法，如图4所示，该方法包括如下步骤：
S100：提供一生长衬底200；
S200：在该生长衬底200上依次生长第一半导体层111、有源层112和第二半导体层113，以形成外延结构110，该第二半导体层113具有第一表面114和第二表面115，第一表面114与有源层112接触，第一表面114与第二表面115相对设置并远离有源层112；
参见图5，首先提供一生长衬底200，该生长衬底200可以是任意适合外延的衬底，例如Si衬底、SiC衬底、蓝宝石衬底、GaAs衬底等。本实施例中采用GaAs衬底。
继续参见图5，在GaAs衬底的正面进行外延生长，依次生长第一半导体层111、有源层112及第二半导体层113。本实施例第一半导体层111为N型半导体层，其中掺杂的N型杂质优选为Si，掺杂浓度在1×1018Atoms/cm3～2×1018Atoms/cm3之间，以提供辐射复合的电子。第二半导体层113为P型半导体层，掺杂的P型杂质可以为Mg、Zn、Ca、Sr、C、Ba等。本实施例，P型杂质优选为Mg或者C。
可选实施方式中，上述第二半导体层113包括多层结构，并且第二半导体层113具有相对设置的第一表面114和第二表面115。第一表面114为与有源层112接触的一侧的表面，第二表面115为远离有源层112一侧的表面。第二半导体层113包括紧邻有源层112的覆盖层1131，该覆盖层1131用于提供空穴；紧邻覆盖层1131的电流传输层1132以及紧邻电流传输层1132远离覆盖层1131的欧姆接触层1133。其中覆盖层1131优选掺杂Mg，掺杂浓度介于0.5×1018～2×1018Atoms/cm3；电流传输层1132和欧姆接触层1133均为高掺杂层，例如，电流传输层1132为Mg掺杂层，其中Mg的掺杂浓度大于等于1×1018atom/cm3，欧姆接触层1133为C掺杂层，其中C的掺杂浓度大于等于1×1020atom/cm3。
S300：参见图6，在第二半导体层113上方形成反射结构120，该反射结构120形成于第二半导体层113的第二表面115一侧，该反射结构120包括透明导电层123；
其中，透明导电层123与所述第二半导体层113的厚度比介于1：5～2：1之间。
通过采用以上技术方案，在第二半导体层113上方形成反射结构120和透明导电层123时，通过控制工艺参数降低透明导电层123的沉积厚度，对透明导电层123进行减薄处理，工艺简单可控。形成透明导电层123的过程中层内不断积聚的内应力也得以有效控制，透明导电层123产生的形变翘曲对生长衬底200和外延结构110的形变影响也得以降低，晶圆的整体翘曲度始终保持在极低范围内，避免了产生边缘应力集中点等问题，减薄后的透明导电层123不易产生裂纹致使金属层124暴露至切割道内，造成出光不均一或亮度损失等情况。
可选地，所述透明导电层123通过电子束蒸镀或磁控溅射工艺沉积于第二半导体层113的第二表面115上。电子束蒸镀通过控制蒸发速率和沉积时间来控制透明导电层123的厚度，电子束蒸镀制备的薄膜通常具有较高的电导率和较高的透明度，而磁控溅射制备的薄膜具有较好的均匀性和附着力，根据发光装置实际使用偏好不同，可选择不同成膜工艺。
在一些实施方式中，通过预设电子束蒸镀或磁控溅射工艺参数使透明导电层123与第二半导体层113的厚度比介于1：3～4：5之间。具有该厚度比范围的透明导电层123具有较好的结构稳定性和平衡的导电性以及透明性，能够最大程度上提高发光二极管100的可靠性。
在一些实施方式中，在形成透明导电层123之前，首先在第二半导体层113上方形成电流扩展层122和介电结构121，该电流扩展层122位于所述第二半导体层113与透明导电层123之间。电流扩展层122同样可采用电子束蒸镀或磁控溅射工艺沉积于第二半导体层113的第二表面115上。
在一些实施方式中，电流扩展层122上方通过SiO2蚀刻工艺形成介电结构121，并且介电结构121中形成有通孔125，该通孔125贯穿介电结构121并暴露出第二半导体层113；其中，上述介电结构121为绝缘反射层，例如可以是SiNx、SiO2、TiO2或者SiO2和TiO2交替堆叠形成的DBR结构，电流扩展层122覆盖介电结构121并填充该通孔125以与第二半导体层113接触。该介电结构121与第二半导体层113的厚度比控制为1：1.5～1：4之间。由于现有技术中采用的介电结构厚度范围通常为250nm～300nm之间，同样具有较厚的厚度，与透明导电层123的原理类似，较厚的介电结构也会引起应力不均和应力集中的问题，因此在一定程度上将介电结构相应减薄，以增加介电结构和反射结构的平整度和应力分布均匀性。进一步地，该介电结构121的厚度可减薄至50nm～200nm范围内，例如50nm、80nm、100nm、150nm或200nm，将透明导电层123与介电结构121同时减薄，最大限度改善晶圆内应力分布不均一的问题，减小晶圆的翘曲度，使发光二极管在切割过程中有足够的平整度和结构稳定性，避免功能层剥落带来产品质量问题。
随后，在透明导电层123远离电流扩展层122的一侧形成金属层124。采用真空蒸镀工艺在透明导电层123上沉积金属层124，金属层124可以是Ag、Al、Cu、Sn、Au等中的一种或多种的合金。本实施例中金属层124可选地为Ag镜，介电结构121与Ag镜形成全反射镜ODR结构，例如可以是SiO2/ITO/IZO/Ag全反射镜结构。当选取Ag镜作为金属层124时，现有红外发光二管的IZO层在切割时产生结构剥落后，IZO层下方的Ag镜将部分裸露于切割道内，影响光线的反射路径，造成出光不均一或亮度损失等情况，而采用上述减薄的透明导电层123的晶圆由于翘曲度较低，应力分布均匀，故切割时不会产生应力开裂现象，透明导电层123始终完整覆盖于Ag镜之上，确保了Ag镜对外延结构110辐射的光的反射效果，提高发光二极管100的反射效率。
S400：形成上述反射结构120之后，还包括键合永久衬底的过程，具体地，参见图7，提供一衬底130，本实施例中该衬底为硅衬底。
在衬底130上方形成第一键合层141，在反射结构120远离透明导电层123的一侧形成第二键合层142，第一键合层141和第二键合层142均可以是金属材料层或者合金层或者半导体材料层。本实施例中优选为金属材料层，例如可以是Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W，形成的键合结构可以是Au-Au键合、Au-In键合等。
然后将第一键合层141和第二键合层142键合，以将外延结构110键合至衬底130上。结合图3和图7，可选地，衬底130的背面还可以形成背金层，该背金层可以用作为第二半导体层113提供电压的第二电极160。
键合衬底130之后，将外延结构110倒置，然后剥离生长衬底200，暴露出第一半导体层111。然后在第一半导体层111上方形成第一电极150，该第一电极150与第一半导体层111电连通。如图1所示，可以形成多个第一电极150。
实施例3
本申请还提供一种发光装置，如图8所示，该发光装置300包括电路基板310及固定于该电路基板310上的发光元件320，其中发光元件320可以是本申请实施例一和/或实施例二提供发光二极管100。发光装置300为LED背光装置或者RGB显示屏装置等。
上述实施例中的发光二极管100由于避免了切割时外延结构110剥落现象和切割道漏Ag现象，因而具有良好的出光效率和质量可靠性，因此包含上述发光二极管100的发光装置300同样具有良好的出光效果和产品良率。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (21)

1.一种发光二极管，其特征在于，至少包括：
外延结构，所述外延结构至少包括依次叠置的第一半导体层、有源层及第二半导体层；所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
2.根据权利要求1所述的发光二极管，其特征在于，所述透明导电层与所述第二半导体层的厚度比介于1：4～1：1之间。
3.根据权利要求1所述的发光二极管，其特征在于，所述透明导电层与所述第二半导体层的厚度比介于1：3～4：5之间。
4.根据权利要求1所述的发光二极管，其特征在于，所述透明导电层的厚度为10nm～100nm。
5.根据权利要求1所述的发光二极管，其特征在于，所述透明导电层的厚度为20nm～50nm。
6.根据权利要求1所述的发光二极管，其特征在于，还包括电流扩展层，所述电流扩展层位于所述透明导电层与所述第二半导体层之间。
7.根据权利要求6所述的发光二极管，其特征在于，所述反射结构还包括：
介电结构，位于所述电流扩展层上方，并且所述介电结构中形成有通孔，所述通孔贯穿所述介电结构并暴露所述第二半导体层；所述电流扩展层覆盖所述介电结构并填充所述通孔以与所述第二半导体层接触；以及，
金属层，所述金属层形成于所述透明导电层远离所述第二表面的一侧。
8.根据权利要求7所述的发光二极管，其特征在于，所述介电结构与所述第二半导体层的厚度比介于1：1.5～1：4之间。
9.根据权利要求7所述的发光二极管，其特征在于，所述金属层为Ag层。
10.根据权利要求1所述的发光二极管，其特征在于，所述透明导电层为IZO层。
11.根据权利要求1所述的发光二极管，其特征在于，所述反射结构为全方向反射镜。
12.根据权利要求1所述的发光二极管，其特征在于，还包括衬底，以及位于所述衬底和所述反射结构之间的键合层，所述键合层将所述衬底键合至所述透明导电层远离所述第二半导体层的一侧。
13.根据权利要求1所述的发光二极管，其特征在于，所述第一半导体层为N型层，所述第二半导体层为P型层。
14.根据权利要求1所述的发光二极管，其特征在于，所述发光二极管的发光波长范围为750nm～1000nm。
15.一种发光二极管的制造方法，其特征在于，包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层、有源层和第二半导体层，以形成外延结构，所述第二半导体层具有第一表面和第二表面，所述第一表面与所述有源层接触，所述第二表面与所述第一表面相对设置并远离所述有源层；
在所述第二半导体层上方形成反射结构，所述反射结构形成于所述第二半导体层的所述第二表面一侧，所述反射结构包括透明导电层；
其中，所述透明导电层与所述第二半导体层的厚度比介于1：5～2：1之间。
16.根据权利要求15所述的发光二极管的制造方法，其特征在于，所述透明导电层与所述第二半导体层的厚度比介于1：3～4：5之间。
17.根据权利要求15所述的发光二极管的制造方法，其特征在于，所述透明导电层通过电子束蒸镀或磁控溅射工艺沉积于所述第二半导体层的所述第二表面。
18.根据权利要求15所述的发光二极管的制造方法，其特征在于，还包括在所述第二半导体层上方形成电流扩展层，所述电流扩展层位于所述第二半导体层与所述透明导电层之间。
19.根据权利要求18所述的发光二极管的制造方法，其特征在于，在所述第二半导体层上方形成反射结构包括：
在所述电流扩展层上方形成介电结构，并且所述介电结构中形成有通孔，所述通孔贯穿所述介电结构并暴露所述第二半导体层；所述电流扩展层覆盖所述介电结构并填充所述通孔以与所述第二半导体层接触；
在所述透明导电层远离所述电流扩展层的一侧形成金属层。
20.根据权利要求15所述的发光二极管的制造方法，其特征在于，还包括：
提供一衬底；
在所述衬底表面形成第一键合层；
在所述反射结构远离所述透明导电层的一侧形成第二键合层；
将所述外延结构倒置，经所述第一键合层和所述第二键合层与所述衬底键合；
去除所述生长衬底。
21.一种发光装置，其特征在于，包括电路基板及固定于所述电路基板上的发光元件，所述发光元件包含权利要求1～14中任意一项所述的发光二极管。
CN202311198664.9A 2023-09-15 2023-09-15 发光二极管及其制造方法及发光装置 Pending CN117117057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311198664.9A CN117117057A (zh) 2023-09-15 2023-09-15 发光二极管及其制造方法及发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311198664.9A CN117117057A (zh) 2023-09-15 2023-09-15 发光二极管及其制造方法及发光装置

Publications (1)

Publication Number Publication Date
CN117117057A true CN117117057A (zh) 2023-11-24

Family

ID=88810916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311198664.9A Pending CN117117057A (zh) 2023-09-15 2023-09-15 发光二极管及其制造方法及发光装置

Country Status (1)

Country Link
CN (1) CN117117057A (zh)

Similar Documents

Publication Publication Date Title
US7951626B2 (en) Light emitting device and method of manufacturing the same
TWI616001B (zh) 具溝槽及一頂部接點之發光裝置
US7023026B2 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
US10134956B2 (en) Light emitting diode and manufacturing method thereof
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
CN113363363B (zh) 半导体发光二极管及其制备方法
TW201624755A (zh) 用於半導體發光裝置的接點
JP2008227109A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
US7868348B2 (en) Light emitting device having vertical structure and method for manufacturing the same
US20150214435A1 (en) Semiconductor light emitting diode device and formation method thereof
US20150311400A1 (en) Light-emitting device
KR20090079122A (ko) 반사 구조물 및 이를 구비하는 발광 장치
TW201547053A (zh) 形成發光裝置的方法
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
WO2009131541A1 (en) A light emitting diode structure, a lamp device and a method of forming a light emitting diode structure
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
CN117117057A (zh) 发光二极管及其制造方法及发光装置
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
JP2008226866A (ja) ＧａＮ系ＬＥＤ素子および発光装置
KR20120041717A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN112652689A (zh) 一种发光二极管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination