CN117116996B - 一种功率器件及其制作方法 - Google Patents

一种功率器件及其制作方法 Download PDF

Info

Publication number
CN117116996B
CN117116996B CN202311377771.8A CN202311377771A CN117116996B CN 117116996 B CN117116996 B CN 117116996B CN 202311377771 A CN202311377771 A CN 202311377771A CN 117116996 B CN117116996 B CN 117116996B
Authority
CN
China
Prior art keywords
trench
termination
terminal
region
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311377771.8A
Other languages
English (en)
Other versions
CN117116996A (zh
Inventor
李学会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Haitu Microelectronics Co ltd
Original Assignee
Hefei Haitu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Haitu Microelectronics Co ltd filed Critical Hefei Haitu Microelectronics Co ltd
Priority to CN202311377771.8A priority Critical patent/CN117116996B/zh
Publication of CN117116996A publication Critical patent/CN117116996A/zh
Application granted granted Critical
Publication of CN117116996B publication Critical patent/CN117116996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明提出了一种功率器件及其制作方法，属于半导体技术领域，所述器件包括：衬底，包括终端沟槽区和源区；多个源区沟槽，设置在源区的衬底内；栅区沟槽，设置在所述终端沟槽区和所述源区之间的所述衬底内；多个终端主沟槽，设置在所述终端沟槽区的所述衬底内，多个所述终端主沟槽的开口宽度相等；截止沟槽，设置在所述终端主沟槽远离所述源区的一侧；多个终端场限环，设置在相邻所述终端主沟槽之间；截止场限环，设置在所述截止沟槽与相邻的所述终端主沟槽之间，由所述源区至所述终端沟槽区的方向，多个所述终端场限环和所述截止场限环的宽度递减。通过本发明提出的功率器件及其制作方法，能够提高功率器件的耐压和可靠性，提高器件性能。

Description

一种功率器件及其制作方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种功率器件及其制作方法。
背景技术
随着产品应用的发展，对功率器件的可靠性的要求越来越高，如沟槽型金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect-Transistor，MOSFET）具有集成度高、导通电阻低、开关速度快以及开关损耗小等特点，成为功率器件的主流之一。但目前MOSFET由于设计的局限性，终端结构器件的耐压没有充分提高，器件体内的电势分布很不均匀，从而不能起到分压环的作用，使得功率器件通过高温反偏（HighTemperature Reverse Bias，HTRB）带来了很大的难度，从而影响功率器件的可靠性。
发明内容
本发明提出了一种功率器件及其制作方法，通过本发明提供的功率器件及其制作方法，提高半导体器件的耐压，能够提高功率器件的可靠性，提升器件性能。
为解决上述技术问题，本发明是通过如下的技术方案实现的。
本发明提出一种功率器件，至少包括：
衬底，包括终端沟槽区和源区；
多个源区沟槽，设置在所述源区的所述衬底内；
栅区沟槽，设置在所述终端沟槽区和所述源区之间的所述衬底内；
多个终端主沟槽，设置在所述终端沟槽区的所述衬底内，多个所述终端主沟槽的开口宽度相等；
截止沟槽，设置在所述终端主沟槽远离所述源区的一侧；
多个终端场限环，设置在相邻所述终端主沟槽之间；以及
截止场限环，设置在所述截止沟槽与相邻的所述终端主沟槽之间，且由所述源区至所述终端沟槽区的方向，多个所述终端场限环和所述截止场限环的宽度递减。
在本发明一实施例中，所述栅区沟槽、所述终端主沟槽以及所述截止沟槽的深度相等，且所述栅区沟槽、所述终端主沟槽以及所述截止沟槽的深度大于所述源区沟槽的深度。
在本发明一实施例中，所述栅区沟槽的开口宽度大于所述源区沟槽的开口宽度，并小于所述终端主沟槽的开口宽度。
在本发明一实施例中，所述栅区沟槽的开口宽度大于所述源区沟槽的开口宽度，并等于所述终端主沟槽的开口宽度。
在本发明一实施例中，所述截止沟槽的开口宽度等于所述终端主沟槽的开口宽度。
在本发明一实施例中，所述终端主沟槽至少包括第一终端主沟槽、第二终端主沟槽和第三终端主沟槽，所述第一终端主沟槽靠近所述栅区沟槽设置，所述第三终端主沟槽远离所述栅区沟槽设置，所述第二终端主沟槽设置在所述第一终端主沟槽和所述第三终端主沟槽之间。
在本发明一实施例中，所述终端场限环包括第一终端场限环，所述第一终端场限环设置在所述第一终端主沟槽和第二终端主沟槽之间。
在本发明一实施例中，所述终端场限环包括第二终端场限环，所述第二终端场限环设置在所述第二终端主沟槽和第三终端主沟槽之间。
在本发明一实施例中，所述第一终端场限环、所述第二终端场限环和所述截止场限环的宽度呈等差数列，且公差为-0.1μm~-1.5μm。
本发明还提供一种功率器件的制作方法，至少包括以下步骤：
提供一衬底，所述衬底包括终端沟槽区和源区；
在所述源区的所述衬底内形成多个源区沟槽；
在所述终端沟槽区和所述源区之间的所述衬底内形成栅区沟槽；
在所述终端沟槽区的所述衬底内形成多个终端主沟槽和截止沟槽，多个所述终端主沟槽的开口宽度相等，所述截止沟槽设置在所述终端主沟槽远离所述源区的一侧；
在相邻所述终端主沟槽之间形成多个终端场限环；以及
在所述截止沟槽与相邻的所述终端主沟槽之间形成截止场限环，且由所述源区至所述终端沟槽区的方向，多个所述终端场限环和所述截止场限环的宽度递减。
综上所述，本发明提供一种功率器件及其制作方法，能够提高器件的击穿电压，有利于生产良率的提升与稳定。能够使电势均匀分布，有效解决了终端设计缺陷所引起的电势分布不均匀的问题，提高器件可靠性，特别是高温反偏可靠性，从而大幅改善器件的性能。且制作工艺与现有工艺相容，不需要增加额外的工艺步骤，便于功率器件的批量生产。
当然，实施本发明的任一方式并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中功率器件的沟槽分布俯视图。
图2为沿图1沿A-A方向形成硬质掩膜层和第一光阻层的剖视图。
图3为沿图1沿A-A方向形成源区沟槽和栅区沟槽的剖视图。
图4为沿图1沿A-A方向形成第二光阻层的剖视图。
图5为沿图1沿A-A方向形成多个终端主沟槽和截止沟槽的剖视图。
图6为本发明另一实施例中功率器件的沟槽分布俯视图。
图7为沿图6沿A-A方向形成第一光阻层的剖视图。
图8为沿图1沿A-A方向形成栅极介质层和栅极材料层的剖视图。
图9为沿图1沿A-A方向形成第一掺杂区的剖视图。
图10为沿图1沿A-A方向形成第二掺杂区的剖视图。
图11为沿图1沿A-A方向形成第一导电插塞和第二导电插塞的剖视图。
图12为本发明图1所对应的一实施例中功率器件的示意图。
图13为本发明图6所对应的另一实施例中功率器件的示意图。
图14为本发明对比例中功率器件的示意图。
图15为图14所示的功率器件的终端仿真结构及电势分布示意图。
图16为图15沿A1-A1方向的横向电势分布示意图。
图17为图15沿A2-A2方向的横向电势分布示意图。
图18为图15沿A3-A3方向的横向电势分布示意图。
图19为图12所示的功率器件的终端仿真结构及电势分布示意图。
图20为图19沿B1-B1方向的横向电势分布示意图。
图21为图19沿B2-B2方向的横向电势分布示意图。
图22为图19沿B3-B3方向的横向电势分布示意图。
图23为图15仿真结构器件沿A2-A2方向的横向电场分布示意图。
图24为图19仿真结构器件及沿B2-B2方向的横向电场分布示意图。
标号说明：
10、衬底；100、源区；200、栅区；300、终端沟槽区；101、外延层；11、硬质掩膜层；12、第一光阻层；121、第一凹部；122、第二凹部；13、源区沟槽；14、栅区沟槽；15、第二光阻层；16、第三凹部；171、第一终端主沟槽；172、第二终端主沟槽；173、第三终端主沟槽；174、截止沟槽；18、栅极介质层；19、栅极材料层；20、第一掺杂区；201、栅区场限环；202、第一终端场限环；203、第二终端场限环；204、截止场限环；205、附加截止场限环；21、第二掺杂区；22、介质层；23、第一导电插塞；24、第二导电插塞；251、源区金属；252、栅区金属；253、终端金属；26、背面金属层；27、栅区连接沟槽；271、栅区导电插塞。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
请参阅图1所示，本申请提供一种功率器件，功率器件例如包括衬底10以及设置在衬底10上的源区沟槽13、栅区沟槽14、终端主沟槽和截止沟槽174。其中，栅区沟槽14与源区沟槽13垂直分布，栅区沟槽14、终端主沟槽和截止沟槽174平行分布。栅区沟槽14的宽度大于源区沟槽13的宽度。终端主沟槽至少包括第一终端主沟槽171、第二终端主沟槽172和第三终端主沟槽173，第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的宽度相等，从源区沟槽向终端主沟槽的方向，第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的之间的距离呈等差数列递减。通过对栅区沟槽、终端主沟槽和截止沟槽的深度进行设置，对终端主沟槽和截止沟槽之间的距离进行设置，即对场限环的尺寸进行设置，能够使功率器件的耐压提高，电势分布均匀，从而提高器件的可靠性。在本实施例中，功率器件还包括栅区连接沟槽27，设置在栅区沟槽14相对于源区沟槽13的一侧，且栅区连接沟槽27与栅区沟槽14垂直分布，在栅区连接沟槽27远离栅区沟槽14的一侧设置有栅区导电插塞271，以便于后续沟槽中的栅极材料层和栅区金属层的连接。且本申请中的终端主沟槽的分布应用在不同功率器件中，提高功率器件的性能。本申请还提供功率器件的制作方法，以图1中A-A方向的剖视图对制作方法进行阐述。
请参阅图1至图2所示，在本发明一实施例中，提供一衬底10，衬底10包括源区100、栅区200和终端沟槽区300，栅区200和终端沟槽区300定义为终端区，在终端沟槽区300远离栅区200的一侧，还设置划片槽区（图中未显示），以对制作完成的功率器件进行划片，在本申请中，不作详细描述。其中，衬底10例如选自碳化硅（SiC）、氮化镓（GaN）、氮化铝（AlN）、氮化铟（InN）、磷化铟（InP）、砷化镓（GaAs）、硅锗（GeSi）、蓝宝石、硅片或者其它III/V族化合物形成的半导体材料等，还包括这些半导体材料构成的叠层结构，或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。在本实施例中，衬底10例如选择硅片，且衬底10例如N型掺杂衬底。在衬底10上形成外延层101，外延层101例如为衬底10的同质外延层，且外延层101的掺杂剂量例如小于衬底10的掺杂剂量，以利于增大外延层的电阻率，提高击穿电压。在其他实施例中，衬底10和外延层101依据制作的功率半导体器件进行选择。
请参阅图2所示，在本发明一实施例中，在外延层101上形成硬质掩膜层11，硬质掩膜层11例如为氧化硅（SiO2）或氧化硅和氮化硅（Si3N4）的叠层等。在本实施例中，硬质掩膜层11为氧化硅层，且硬质掩膜层11例如通过热氧化或化学气相沉积（Chemical VaporDeposition，CVD）等方法形成，形成的硬质掩膜层11的厚度例如为200nm~500nm，以满足刻蚀过程中掩膜的需要。
请参阅图2所示，在本发明一实施例中，在形成硬质掩膜层11后，在硬质掩膜层11上形成第一光阻层12，对第一光阻层12进行曝光和显影等工艺，在第一光阻层12上形成多个第一凹部121和第二凹部122。其中，第一凹部121暴露源区100上部分硬质掩膜层11，以定义源区沟槽的位置。第二凹部122暴露栅区200上部分硬质掩膜层11，以定义栅区沟槽的位置。在本实施例中，第二凹部122的开口大于第一凹部121的开口。
请参阅图2至图3所示，在本发明一实施例中，在形成第一凹部121和第二凹部122后，以第一光阻层12为掩膜，通过干法刻蚀或湿法刻蚀去除第一凹部121和第二凹部122暴露的硬质掩膜层11和部分外延层101，形成源区沟槽13和栅区沟槽14。在本实施例中，例如通过干法刻蚀去除硬质掩膜层11和部分外延层101，且干法刻蚀的刻蚀气体例如包括氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）或溴化氢（HBr）等中的一种或几种混合。在刻蚀完成后，例如通过湿法刻蚀或灰化处理去除第一光阻层12。本发明并不限制源区沟槽13的个数，在本实施例中，为方便描述，仅在附图中示出2个源区沟槽13为例进行阐述。且源区沟槽13和栅区沟槽14在同一刻蚀步骤中获得，能够简化制作过程，节约成本。
请参阅图2至图3所示，在本发明一实施例中，源区沟槽13的深度具体依据半导体功率器件的制作要求进行确定。其中，由于第二凹部122的开口宽度大于第一凹部121的开口宽度，形成的栅区沟槽14的开口宽度大于源区沟槽13的开口宽度，具体宽度差依据制作要求进行选择。且在刻蚀过程中，因凹部开口宽度不同，形成的栅区沟槽14的深度大于源区沟槽13的深度，深度差例如为0.1μm-0.5μm，可以通过对凹部开口宽度以及刻蚀条件进行调整，控制源区沟槽13和栅区沟槽14的开口宽度差以及深度差。在其他实施例中，深度差也可以依据半导体功率器件的设计进行确定，以提高半导体功率器件的耐压。
请参阅图3至图4所示，在本发明一实施例中，在形成源区沟槽13和栅区沟槽14后，在硬质掩膜层11上、源区沟槽13和栅区沟槽14内重新形成第二光阻层15，对第二光阻层15进行曝光和显影等工艺，在第二光阻层15上形成多个第三凹部16，相邻第三凹部16之间的距离由源区100至终端沟槽区300的方向递减。第三凹部16凹部暴终端沟槽区300上部分硬质掩膜层11，且第三凹部16的开口宽度相等，以定义端主沟槽和截止沟槽的位置。在本实施例中，第三凹部16的开口宽度大于第二凹部的开口宽度。
请参阅图4至图5所示，在本发明一实施例中，在形成第三凹部16后，以第二光阻层15为掩膜，通过干法刻蚀或湿法刻蚀去除第三凹部16暴露的硬质掩膜层11和部分外延层101，形成多个终端主沟槽和截止沟槽174，多个终端主沟槽和截止沟槽174的深度与栅区沟槽14的深度相等，多个终端主沟槽和截止沟槽174的开口宽度相等，终端主沟槽的开口宽度大于栅区沟槽14的开口宽度。在形成终端主沟槽和截止沟槽174后，例如通过湿法刻蚀或灰化处理去除第二光阻层15。在本实施例中，从源区沟槽向终端主沟槽的方向，终端主沟槽依次定义为第一终端主沟槽171、第二终端主沟槽172和第三终端主沟槽173，且第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的之间的距离呈等差数列递减。通过两次刻蚀，栅区沟槽14、第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的深度相等，且栅区沟槽14、第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的深度均大于源区沟槽13深度。通过设置栅区沟槽、终端主沟槽和截止沟槽的深度大于源区沟槽的深度，有利于提高功率器件的耐压，有利于生产良率的提升与稳定。
请参阅图6至图7所示，在本发明另一实施例中，栅区沟槽14、第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的深度和开口宽度均相等，同时又大于源区沟槽13的深度和开口宽度。在该实施例中，在制作过程中，在形成第一光阻层12时，同时在第一光阻层12上形成多个第一凹部121、第二凹部122和多个第三凹部16。其中，第一凹部121暴露源区100上的部分硬质掩膜层11，以定义源区沟槽的位置。第二凹部122暴露栅区200上的部分硬质掩膜层11，以定义栅区沟槽的位置，第三凹部16暴露终端沟槽区300上的部分硬质掩膜层11，以定义终端主沟槽和截止沟槽的位置，相邻第三凹部16之间的距离由源区100至终端沟槽区300的方向递减。其中，第二凹部122的开口宽度大于第一凹部121的开口宽度，第二凹部122和第三凹部16的开口宽度相等。再通过干法刻蚀，同步形成源区沟槽13、栅区沟槽14、第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174，因凹部开口宽度大小影响，从而获得的栅区沟槽14、第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173和截止沟槽174的深度和开口宽度均相等，同时又大于源区沟槽13的深度和开口宽度。通过设置栅区沟槽、终端主沟槽和截止沟槽的深度大于源区沟槽的深度，有利于提高功率器件的耐压，有利于生产良率的提升与稳定。同时，只需要一道光阻和刻蚀，即可形成不同的沟槽，与图1所示的实施例相比节约一道光阻工艺，简化制作流程，节约生产成本。在形成沟槽后，后续制作工艺与图1所示的实施例相同，本申请对该实施例的后续制作过程不多做阐述。
请参阅图7至图8所示，在本发明一实施例中，在形成多个终端主沟槽和截止沟槽174后，去除硬质掩膜层11，硬质掩膜层11例如通过湿法刻蚀去除，且湿法刻蚀的刻蚀液例如为氢氟酸或缓冲氧化物刻蚀液（Buffered Oxide Etch，BOE）等，以减少对外延层101的损伤。在去除硬质掩膜层11后，在源区沟槽13、栅区沟槽14、终端主沟槽和截止沟槽174的侧壁和底部以及外延层101的表面上形成栅极介质层18。在本实施例中，栅极介质层18例如为氧化硅，且例如通过热氧化法、原位水汽生长法或化学气相沉积等方法形成，又例如通过干氧氧化或湿氧氧化法形成。在形成过程中，反应温度例如为1000℃~1150℃，又例如1050℃，通入混有少量氢气的氧气，氢气和氧气在外延层101的表面和沟槽内壁上形成水蒸气、OH自由基和O自由基等物质的混合物，与暴露的硅发生氧化反应，形成栅极介质层18。控制氢气和氧气的比例以及气体流量，控制栅极介质层18的厚度，本发明并不限制栅极介质层18的厚度，可根据制作的功率器件的要求进行选择，发明不作具体限定。
请参阅图7至图8所示，在本发明一实施例中，在形成栅极介质层18后，栅极介质层18上沉积栅极材料层19，直至凸出于外延层101的表面，且栅极材料层19例如为金属栅极材料或多晶硅材料等。在本实施例中，栅极材料层19例如为N型掺杂的多晶硅材料，掺杂离子例如为磷（P）、砷（As）或锡（Sn）等N型离子。且栅极材料层19例如通过低压化学气相沉积法等方法制备，然后采用平坦化工艺，例如通过化学机械抛光工艺对栅极材料层19进行平坦化工艺，确保沟槽内的栅极材料层19的顶部与栅极介质层18的顶部在同一平面内。再对源区沟槽13、栅区沟槽14、终端主沟槽和截止沟槽174内的栅极材料层19进行回刻，使栅极材料层19的表面略低于外延层101的表面。
请参阅图8至图9所示，在本发明一实施例中，在回刻栅极材料层19后，以外延层101上的栅极介质层18以及沟槽内的栅极材料层19为离子注入缓冲层，向整个外延层101内注入硼（B）或氟化硼离子等P型杂质，在外延层101内形成第一掺杂区20，第一掺杂区20从外延层101的表面向外延层101内延伸，且第一掺杂区20深度小于源区沟槽13的深度。其中，第一掺杂区20中的杂质的注入剂量例如为1×1012atoms/cm2~1×1014atoms/cm2，P型杂质的注入能量例如为50KeV~180KeV。在注入P型杂质后，对衬底10进行第一次热退火，以激活和扩散P型杂质，使P型杂质扩散到合适深度，以形成第一掺杂区20。在本实施例中，扩散温度例如为950℃~1150℃，扩散时间例如为30min~150min。
请参阅图9至图10所示，在本发明一实施例中，在形成第一掺杂区20后，在源区100的源区沟槽13之间以及源区沟槽13与栅区沟槽14之间的第一掺杂区20内注入砷（As）或锡（Sn）等N型杂质，以形成第二掺杂区21，第二掺杂区21由外延层101的表面向外延层101内延伸，且第二掺杂区21深度小于第一掺杂区20的深度。其中，第二掺杂区21中的杂质的注入剂量例如为1×1015atoms/cm2~1×1016atoms/cm2，N型杂质的注入能量例如为50KeV~150KeV。在形成注入N型杂质后，对衬底10进行第二次热退火，以激活和扩散N型杂质，使N型杂质扩散到合适深度，以形成第二掺杂区21。在本实施例中，扩散温度例如为950℃~1150℃，扩散时间例如为30min~150min。
请参阅图10所示，在本发明一实施例中，在形成第一掺杂区20后，将栅区沟槽14和第一终端主沟槽171之间的第一掺杂区20定义为栅区场限环201，第一终端主沟槽171和第二终端主沟槽172之间的第一掺杂区20定义为第一终端场限环202，第二终端主沟槽172和第三终端主沟槽173之间的第一掺杂区20定义为第二终端场限环203，第三终端主沟槽173和截止沟槽174之间的第一掺杂区20定义为截止场限环204，将截止沟槽174远离第三终端主沟槽173一侧的第一掺杂区20定义为附加截止场限环205，即截止沟槽174与划片槽区之间的第一掺杂区20定义为附加截止场限环205。其中，第一终端场限环202和第二终端场限环203定义为沟槽主场限环，栅区场限环201、第一终端场限环202、第二终端场限环203、截止场限环204和附加截止场限环205定义为终端场限环。在本实施例中，栅区场限环201的宽度例如为10μm~12μm，以确保栅区金属的可靠性，满足栅区金属可靠性对其宽度要求。由于沟槽刻蚀对划片良率的要求等原因，附加截止场限环205的宽度例如为5μm~10μm。第一终端场限环202、第二终端场限环203和截止场限环204的宽度递减，且例如呈等差数列分布，公差例如为-0.1μm~-1.5μm。通过控制栅区沟槽、终端主沟槽、截止沟槽的深度相等，终端主沟槽和截止沟槽的开口宽度相等，调整终端场限环和截场限环的宽度，使电势均匀分布，有效解决了终端设计缺陷所引起的电势分布不均匀的问题，提高器件可靠性，特别是高温反偏可靠性，从而大幅改善器件的性能。且制作工艺与现有工艺相容，不需要增加额外的工艺步骤，便于功率器件的批量生产。
请参阅图10至图11所示，在本发明一实施例中，在形成第二掺杂区21后，去除外延层101上的栅极介质层18，栅极介质层18例如通过干法刻蚀或湿法刻蚀去除。在本实施例中，例如通过湿法刻蚀去除，且湿法刻蚀的刻蚀液例如为氢氟酸或BOE溶液等。在外延层101、栅极介质层18和栅极材料层19上形成介质层22，其中，介质层22例如为氧化硅或氟化硅（SiF）、碳氧化硅（SiOC）、氟氧化硅（SiOF）等低介电常数（Low-K）材料，且介质层22例如通过化学气相沉积或低压化学气相沉积法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法沉积，介质层22的厚度依据制作要求进行选择。
请参阅图11所示，在本发明一实施例中，在形成介质层22后，刻蚀介质层22和部分外延层101，形成接触孔开口（图中未显示）。在形成接触孔开口后，在接触孔开口底部进行BF2 +等P型杂质注入，在第一掺杂区20内形成P+阱区（图中未显示），以与后续形成的导电插塞形成欧姆接触，减少接触电阻，可以使雪崩电流流动路径上的寄生电阻减小，便于增大雪崩耐量。接触孔开口中P型杂质注入剂量为1×1014atoms/cm2~1×1016atoms/cm2，注入能量例如为30KeV~120KeV，注入后，采用快速热退火进行退火。在退火后，在接触孔开口内沉积导电材料，形成导电插塞。其中，导电插塞包括第一导电插塞23和第二导电插塞24，第一导电插塞23设置在第二掺杂区21内，且第一导电插塞23在外延层101内的深度大于第二掺杂区21的深度，小于第一掺杂区20的深度，第二导电插塞24设置在截止场限环204内。在沉积导电材料时，例如先在通道内沉积阻挡层（图中未显示），阻挡层例如为钽（Ta）、钛（Ti）、钌（Ru）、氮化钽（TaN）或氮化钛（TiN）等粘附性较好的物质，且阻挡层例如通过物理气相沉积等方法进行沉积。通过设置阻挡层，增强导电材料与接触孔开口的侧壁的粘附性，同时，减少导电材料向外延层的扩散，减少电迁移现象，提高功率器件的电学性能。其中，导电材料例如为铜、铝或钨等低电阻材料，在本实施例中，导电材料例如为钨。钨例如通过物理气相沉积或电镀等方式形成，且钨填充于接触孔开口内直至覆盖介质层22，再对钨进行平坦化处理，钨与开口两侧的介质层22齐平。
请参阅图1、图11至图12所示，在本发明一实施例中，在形成导电插塞后，在介质层22和导电插塞上形成金属层，金属层例如为铝等，且金属层例如通过物理气相沉积等方法沉积，其沉积的厚度例如为3μm~5μm，又例如为4μm等。在形成金属层后，在金属层上形成图案化的光阻层（图中未显示）。对金属层进行刻蚀，形成源区金属251、栅区金属252和终端金属253。其中，源区金属251设置在第一导电插塞23上，并连通第一导电插塞23，栅区金属252设置在栅区沟槽14上，栅区金属252与栅区导电插塞271连通，终端金属253设置在终端主沟槽和截止沟槽174上，且与第二导电插塞24连通。
请参阅图12所示，在本发明一实施例中，在形成金属层后，在衬底10的背面形成背面金属层26。具体的，在衬底10相对于金属层的一侧，对衬底10进行减薄，且衬底10减薄的厚度例如为100μm~200μm，在减薄衬底10后，再形成背面金属层26。背面金属层26例如为钛、镍或银等组成的复合金属层，且背面金属层26例如通过物理气相沉积等方法进行沉积，沉积的厚度例如为1μm~3μm。本实施例提供的功率器件，终端结构稳定，电势分布均匀，极大改善了器件的可靠性，特别是高温反偏的可靠性，提高功率器件的耐压水平，提高器件性能。且本申请提供的功率器件的制作工艺与现有制作工艺兼容，有利于功率器件的批量生产。
请参阅图6和图13所示，在本发明另一实施例中，在形成的功率器件中，栅区沟槽14、终端主沟槽以及截止沟槽174的深度相等，并大于源区沟槽13的深度相等，且栅区沟槽14的开口宽度大于源区沟槽13的开口宽度，等于终端主沟槽以及截止沟槽174的开口宽度。第一终端场限环202、第二终端场限环203和截止场限环204的宽度递减，且例如呈等差数列分布，公差例如为-0.1μm~-1.5μm。通过控制栅区沟槽、终端主沟槽、截止沟槽的开口宽度及深度相等，调整终端场限环和截场限环的宽度，使电势均匀分布，有效解决了终端设计缺陷所引起的电势分布不均匀的问题，提高器件可靠性，从而大幅改善器件的性能。且与图12所示的功率器件相比，减少一道光刻工序，便于功率器件的批量生产。
请参阅图14所示，在本发明一对比实施例中，在形成功率器件时，栅区沟槽14、终端主沟槽以及截止沟槽174的深度和源区沟槽13的深度相等，且栅区沟槽14的开口宽度大于源区沟槽13的开口宽度，小于终端主沟槽以及截止沟槽174的开口宽度，第一终端主沟槽171、第二终端主沟槽172、第三终端主沟槽173以及截止沟槽174的开口宽度相等。栅区场限环201的宽度例如为10μm~12μm，以确保栅区金属的可靠性，为防止栅区金属出现裂开等缺陷，附加截止环105的宽度例如为5μm~10μm。第一终端场限环202、第二终端场限环203、截止场限环204和附加截止场限环205的宽度相等，且相邻之间的场限环的间距相等。在本实施例中，在功率器件中，电势分布很不均匀，场限环不能起到分压环的作用，造成一些场限环没有分压，另一些场限环承担的电压过大，使得器件通过高温反偏带来了很大的风险，从而对器件的可靠性带来潜在的风险。
请参阅图14至图18所示，在本发明一对比实施例中，示出了图14所示的功率器件终端仿真结构及电势分布示意图。图16是图15沿A1-A1方向的横向电势分布示意图，图17是图15沿A2-A2方向的横向电势分布示意图，图18是图15沿A3-A3方向的横向电势分布示意图。从图16可以看出，第一终端场限环202、第二终端场限环203和截止场限环204承担的耐压分别为7.5V、1.2V和0V，场限环的耐压很不均匀，特别是截止场限环204没有承担一点耐压。从图17和图18可以看出，第一终端场限环202和第二终端场限环203下方的电势相比栅区场限环201下方的电势反而降低了，到附加截止场限环205下方处电势突然急剧上升，使得电势分布很不均匀。因此，造成功率器件的电势分布不均匀，使得器件通过高温反偏带来了很大的风险，从而对器件的可靠性带来潜在的风险，不利于功率器件的使用。
请参阅图12、图19至图22所示，在本发明一实施例中，示出了图12提供的功率器件终端仿真结构及电势分布示意图。图20是图19沿B1-B1方向的横向电势分布示意图，图21是图19沿B2-B2方向的横向电势分布示意图，图22是图19沿B3-B3方向的横向电势分布示意图。从图19至图22的四个电势分布图可以看出，无论是终端场限环里面还是场限环下面的区域，电势分布都非常均匀，没有出现电势大幅上升的情况，有效解决了图14存在的沟槽型功率MOSFET器件中终端设计缺陷所带来的电势分布不均匀的问题，极大改善了器件的可靠性。
请参阅图23至图24所示，在本发明一实施例中，图23是图15沿A2-A2方向的横向电场分布示意图，图24是图19沿B2-B2方向的横向电场分布示意图。从这两个图可以看出，通过调整终端场限环和截止场限环的宽度呈等差数列排列，即从源区100至终端沟槽区300的方向，场限环的宽度逐渐减小，能够改变电场分布，使器件的电场分布由类锯齿形分布变为大小递减的锯齿形电场分布加类水平电场分布，特别是类水平电场分布能够使各个场限环下方的电势不断类似均匀增加，从而使电势均匀分布。主要是通过重新调整场限环的分布，使沟槽场限环和截止场限环的宽度呈等差数列排列，能极大改善电势分布的均匀性，从而提高器件可靠性。
综上所述，本发明提供一种功率器件及其制作方法，通过控制栅区沟槽、终端主沟槽和截止沟槽的深度大于源区沟槽的深度，能够提高器件的击穿电压，有利于生产良率的提升与稳定。通过控制终端场限环和截场限环的宽度呈等差数列递减，使电势均匀分布，有效解决了终端设计缺陷所引起的电势分布不均匀的问题，提高器件可靠性，特别是高温反偏可靠性，从而大幅改善器件的性能。且制作工艺与现有工艺相容，不需要增加额外的工艺步骤，便于功率器件的批量生产。
在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (10)

1.一种功率器件，其特征在于，至少包括：
衬底，包括终端沟槽区和源区；
多个源区沟槽，设置在所述源区的所述衬底内；
栅区沟槽，设置在所述终端沟槽区和所述源区之间的所述衬底内；
多个终端主沟槽，设置在所述终端沟槽区的所述衬底内，多个所述终端主沟槽的开口宽度相等；
截止沟槽，设置在所述终端主沟槽远离所述源区的一侧；
多个终端场限环，设置在相邻所述终端主沟槽之间；以及
截止场限环，设置在所述截止沟槽与相邻的所述终端主沟槽之间，且由所述源区至所述终端沟槽区的方向，多个所述终端场限环和所述截止场限环的宽度递减。
2.根据权利要求1所述的功率器件，其特征在于，所述栅区沟槽、所述终端主沟槽以及所述截止沟槽的深度相等，且所述栅区沟槽、所述终端主沟槽以及所述截止沟槽的深度大于所述源区沟槽的深度。
3.根据权利要求1所述的功率器件，其特征在于，所述栅区沟槽的开口宽度大于所述源区沟槽的开口宽度，并小于所述终端主沟槽的开口宽度。
4.根据权利要求1所述的功率器件，其特征在于，所述栅区沟槽的开口宽度大于所述源区沟槽的开口宽度，并等于所述终端主沟槽的开口宽度。
5.根据权利要求1所述的功率器件，其特征在于，所述截止沟槽的开口宽度等于所述终端主沟槽的开口宽度。
6.根据权利要求1所述的功率器件，其特征在于，所述终端主沟槽至少包括第一终端主沟槽、第二终端主沟槽和第三终端主沟槽，所述第一终端主沟槽靠近所述栅区沟槽设置，所述第三终端主沟槽远离所述栅区沟槽设置，所述第二终端主沟槽设置在所述第一终端主沟槽和所述第三终端主沟槽之间。
7.根据权利要求6所述的功率器件，其特征在于，所述终端场限环包括第一终端场限环，所述第一终端场限环设置在所述第一终端主沟槽和第二终端主沟槽之间。
8.根据权利要求7所述的功率器件，其特征在于，所述终端场限环包括第二终端场限环，所述第二终端场限环设置在所述第二终端主沟槽和第三终端主沟槽之间。
9.根据权利要求8所述的功率器件，其特征在于，所述第一终端场限环、所述第二终端场限环和所述截止场限环的宽度呈等差数列，且公差为-0.1μm~-1.5μm。
10.一种功率器件的制作方法，其特征在于，至少包括以下步骤：
提供一衬底，所述衬底包括终端沟槽区和源区；
在所述源区的所述衬底内形成多个源区沟槽；
在所述终端沟槽区和所述源区之间的所述衬底内形成栅区沟槽；
在所述终端沟槽区的所述衬底内形成多个终端主沟槽和截止沟槽，多个所述终端主沟槽的开口宽度相等，所述截止沟槽设置在所述终端主沟槽远离所述源区的一侧；
在相邻所述终端主沟槽之间形成多个终端场限环；以及
在所述截止沟槽与相邻的所述终端主沟槽之间形成截止场限环，且由所述源区至所述终端沟槽区的方向，多个所述终端场限环和所述截止场限环的宽度递减。
CN202311377771.8A 2023-10-24 2023-10-24 一种功率器件及其制作方法 Active CN117116996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311377771.8A CN117116996B (zh) 2023-10-24 2023-10-24 一种功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311377771.8A CN117116996B (zh) 2023-10-24 2023-10-24 一种功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN117116996A CN117116996A (zh) 2023-11-24
CN117116996B true CN117116996B (zh) 2024-05-14

Family

ID=88806050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311377771.8A Active CN117116996B (zh) 2023-10-24 2023-10-24 一种功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117116996B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853854A (zh) * 2010-03-12 2010-10-06 无锡新洁能功率半导体有限公司 一种改进型终端结构的沟槽功率mos器件及其制造方法
CN112242446A (zh) * 2020-09-22 2021-01-19 上海格瑞宝电子有限公司 一种mosfet终端结构及其制备方法
CN113889407A (zh) * 2021-09-27 2022-01-04 上海华虹宏力半导体制造有限公司 沟槽型igbt器件的制作方法、沟槽型igbt器件
CN115425079A (zh) * 2022-07-29 2022-12-02 深圳基本半导体有限公司 一种沟槽型双层栅功率器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2022123923A1 (ja) * 2020-12-07 2022-06-16 富士電機株式会社 半導体装置
US12009389B2 (en) * 2021-11-30 2024-06-11 Wolfspeed, Inc. Edge termination for power semiconductor devices and related fabrication methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853854A (zh) * 2010-03-12 2010-10-06 无锡新洁能功率半导体有限公司 一种改进型终端结构的沟槽功率mos器件及其制造方法
CN112242446A (zh) * 2020-09-22 2021-01-19 上海格瑞宝电子有限公司 一种mosfet终端结构及其制备方法
CN113889407A (zh) * 2021-09-27 2022-01-04 上海华虹宏力半导体制造有限公司 沟槽型igbt器件的制作方法、沟槽型igbt器件
CN115425079A (zh) * 2022-07-29 2022-12-02 深圳基本半导体有限公司 一种沟槽型双层栅功率器件及其制造方法

Also Published As

Publication number Publication date
CN117116996A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US6204097B1 (en) Semiconductor device and method of manufacture
US10685955B2 (en) Trench diode and method of forming the same
US9276107B2 (en) Semiconductor device having buried gate electrode structures
US9006859B2 (en) Semiconductor structures and devices
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
US10672901B2 (en) Power transistor with terminal trenches in terminal resurf regions
US20090085074A1 (en) Trench mosfet and method of manufacture utilizing four masks
CN110943119A (zh) 窄台面超结mosfet
KR20150030799A (ko) 반도체 소자 및 그 제조 방법
CN107808861B (zh) 半导体装置以及制造半导体装置的方法
CN115985773A (zh) 一种自对准沟槽栅与源区接触igbt的制造方法
CN106024701B (zh) 沟槽功率器件及制作方法
US10446538B2 (en) Electrostatic discharge protection structure and fabrication method thereof
CN117116996B (zh) 一种功率器件及其制作方法
CN106057681B (zh) 沟槽功率器件及制作方法
CN117133809A (zh) 一种半导体功率器件及其制作方法
US20210242306A1 (en) Dual trench isolation structures
CN106024696B (zh) 沟槽功率器件及制作方法
US11515416B2 (en) Laterally-diffused metal-oxide semiconductor transistor and method therefor
CN117317009A (zh) 一种沟槽型半导体器件及其制作方法
CN117317010A (zh) 一种沟槽型功率器件及其制作方法
CN117317011A (zh) 一种功率半导体器件及其制作方法
KR20170137002A (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
CN117317012A (zh) 一种半导体器件及其制作方法
CN114141879A (zh) 功率半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant