CN117116985A - 半导体结构的制备方法和半导体结构 - Google Patents

半导体结构的制备方法和半导体结构 Download PDF

Info

Publication number
CN117116985A
CN117116985A CN202210521949.0A CN202210521949A CN117116985A CN 117116985 A CN117116985 A CN 117116985A CN 202210521949 A CN202210521949 A CN 202210521949A CN 117116985 A CN117116985 A CN 117116985A
Authority
CN
China
Prior art keywords
active layer
layer
substrate
semiconductor
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210521949.0A
Other languages
English (en)
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210521949.0A priority Critical patent/CN117116985A/zh
Publication of CN117116985A publication Critical patent/CN117116985A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种半导体结构的制备方法和半导体结构，该半导体结构的制备方法包括提供衬底；在衬底中形成间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区，隔离结构的顶表面高于衬底的顶表面；形成有源层，有源层位于有源区内的衬底上；有源层的材料包括含锗化合物，有源层包括源极部、漏极部和沟道部，沟道部位于源极部和漏极部之间；源极部和/或漏极部的厚度大于沟道部的厚度，至少部分源极部和/或漏极部的锗含量与沟道部的锗含量不相等。本申请能够有效缓解晶体管的短沟道效应和漏电问题，有助于降低半导体结构的特征尺寸，提升半导体结构的性能。

Description

半导体结构的制备方法和半导体结构
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法和半导体结构。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
DRAM包括设置于衬底上的多个重复的存储单元，每个存储单元均包括电容器和晶体管。其中，衬底上设置有有源层，有源层包括沟道区、与晶体管的源极连接的源极区以及与晶体管的漏极连接的漏极区，沟道区位于源极区和漏极区之间。在晶体管的栅极输入导通信号时，沟道区导通源极区和漏极区，完成晶体管的导通过程。
然而，DRAM的特征尺寸的不断减小，晶体管的制备难度增加且性能随之受到影响，从而影响DRAM的性能。
发明内容
本申请提供一种半导体结构的制备方法和半导体结构，能够有效缓解晶体管的短沟道效应和漏电问题，有助于降低半导体结构的特征尺寸，提升半导体结构的性能。
为了实现上述目的，第一方面，本申请提供一种半导体结构的制备方法，包括：
提供衬底；
在衬底中形成间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区；
形成有源层，有源层位于有源区内的衬底上，隔离结构的顶表面高于有源层的顶表面；
有源层的材料包括含锗化合物，有源层包括源极部、漏极部和沟道部，沟道部位于源极部和漏极部之间；源极部和/或漏极部的厚度大于沟道部的厚度，至少部分源极部和/或漏极部的锗含量与沟道部的锗含量不相等。
在上述的半导体结构的制备方法中，可选的是，形成隔离结构包括：在衬底的表面形成衬垫层，刻蚀部分衬垫层和部分厚度的衬底，形成间隔设置的多个第一沟槽；在第一沟槽中填充绝缘材料形成隔离结构。
在上述的半导体结构的制备方法中，可选的是，形成有源层包括：
形成第一有源层，第一有源层位于有源区内的衬底上；
形成第二有源层，第二有源层位于第一有源层上；
第一有源层和第二有源层形成有源层，第二有源层和第一有源层重叠的部分分别形成源极部和漏极部，位于源极部和漏极部之间的第二有源层形成沟道部。
在上述的半导体结构的制备方法中，可选的是，形成第一有源层包括：去除衬垫层，暴露位于有源区内的衬底；
沉积牺牲层，牺牲层位于有源区的衬底上；
形成图案化的掩膜层，掩膜层位于牺牲层上；
沿掩膜层刻蚀去除部分牺牲层和部分厚度的衬底，在衬底和隔离结构之间形成多个第二沟槽；
在第二沟槽中形成第一半导体层，隔离结构的顶表面高于第一半导体层的顶表面，第一半导体层形成第一有源层。
在上述的半导体结构的制备方法中，可选的是，形成第二有源层包括：
去除牺牲层和掩膜层，暴露部分衬底；
形成第二半导体层，第二半导体层覆盖第一半导体层的表面，以及暴露的部分衬底的表面，第二半导体层的顶表面低于隔离结构的顶表面，第二半导体层形成第二有源层。
在上述的半导体结构的制备方法中，可选的是，形成的牺牲层的厚度范围为
在上述的半导体结构的制备方法中，可选的是，形成有源层之后，还包括；
形成栅极结构，栅极结构位于有源层的沟道部上，栅极结构和有源层之间形成有栅极介质层。
第二方面，本申请提供一种半导体结构，包括：衬底和设置于衬底上的有源层，衬底具有间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区，
隔离结构的顶表面高于有源层的顶表面；
有源层的材料包括含锗化合物，有源层包括源极部、漏极部和沟道部，沟道部位于源极部和漏极部之间；源极部和/或漏极部的厚度大于沟道部的厚度，至少部分源极部和/或漏极部的锗含量与沟道部的锗含量不相等。
在上述的半导体结构，可选的是，沿远离衬底的方向，源极部和/或漏极部中不同部位的锗含量不相等。
在上述的半导体结构，可选的是，有源层包括第一有源层和第二有源层，第二有源层位于第一有源层的远离衬底的一侧，源极部和漏极部在衬底的正投影位于第一有源层和第二有源层在衬底的正投影的重叠的区域；源极部和漏极部的厚度相等。
在上述的半导体结构，可选的是，第一有源层的厚度范围为和/或，第二有源层的厚度范围为/>
在上述的半导体结构，可选的是，有源层的材料包括硅锗化合物，第一有源层的锗含量的范围为25-45％，和/或，第二有源层的锗含量的范围为25-30％。
在上述的半导体结构，可选的是，第一有源层中的源极部的锗含量低于第二有源层中的源极部的锗含量；
和/或，第一有源层中的漏极部的锗含量低于第二有源层中的漏极部的锗含量。
在上述的半导体结构，可选的是，隔离结构的顶表面高出衬底的顶表面的范围为
和/或，隔离结构的顶表面高出第一有源层的顶表面的范围为
和/或，隔离结构高出第二有源层的顶表面的高度不大于
在上述的半导体结构，可选的是，还包括栅极结构，栅极结构位于沟道部的远离衬底的一侧，栅极结构和沟道部之间设置栅极介质层。
本申请提供的半导体结构的制备方法和半导体结构，通过在衬底上设置有源层，并将有源层的材料设置为含锗化合物，可以利用锗在有源层中形成应变硅结构，从而提高有源层的电子和空穴的迁移率。通过将源极部和/或漏极部的厚度大于沟道部的厚度，优化半导体结构中晶体管的短沟道效应。通过将至少部分源极部和/或漏极部的锗含量与沟道部的锗含量不同，可以利用源极部和/或漏极部的含锗化合物可以提供应力，增加晶格间距，提高电流，沟道部的含锗化合物可以调节功函数，降低阈值电压，改善晶体管的性能，从而改善晶体管的短沟道效应和漏电问题，有助于降低半导体结构的特征尺寸，提升半导体结构的性能。
本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的半导体结构的制备方法的流程示意图；
图2为本申请实施例提供的半导体结构的制备方法的形成有源层的流程示意图；
图3为本申请实施例提供的半导体结构的制备方法的形成第一有源层的流程示意图；
图4为本申请实施例提供的半导体结构的制备方法的形成第二有源层的流程示意图；
图5为本申请实施例提供的半导体结构的制备方法的提供衬底和衬垫层的结构示意图；
图6为本申请实施例提供的半导体结构的制备方法的形成第一沟槽的结构示意图；
图7为本申请实施例提供的半导体结构的制备方法的形成隔离结构的结构示意图；
图8为本申请实施例提供的半导体结构的制备方法的去除隔离结构的结构示意图；
图9为本申请实施例提供的半导体结构的制备方法的形成牺牲层的结构示意图；
图10为本申请实施例提供的半导体结构的制备方法的形成掩膜层的结构示意图；
图11为本申请实施例提供的半导体结构的制备方法的形成第二沟槽的结构示意图；
图12为本申请实施例提供的半导体结构的制备方法的形成第一有源层的结构示意图；
图13为本申请实施例提供的半导体结构的制备方法的形成第二有源层的结构示意图；
图14为本申请实施例提供的一种半导体结构的结构示意图；
图15为本申请实施例提供的另一种半导体结构的结构示意图。
附图标记说明：
100、衬底；101、有源区；200、有源层；201、第一有源层；202、第二有源层；2011、第一源极部；2012、第一漏极部；2021、第二源极部；2022、第二漏极部；203、沟道部；300、栅极结构；301、栅极介质层；302、功函数调节层；303、栅极半导体层；304、栅极导电层；305、栅极保护层；306、侧墙；400、隔离结构；401、牺牲层；402、掩膜层、403、衬垫层；404、第一沟槽；405、第二沟槽。
具体实施方式
本申请的发明人在实际研究过程中发现，DRAM的存储单元中，晶体管设置于衬底上。其中，衬底上设置有有源层，有源层包括沟道区、与晶体管的源极连接的源极区以及与晶体管的漏极连接的漏极区，沟道区位于源极区和漏极区之间。在晶体管的栅极输入导通信号时，沟道区导通源极区和漏极区，完成晶体管的导通过程。相关技术中的晶体管可以选用CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件，其有源层采用硅材料制成。在晶体管的特征尺寸减小时，尤其是特征尺寸减小到22nm及以下技术代，有源层中的沟道长度减小，随之发生漏致势垒降低、载流子表面散射和热电子效应等短沟道效应，影响源极区和漏极区的电子和空穴传输，两者发生穿通，有源层处产生漏电问题，导致晶体管截断能力和栅控能力失效。这样，也影响DRAM的存储能力。
有鉴于此，本申请实施例提供的半导体结构的制备方法和半导体结构，通过在衬底上设置有源层，并将有源层的材料设置为含锗化合物，可以利用锗在有源层中形成应变硅结构，从而提高有源层的电子和空穴的迁移率。通过将源极部和/或漏极部的厚度大于沟道部的厚度，优化半导体结构中晶体管的短沟道效应。通过将至少部分源极部和/或漏极部的锗含量与沟道部的锗含量不同，可以利用源极部和/或漏极部的含锗化合物可以提供应力，增加晶格间距，提高电流，沟道部的含锗化合物可以调节功函数，降低阈值电压，改善晶体管的性能，从而改善晶体管的短沟道效应和漏电问题，有助于降低半导体结构的特征尺寸，提升半导体结构的性能。
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请的优选实施例中的附图，对本申请实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本申请一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本申请的实施例进行详细说明。
参照图1所示，结合图14和图15所示，第一方面，本申请实施例提供一种半导体结构的制备方法，包括：
S100：提供衬底。需要说明的是，本实施例的衬底100可以通过化学气相沉积(Chemical Vapor Deposition，简称CVD)方式形成。衬底100可以为后续结构和工艺提供结构基础，该衬底100的材料可以包括硅、锗、硅锗、碳化硅，绝缘体上硅衬底以及绝缘体上锗衬底中任一者或多者。本实施例中以衬底100的材料是硅为例说明。
在形成衬底100之后，还包括：S200：在衬底中形成间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区。
具体的，形成隔离结构400包括：在衬底的表面形成衬垫层，刻蚀部分衬垫层和部分厚度的衬底，形成间隔设置的多个第一沟槽；在第一沟槽中填充绝缘材料形成隔离结构。
结合图5所示，衬垫层形成于衬底100的顶表面，衬垫层可以采用沉积的方式形成，衬垫层的厚度可以根据需要设定，具体可以通过调整沉积过程实现。衬垫层的材料可以为氧化硅或氮化硅。刻蚀部分衬底100层和部分厚度的衬底100，可以通过在衬垫层表面形成光学掩膜层和光刻胶层(图中未示出)，光学掩膜层的掩膜图案与光刻胶层反应，形成图案化的光刻胶层，再将图案化的光刻胶层转移至下层的衬垫层和衬底100中，以形成第一沟槽404，其结构如图6所示。在第一沟槽404中填充绝缘材料可以通过沉积的方式完成，绝缘材料可以为氧化硅、氧化锗和氧化硅锗中的一种或多种，本实施例对具体材料及各材料组分并不加以限制。沉积的绝缘材料形成隔离结构400，其结构可以参照图7所示。
需要说明的是，在衬底100中隔离结构400可以有多个，多个隔离结构400呈阵列排布，隔离结构400可以隔离相邻的有源区101，避免形成于有源区101内的有源层200之间的信号传输，从而防止出现信号干扰的问题，提高了所制备的半导体结构的性能稳定性。
其中，结合图8所示，隔离结构400的顶表面高于衬底100的顶表面，隔离结构400可以为后续有源层200的制备提供掩膜效果，以保证有源层200能够准确形成于相邻隔离结构400之间的有源区101内。具体的，隔离结构400相对于衬底100高出的部分可以是图8中a示出的部分，隔离结构400的顶表面高出衬底100的顶表面的范围为当隔离结构400的顶表面相对于衬底100的顶表面的高度过大时，增加了隔离结构400的制备难度，且隔离结构400在后续制程中容易发生坍塌的问题。而当隔离结构400的顶表面相对于衬底100的顶表面的高度过小时，对有源层200形成的掩膜效果并不明显，导致有源层200无法准确形成于有源区101内，影响半导体结构的结构规整性。且，隔离结构400对相邻有源区101的隔离效果也会受到影响，相邻有源区101内的有源层200容易发生信号干扰的问题，降低了半导体结构的性能稳定性。在一些实施例中，隔离结构400的顶表面高出衬底100的顶表面的数值可以是/>或/>本申请实施例对具体数值并不加以限制。
进一步地，结合图14和图15所示，在半导体结构中，隔离结构400在衬底100中的深度大于有源层200的深度，即，隔离结构400的底面低于有源层200的底面，从而避免相邻两个有源区101内的信号从有源层200底部的衬底100中传输，提高隔离效果。
在形成隔离结构400之后，还包括：S300：形成有源层，有源层位于有源区内的衬底上，隔离结构的顶表面高于衬底的顶表面。
需要说明的是，有源层200可以通过CVD、原子层沉积(Atomic layer deposition，简称为ALD)或者外延生长的方式形成。有源层200的材料包括含锗化合物。这样，基于衬底100为硅衬底100，含锗的有源层200位于衬底100上，有源层200中以及有源层200和衬底100的接触部位形成硅锗化合物。由于硅的晶格常数小于硅锗的晶格常数，硅和硅锗之间存在晶格失配，硅在平行于衬底100的方向上受到张应力，硅晶格被拉伸从而形成应变硅。相比于常规的硅而言，应变硅中的电子和空穴的迁移率较高。因此，将有源层200的材料设置为含锗化合物可以有效提高有源层200的电子和空穴的迁移率，降低形成晶体管的阈值电压，减小晶体管的导通难度。
基于随着半导体结构的特征尺寸降低，晶体管的短沟道效应愈发明显，因此，本申请通过向有源层200中引入应变硅的结构，可以有效缓解特征尺寸降低所带来的短沟道效应，提升晶体管的稳定性，从而有助于降低半导体结构的特征尺寸。作为一种可实现的实施方式，本实施例的有源层200的材料包括硅锗化合物。
其中，有源层200包括源极部、漏极部和沟道部203，沟道部203位于源极部和漏极部之间。有源层200应用在半导体结构中，与后续形成的栅极结构300共同配合形成晶体管。沟道部203可以在栅极结构300的控制下起到导通或者断开源极部和漏极部之间的电子和空穴传输的作用。源极部和/或漏极部的厚度大于沟道部203的厚度，作为一种可实现的实施方式，源极部和/或漏极部的厚度相等，这样，可以有效提高半导体结构的结构规整性，降低源极部和漏极部的制备难度。进一步地，若源极部、沟道部203和漏极部的厚度均相等，晶体管的短沟道效应会使得源极部和漏极部直接导通，源极部和漏极部之间的载流子并不会从沟道部203通过，而是借助沟道部203下方的硅锗化合物通过，源极部和漏极部连通，栅极结构300失去对沟道部203的栅控能力。因此，源极部和/或漏极部的厚度大于沟道部203的厚度可以优化半导体结构中晶体管的短沟道效应，降低源极部和漏极部直接连通的可能性，提高了晶体管的可靠性，从而优化半导体结构的存储性能。
在一些实施例中，至少部分源极部和/或漏极部的锗含量与沟道部203的锗含量不相等。需要说明的是，位于源极部和漏极部中的硅锗化合物可以作为应变硅结构，为源极部和漏极部提供应力，增加晶格间距，从而提高电流，提升源极部和漏极部的电子和空穴导通能力。而位于沟道部203中的硅锗化合物可以起到调节沟道部203的功函数的效果，降低其沟道部203导通所需的阈值电压，减小晶体管的导通难度。因此，对于有源层200中源极部、沟道部203和漏极部的不同改善目的，锗含量会有所不同。具体的，沟道部203的锗含量可以大于至少部分源极部和/或漏极部的锗含量。
需要指出的是，本申请中所指的“含量”均为在化合物中的浓度，例如，硅锗化合物中锗含量为硅锗化合物中锗的浓度。
具体的，参照图2所示，形成有源层200包括：
S201：形成第一有源层，第一有源层位于有源区内的衬底上。
参照图3所示，形成第一有源层201包括：
S2011：去除衬垫层，暴露位于有源区内的衬底。其结构可以参照图8所示。
S2012：沉积牺牲层，牺牲层位于有源区的衬底上。牺牲层401可以通过沉积的方式形成，牺牲层401的材料可以包括氧化硅，其结构可以参照图9所示。隔离结构400为牺牲层401的沉积提供掩膜效果，保证牺牲层401可以准确沉积在位于有源区101的衬底100上。形成的牺牲层401的厚度范围为牺牲层401的厚度可以是图9中b示出的部分。当牺牲层401的厚度过大时，牺牲层401的顶表面会高于或齐平于隔离结构400的顶表面，这样会影响后续掩膜层制备和掩膜刻蚀过程。当牺牲层401的厚度过小时，无法形成均匀且连续的膜层，难以保证后续掩膜层的稳定形成。在一些实施例中，牺牲层401的厚度可以为和/>本实施例对具体数值并不加以限制。
S2013：形成图案化的掩膜层，掩膜层位于牺牲层上。其结构可以参照图10所示，掩膜层具有掩膜图案，该掩膜层可以用于光刻过程，与光刻胶层(图中未示出)配合使用，掩膜图案与光刻胶层反应形成图案化的光刻胶层。
S2014：沿掩膜层刻蚀去除部分牺牲层和部分厚度的衬底，在衬底和隔离结构之间形成多个第二沟槽。其结构参照图11所示，沿掩膜层刻蚀去除部分牺牲层401和部分厚度的衬底100，可以通过光刻完成，将光刻胶层上的图案转移至牺牲层401和衬底100中，并且可以通过光刻过程参数，从而达到调整被刻蚀去除的衬底100厚度的目的。
需要指出的是，在本实施例中，隔离结构400和牺牲层401的材料可以相同，在光刻去除牺牲层401和部分厚度衬底100的过程中，还会将部分厚度的隔离结构400去除。即，图11中隔离结构400的厚度小于图10中隔离结构400的厚度。
S2015：在第二沟槽中形成第一半导体层，隔离结构的顶表面高于第一半导体层的顶表面，第一半导体层形成第一有源层。其结构可以参照图12所示。第一半导体层可以通过沉积的方式形成，牺牲层401和掩膜层可以为第一半导体层沉积过程提供掩膜作用，以保证第一半导体层只沉积在未被掩膜层和牺牲层401覆盖的衬底100上，即沉积在第二沟槽405中。
具体的，第一半导体层(即，第一有源层201)的厚度可以是图12中c示出的部分，第一半导体层(即，第一有源层201)的厚度范围为当第一半导体层的厚度过大时，会增加半导体结构的厚度，不利于降低半导体结构的尺寸。当第一半导体层的厚度过小时，无法形成完成且连续的膜层，影响第一半导体层中形成的源极部和/或漏极部的结构稳定性。在一些实施例中，第一半导体层(即，第一有源层201)的厚度可以是/>或本实施例对具体数值并不加以限制。第一半导体层的顶表面可以与被牺牲层401覆盖的衬底100的顶表面齐平，便于保证后续第二有源层202的形成。
隔离结构400高于第一半导体层(即，第一有源层201)的高度可以是图12中d示出的部分，隔离结构400的顶表面高出第一半导体层(即，第一有源层201)的顶表面的范围为当隔离结构400高出第一半导体层的高度过大时，会增加整个半导体结构的尺寸，降低隔离结构400的稳定性。当隔离结构400高出第一半导体层的高度过小时，会影响后续第二半导体层的制备，并且，隔离结构400无法有效隔离相邻两个有源区101内的第一半导体层，降低了半导体结构的信号传输的稳定性。在一些实施例中，隔离结构400的顶表面高出第一半导体层(即，第一有源层201)的顶表面的高度数值为/>或本实施例对具体数值并不加以限制。
在形成第一有源层201之后，还包括：S202：形成第二有源层，第二有源层位于第一有源层上。具体的，参照图4所示，形成第二有源层202包括：
S2021：去除牺牲层和掩膜层，暴露部分衬底。其结构参照图12所示。暴露的衬底100与第一有源层201的顶表面齐平，共同形成平面结构，便于第二有源层202的形成，提高了有源层200的结构规整性。
S2022：形成第二半导体层，第二半导体层覆盖第一半导体层的表面，以及暴露的部分衬底的表面，第二半导体层的顶表面低于隔离结构的顶表面，第二半导体层形成第二有源层。其结构可以参照图13所示。第二半导体层可以通过沉积的方式形成。
其中，第二半导体层(即，第二有源层202)的厚度范围为第二有源层202的厚度可以是图13中e示出的部分。当第二半导体层的厚度过大时，会增加半导体结构的厚度，不利于降低半导体结构的尺寸。当第二半导体层的厚度过小时，无法形成完成且连续的膜层，影响第二半导体层中形成的源极部、沟道部203和漏极部的结构稳定性。在一些实施例中，第二半导体层(即，第二有源层202)的厚度可以是/>或/>本实施例对具体数值并不加以限制。
并且，第二半导体层的顶表面低于隔离结构400的顶表面，隔离结构400高出第二半导体层(即，第二有源层202)的顶表面的高度不大于该高出部分可以参照图13中f示出。当该高出的部分过大时，会增加整个半导体结构的尺寸，降低隔离结构400的稳定性。而当该高出的部分过小时，隔离结构400无法有效隔离相邻两个有源区101内的第二半导体层，降低了半导体结构的信号传输的稳定性。在一些实施例中，隔离结构400的顶表面高出第二半导体层(即，第二有源层202)的顶表面的高度数值为/> 或/>本实施例对具体数值并不加以限制。
需要说明的是，第一有源层201和第二有源层202形成有源层200，第二有源层202和第一有源层201重叠的部分分别形成源极部和漏极部，位于源极部和漏极部之间的第二有源层202形成沟道部203。结合图14所示，第一有源层201中具有第一源极部2011和第一漏极部2012，两者间隔设置，部分衬底100位于两者之间。第二有源层202中具有第二源极部2021和第二漏极部2022，以及位于两者之间的沟道部203。第一源极部2011和第二源极部2021重叠，共同形成源极部。第一漏极部2012和第二漏极部2022重叠，共同形成漏极部。
在形成有源层200之后，还包括：S300：形成栅极结构，栅极结构位于有源层的沟道部上，栅极结构和有源层之间形成有栅极介质层。其结构可以参照图14所示，栅极结构300和上述的有源层200可以配合共同形成晶体管。本申请的栅极结构300可以位于衬底100上，参照图14所示。在一些实施例中，该栅极结构300还可以作为埋入式结构位于衬底100中，参照图15所示。对于两种类型的栅极结构300，其均可以包括层叠设置的栅极介质层301、功函数调节层302、栅极半导体层303和栅极导电层304。
其中，参照图14所示，栅极结构300位于衬底100上时，栅极介质层301、功函数调节层302、栅极半导体层303和栅极导电层304沿远离衬底100的方向依次层叠设置形成堆栈层，栅极介质层301可以氧化硅层，功函数调节层302可以为铊层、氮化铊层或者氮硅化铊层，栅极半导体层303可以为硅层，栅极导电层304可以为钨层。形成的堆栈层的侧壁还设置有侧墙306，侧墙306可以为氮氧化物层、硅氧化物层、氮氧氮(NON)复合层或者氧氮氧(ONO)复合层。栅极导电层304远离衬底100的一侧还可以设置栅极保护层305，栅极保护层305可以为氧化硅层。侧墙306和栅极保护层305均可以起到保护上述堆栈层的效果。结合图15所示，栅极结构300埋入衬底100中时，基于有衬底100的保护，可以不设置侧墙306。在一些实施例中，也可以在栅极导电层304的远离衬底100一侧设置栅极保护层305，图15中未示出栅极保护层305。
因此，形成栅极结构300可以包括：在有源层200的沟道部203上依次形成栅极介质层301、功函数调节层302、栅极半导体层303和栅极导电层304，栅极介质层301、功函数调节层302、栅极半导体层303和栅极导电层304层叠形成堆栈层；在堆栈层的侧壁形成侧墙306，在栅极导电层304上形成栅极保护层305。
参照图14和图15所示，在上述实施例的基础上，第二方面，本申请实施例还提供一种半导体结构，包括：衬底100和设置于衬底100上的有源层200，衬底100具有间隔设置的多个隔离结构400，相邻两个隔离结构400之间形成有源区101，隔离结构400的顶表面高于有源层200的顶表面；
有源层200的材料包括含锗化合物，有源层200包括源极部、漏极部和沟道部203，沟道部203位于源极部和漏极部之间；源极部和/或漏极部的厚度大于沟道部203的厚度，至少部分源极部和/或漏极部的锗含量与沟道部203的锗含量不相等。
在本实施例中，半导体结构还包括栅极结构300，栅极结构300位于沟道部203的远离衬底100的一侧，栅极结构300和沟道部203之间设置栅极介质层301。
需要说明的是，本申请实施例提供的半导体结构可以为存储器件或非存储器件。存储器件可以包括例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、快闪存储器、电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、相变随机存取存储器(Phase Change Random Access Memory，PRAM)或磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)。非存储器件可以是逻辑器件(例如微处理器、数字信号处理器或微型控制器)或与其类似的器件。本申请实施例以DRAM存储器件为例进行说明。
本实施例中的有源层200和栅极结构300设置于衬底100上，衬底100为有源层200和栅极结构300提供结构基础。有源层200和栅极结构300可以共同形成晶体管。该半导体结构还可以包括电容，电容与晶体管共同组成存储元件。其中，晶体管的栅极结构300与字线(Word line，简称为WL)相连、漏极与位线相连、源极与电容器相连。字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。字线通过接触结构(Local interconnect contact，简称为LICON)与字线驱动器(Word line driver)连接，从而便于字线驱动器向字线中输入电压信号。本申请中的有源层200应用于晶体管中，实现半导体结构的数据信息的存储和读取。
具体的，沿远离衬底100的方向，源极部和/或漏极部中不同部位的锗含量不相等。作为一种可实现的实施方式，靠近衬底100一侧的源极部的锗含量低于远离衬底100一侧的源极部的锗含量，即第一源极部2011的锗含量低于第二源极部2021的锗含量。作为另一种可实现的实施方式，靠近衬底100一侧的漏极部的锗含量低于远离衬底100一侧的漏极部的锗含量，即第一漏极部2012的锗含量低于第二漏极部2022的锗含量。
有源层200包括第一有源层201和第二有源层202，第二有源层202位于第一有源层201的远离衬底100的一侧，源极部和漏极部在衬底100的正投影位于第一有源层201和第二有源层202在衬底100的正投影的重叠的区域；源极部和漏极部的厚度相等。这样，不仅可以有效提高半导体结构的结构规整性，降低源极部和漏极部的制备难度。而且，可以优化栅极结构300对沟道部203的栅控能力。
其中，有源层200的材料包括硅锗化合物，这样，基于衬底100为硅衬底100，含锗的有源层200位于衬底100上，有源层200中以及有源层200和衬底100的接触部位形成硅锗化合物。这样，可以在有源层200中形成应变硅结构，有效缓解特征尺寸降低所带来的短沟道效应，提升晶体管的稳定性，从而有助于降低半导体结构的特征尺寸。
作为一种可实现的实施方式，第一有源层201的锗含量的范围为25-45％。第一有源层201的锗含量即为第一源极部2011和第一漏极部2012的锗含量。当第一有源层201的锗含量较大时，会增加第一源极部2011和/或第一漏极部2012与衬底100接触界面的晶格失配，降低与衬底100的兼容性。当第一有源层201的锗含量较小时，对第一源极部2011和/或第一漏极部2012的导电性能的改善程度不足。因此，在一些实施例中，第一有源层201的锗含量可以为25％、35或40％。
作为另一种可实现的实施方式，第二有源层202的锗含量的范围为25-30％。第二有源层202的锗含量即为第二源极部2021、沟道部203和第二漏极部2022的锗含量。通过第二有源层202中的锗含量的控制，调整阈值电压。因此，在一些实施例中，第二有源层202的锗含量可以为26％、27％或28％。本实施例对第一有源层201和第二有源层202中锗含量的具体数值均不加以限制。
基于在半导体制备过程中，沟道部203的锗含量可以大于至少部分源极部和/或漏极部的锗含量，这样不仅可以提升源极部和漏极部的电子和空穴导通能力，而且可以调节沟道部203的功函数的效果，降低其沟道部203导通所需的阈值电压，减小晶体管的导通难度。在满足上述锗含量的基础上，基于沟道部203位于第二有源层202中，第一有源层201中的源极部的锗含量低于第二有源层202中的源极部的锗含量。第一有源层201中的漏极部的锗含量低于第二有源层202中的漏极部的锗含量。
在第二有源层202中，第二源极部2021和第二漏极部2022的锗含量与沟道部203的锗含量相等，这样可以提高源极部和/或漏极部与沟道部203的适配度，避免源极部和/或漏极部与沟道部203接合处的锗含量变化较大，防止出现较严重的晶格缺陷问题，若晶格缺陷较为严重，会影响电子和空穴的传输。
本半导体结构的实施例中其他技术特征与上述半导体结构的制备方法的实施例相同，并能达到相同的技术效果，在此不再一一赘述。
上述的描述中，需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底中形成间隔设置的多个隔离结构，相邻两个所述隔离结构之间形成有源区；
形成有源层，所述有源层位于所述有源区内的所述衬底上，所述隔离结构的顶表面高于所述有源层的顶表面；
所述有源层的材料包括含锗化合物，所述有源层包括源极部、漏极部和沟道部，所述沟道部位于所述源极部和漏极部之间；所述源极部和/或所述漏极部的厚度大于所述沟道部的厚度，至少部分所述源极部和/或所述漏极部的锗含量与所述沟道部的锗含量不相等。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述隔离结构包括：在所述衬底的表面形成衬垫层，刻蚀部分所述衬垫层和部分厚度的所述衬底，形成间隔设置的多个第一沟槽；在所述第一沟槽中填充绝缘材料形成所述隔离结构。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，形成所述有源层包括：
形成第一有源层，所述第一有源层位于所述有源区内的所述衬底上；
形成第二有源层，所述第二有源层位于所述第一有源层上；
所述第一有源层和所述第二有源层形成所述有源层，所述第二有源层和所述第一有源层重叠的部分分别形成所述源极部和所述漏极部，位于所述源极部和所述漏极部之间的所述第二有源层形成所述沟道部。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，形成所述第一有源层包括：去除所述衬垫层，暴露位于所述有源区内的所述衬底；
沉积牺牲层，所述牺牲层位于所述有源区的所述衬底上；
形成图案化的掩膜层，所述掩膜层位于所述牺牲层上；
沿所述掩膜层刻蚀去除部分所述牺牲层和部分厚度的所述衬底，在所述衬底和所述隔离结构之间形成多个第二沟槽；
在所述第二沟槽中形成第一半导体层，所述隔离结构的顶表面高于所述第一半导体层的顶表面，所述第一半导体层形成所述第一有源层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，形成所述第二有源层包括：
去除所述牺牲层和所述掩膜层，暴露部分所述衬底；
形成第二半导体层，所述第二半导体层覆盖所述第一半导体层的表面，以及所述暴露的部分所述衬底的表面，所述第二半导体层的顶表面低于所述隔离结构的顶表面，所述第二半导体层形成所述第二有源层。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，形成的所述牺牲层的厚度范围为
7.根据权利要求1-6中任一项所述的半导体结构的制备方法，其特征在于，形成所述有源层之后，还包括；
形成栅极结构，所述栅极结构位于所述有源层的所述沟道部上，所述栅极结构和所述有源层之间形成有栅极介质层。
8.一种半导体结构，其特征在于，包括：衬底和设置于所述衬底上的有源层，所述衬底具有间隔设置的多个隔离结构，相邻两个所述隔离结构之间形成有源区，
所述隔离结构的顶表面高于所述有源层的顶表面；
所述有源层的材料包括含锗化合物，所述有源层包括源极部、漏极部和沟道部，所述沟道部位于所述源极部和漏极部之间；所述源极部和/或所述漏极部的厚度大于所述沟道部的厚度，至少部分所述源极部和/或所述漏极部的锗含量与所述沟道部的锗含量不相等。
9.根据权利要求8所述的半导体结构，其特征在于，沿远离所述衬底的方向，所述源极部和/或所述漏极部中不同部位的锗含量不相等。
10.根据权利要求8所述的半导体结构，其特征在于，所述有源层包括第一有源层和第二有源层，所述第二有源层位于所述第一有源层的远离所述衬底的一侧，所述源极部和所述漏极部在所述衬底的正投影位于所述第一有源层和所述第二有源层在所述衬底的正投影的重叠的区域；所述源极部和所述漏极部的厚度相等。
11.根据权利要求10所述的半导体结构，其特征在于，所述第一有源层的厚度范围为和/或，所述第二有源层的厚度范围为/>
12.根据权利要求10所述的半导体结构，其特征在于，所述有源层的材料包括硅锗化合物，所述第一有源层的锗含量的范围为25-45％，和/或，所述第二有源层的锗含量的范围为25-30％。
13.根据权利要求12所述的半导体结构，其特征在于，所述第一有源层中的所述源极部的锗含量低于所述第二有源层中的所述源极部的锗含量；
和/或，所述第一有源层中的所述漏极部的锗含量低于所述第二有源层中的所述漏极部的锗含量。
14.根据权利要求10-12中任一项所述的半导体结构，其特征在于，所述隔离结构的顶表面高出所述衬底的顶表面的范围为
和/或，所述隔离结构的顶表面高出所述第一有源层的顶表面的范围为
和/或，所述隔离结构高出所述第二有源层的顶表面的高度不大于
15.根据权利要求8-12中任一项所述的半导体结构，其特征在于，还包括栅极结构，所述栅极结构位于所述沟道部的远离所述衬底的一侧，所述栅极结构和所述沟道部之间设置栅极介质层。
CN202210521949.0A 2022-05-13 2022-05-13 半导体结构的制备方法和半导体结构 Pending CN117116985A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210521949.0A CN117116985A (zh) 2022-05-13 2022-05-13 半导体结构的制备方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210521949.0A CN117116985A (zh) 2022-05-13 2022-05-13 半导体结构的制备方法和半导体结构

Publications (1)

Publication Number Publication Date
CN117116985A true CN117116985A (zh) 2023-11-24

Family

ID=88800725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210521949.0A Pending CN117116985A (zh) 2022-05-13 2022-05-13 半导体结构的制备方法和半导体结构

Country Status (1)

Country Link
CN (1) CN117116985A (zh)

Similar Documents

Publication Publication Date Title
US10504917B2 (en) Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
US8101475B2 (en) Field effect transistor and method for manufacturing the same
US7768061B2 (en) Self aligned 1 bit local SONOS memory cell
US7316945B2 (en) Method of fabricating a fin field effect transistor in a semiconductor device
US7589374B2 (en) Semiconductor device and related fabrication method
US7943495B2 (en) Method of manufacturing semiconductor device
US7897512B2 (en) Methods of forming integrated circuit devices including a multi-layer structure with a contact extending therethrough
US20080111194A1 (en) Semiconductor device including a finfet
US20060197140A1 (en) Vertical transistor NVM with body contact structure and method
US8338250B2 (en) Process for fabricating memory device
CN112838097A (zh) 三维存储器及其制备方法
US7705390B2 (en) Dual bit flash memory devices and methods for fabricating the same
US7714376B2 (en) Non-volatile memory device with polysilicon spacer and method of forming the same
JP2007158297A (ja) メモリデバイス
US7867848B2 (en) Methods for fabricating dual bit flash memory devices
US8318566B2 (en) Method to seperate storage regions in the mirror bit device
CN117116985A (zh) 半导体结构的制备方法和半导体结构
US9224748B2 (en) Method of forming spaced-apart charge trapping stacks
US7948022B2 (en) Flash memory device and method for manufacturing the same
CN117116986A (zh) 半导体结构和半导体结构的制备方法
US8723245B2 (en) Nonvolatile memory device
KR20060102879A (ko) 불휘발성 메모리 셀의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination