CN117116856A - 用于形成堆叠式晶体管器件的方法 - Google Patents

用于形成堆叠式晶体管器件的方法 Download PDF

Info

Publication number
CN117116856A
CN117116856A CN202310586755.3A CN202310586755A CN117116856A CN 117116856 A CN117116856 A CN 117116856A CN 202310586755 A CN202310586755 A CN 202310586755A CN 117116856 A CN117116856 A CN 117116856A
Authority
CN
China
Prior art keywords
layer
channel
forming
stack
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310586755.3A
Other languages
English (en)
Inventor
曾文德
堀口直人
J·雷恰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN117116856A publication Critical patent/CN117116856A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种用于形成堆叠式晶体管器件的方法，该堆叠式晶体管器件包括下部NSHFET结构和上部FinFET结构，该方法包括：形成鳍结构，该鳍结构包括：包含若干下部沟道纳米片的下部器件子堆叠、中间绝缘层、包含上部沟道层的上部器件子堆叠、以及封盖层；形成其中嵌入鳍结构的加工层；在形成加工层之后，从鳍结构去除封盖层，以限定暴露上部器件子堆叠的间隙；在间隙的相对侧表面上形成间隔物层，以形成经降低宽度的间隙；通过经由经降低宽度的间隙来回蚀上部沟道层的上表面以拆分上部沟道层，以形成两个上部沟道鳍；在形成上部沟道鳍之后，去除间隔物层；以及此后：形成栅极结构；以及形成下部沟道纳米片和上部沟道鳍的源极区和漏极区。

Description

用于形成堆叠式晶体管器件的方法
技术领域
本公开涉及一种用于形成包括下部纳米片场效应晶体管结构和上部鳍式场效应晶体管结构的堆叠式晶体管器件的方法。
背景技术
现代半导体集成电路技术包括水平沟道晶体管，如鳍式场效应晶体管(FinFET)和水平或横向纳米片场效应晶体管(NSHFET)。此类器件通常包括源极、漏极、由鳍状沟道层(在FinFET的情况下)或一个或多个水平延伸沟道纳米片(在NSHFET的情况下)组成的沟道，以及包围该沟道的栅极堆叠。
为了促进更具面积效率的电路系统，开发了堆叠式晶体管器件结构。堆叠式晶体管器件的示例是互补场效应晶体管(CFET)器件。CFET器件包括一对互补的FET，诸如一对相互堆叠的互补的NSHFET(例如，pFET底部器件和nFET顶部器件，或反之)。与pFET和nFET的传统并排布置相比，CFET器件允许降低占地面积。
使用可被成为“单片”工艺的工艺，由NSHFET底部和顶部器件组成的CFET器件可以通过加工沟道纳米片的堆叠来被形成，以从堆叠的下部沟道纳米片形成底部器件并从堆叠的上部沟道纳米片形成顶部器件。在下部和上部沟道纳米片上加工源极区和漏极区之后(例如，包括源极和漏极外延)，下部和上部沟道纳米片可以设置有“单片”栅极堆叠，该栅极堆叠限定对顶部和底部器件而言在物理上和电气上共同的栅极电极。
发明内容
虽然已经开发了形成堆叠式晶体管器件(诸如CFET器件)的方法，但现有的工艺通常被设计以形成包括相同沟道几何形状的底部和顶部器件(诸如NSHFET底部和顶部器件)的器件结构。然而，如发明人所认识到的，在某些情况下，底部和顶部器件的不同沟道几何形状可能提供经改进的器件性能。
鉴于上述，本发明概念的目标是提供一种使得能够形成包括下部纳米片场效应晶体管结构和上部鳍式场效应晶体管结构的堆叠式晶体管器件的方法。
根据一方面，提供了一种用于形成包括下部纳米片场效应晶体管(NSHFET)结构和上部鳍式场效应晶体管(FinFET)结构的堆叠式晶体管器件的方法，该方法包括：
在基板上形成鳍结构，该鳍结构包括：包括若干下部沟道纳米片的下部器件子堆叠，在下部器件子堆叠上的中间绝缘层，在中间绝缘层上的、包括上部沟道层的上部器件子堆叠，以及在上部器件子堆叠上的封盖层；
形成其中嵌入鳍结构的加工层；
在形成加工层之后，从鳍结构去除封盖层，以限定暴露上部器件子堆叠的上表面的间隙；
在间隙的相对侧表面上形成间隔物层，以在间隔物层之间形成经降低宽度的间隙，所述经降低宽度的间隙暴露所述上表面的中心部分；
在形成间隔物层之后，将加工层回蚀至低于下部器件子堆叠的水平；
通过经由经降低宽度的间隙来回蚀所述上表面以拆分上部沟道层，以在中间绝缘层上形成两个上部沟道鳍；
在形成上部沟道鳍之后，去除间隔物层；以及此后：
形成跨鳍结构的沟道区的栅极结构，该栅极结构包括包围下部沟道纳米片的下部栅极结构部分和包围上部沟道鳍的上部栅极结构部分；以及
在所述沟道区的两侧处形成下部沟道纳米片和上部沟道鳍的源极区和漏极区。
通过该方法，形成了包括上部FinFET结构的堆叠式晶体管器件，该上部FinFET结构包括堆叠在下部NSHFET结构的顶部上的两个上部沟道鳍。
通过将鳍结构和封盖层嵌入在加工层中并随后去除封盖层，所述间隙可使上部器件子堆叠的上表面在加工层中暴露出来。因此，间隙可以相对于鳍结构自对准。在加工层中在间隙的相对侧表面上的间隔物层的随后形成允许(经自对准的)间隙的宽度被修整(即，沿跨鳍结构的方向所见)，使得上部沟道层可以通过上部沟道层的上表面的所暴露出的中心部分的回蚀而被拆分成两个上部沟道鳍。相对于下部沟道纳米片，所述自对准可相应地赋予上部沟道鳍。间隔物层可以形成具有精确和均匀的厚度，例如使用共形侧壁间隔物沉积工艺，其中两个上部沟道鳍可被形成具有基本均匀的宽度。
鳍结构中的中间绝缘层的存在提供了下部器件子堆叠的沟道纳米片与上部器件子堆叠的上部沟道层之间的电分离。此外，中间绝缘层提供下部和上部器件子堆叠之间的分离，这可以提供便于下部和上部器件子堆叠的单独加工的垂直余裕，诸如在形成栅极结构和/或源极区和漏极区时。这可以从下面更详细地列出的方法的各种实施例中更好地理解。
由于该方法包括加工包含下部和上部器件子堆叠的鳍结构，因此该方法适合于形成“单片”堆叠式晶体管器件，诸如单片CFET器件。
尽管该方法可有利地用于形成CFET器件，但设想了该方法也可用于形成可受益于下部NSHFET器件和上部FinFET器件的其他非CFET类型的堆叠式晶体管器件。
本文所使用的术语“鳍结构”是指具有沿基板取向并从基板垂直突出的纵向尺寸的细长层堆叠。
“层堆叠”在此意指在彼此顶部顺序地形成的层结构。
术语“下部器件子堆叠”和“上部器件子堆叠”分别表示鳍结构的(层堆叠的)诸连贯层的下部子集和上部子集。
在引用鳍结构的层(或子堆叠)的任一者时的措辞“第二层(或子堆叠)上的第一层(子堆叠)”在此是指第一层(或子堆叠)直接布置(即邻接)在第二层(或子堆叠)上。
诸如“垂直”、“上部”、“下部”、“顶部”、“底部”、“堆叠在……顶部上”之类的相对空间术语在此被理解成表示在堆叠式晶体管器件的参照系内的位置或方向。具体而言，这些术语可以相关于基板的法线方向来理解，或者等效地相关于器件层堆叠的自底向上方向来理解。相应地，诸如“横向”和“水平”等术语应理解成平行于基板的位置或方向，即平行于基板的上表面或主延伸平面。
在一些实施例中，形成鳍结构可包括对在基板上形成的层堆叠进行图案化，所述图案化包括使用硬掩模作为蚀刻掩模。因此，可以通过对层堆叠进行图案化来精确和高效地形成鳍结构(或多个此类鳍结构)。
在一些实施例中，层堆叠可以包括包含用于形成下部沟道纳米片的下部沟道层的若干下部子堆叠，用于形成中间绝缘层的在下部子堆叠上的初始中间绝缘层，用于形成上部沟道层的在初始中间绝缘层上的包含初始上部沟道层的上部器件子堆叠，以及用于形成封盖层的在上部子堆叠上的初始封盖层。
在一些实施例中，该方法还可包括在形成加工层之后，执行平坦化工艺以使加工层平坦化并且随后去除封盖层，所述平坦化工艺停止于封盖层上。因此，加工层可被设置有平坦上表面，并且封盖层可以在单个平坦化工艺中被暴露出。加工层的平坦化可进一步促进鳍结构的两侧处的加工层的均匀回蚀。在包括使用硬掩模作为蚀刻掩模对层堆叠进行图案化的实施例中，平坦化工艺可有利地进一步去除硬掩模。
在一些实施例中，该方法可包括在形成间隔物层之前，将加工层回蚀至低于下部器件子堆叠的水平，并随后拆分上部沟道层。这可以增加加工层和中间绝缘层的材料选择的灵活性，因为可以避免在绝缘层的回蚀期间中间绝缘层的无意回蚀。例如，加工层可以是例如具有相对于中间绝缘层的很少或没有蚀刻对比度的绝缘材料的绝缘层。
在一些实施例中，下部器件子堆叠还可包括与下部沟道纳米片相交替的若干牺牲纳米片，并且该方法还可包括在形成源极区和漏极区之后，从沟道区选择性地去除牺牲纳米片的牺牲纳米片部分，并随后形成栅极结构。
由此，下部器件子堆叠的下部沟道纳米片可被“释放”，使得栅极结构随后也可以被形成在下部沟道纳米片之间的空间中。因此，下部栅极结构部分可形成相对于下部沟道纳米片的环绕栅极。
在一些实施例中，该方法还可包括：
在形成源极区和漏极区之后，在沟道区中限定第一覆盖间隔物，所述第一覆盖间隔物具有用于覆盖上部沟道鳍的侧表面部分并暴露下部器件子堆叠的侧表面部分的延伸；以及
随后在使用第一覆盖间隔物作为蚀刻掩膜的同时去除牺牲纳米片部分。
因此，上部沟道鳍可被掩蔽以免于牺牲纳米片部分的去除过程(例如蚀刻)。另一优点是如果牺牲纳米片部分由相同或类似的半导体材料形成，则牺牲纳米片部分可以相对于上部沟道鳍被选择性地去除。在去除牺牲纳米片部分之后并且在形成栅极结构之前，第一覆盖间隔物可被去除。
在一些实施例中，该方法还可包括通过用第一阻挡材料包围鳍结构的沟道区并将第一阻挡材料回蚀至下部器件子堆叠和上部沟道鳍之间的水平(例如，中间绝缘层的水平)来形成第一阻挡层，其中形成第一覆盖间隔物可包括使用第一阻挡层来限定第一覆盖间隔物的延伸。
因此，第一阻挡层可促进形成具有上述定义的第一覆盖间隔物，特别是通过抵消沿下部器件子堆叠的第一覆盖间隔物的形成。
在一些实施例中，牺牲纳米片部分是使用对牺牲纳米片有选择性的蚀刻工艺来被去除的。因此，牺牲纳米片部分可以由与上部沟道层相同或类似的材料形成，其中对上部沟道层的蚀刻可以由第一覆盖间隔物抵消。
在一些实施例中，上部器件子堆叠还可包括在上部沟道层上的顶层，其中在去除牺牲纳米片部分时，该顶层与第一覆盖间隔物一起用作蚀刻掩膜。因此，在选择性地去除牺牲纳米片部分期间，顶层可以从上方掩蔽上部沟道层。
顶层可以是不同于上部沟道层的材料的半导体层。例如，顶部半导体层可以由与下部沟道纳米片相同的材料形成。
在一些实施例中，形成栅极结构可包括：
在沟道区中在下部沟道纳米片和上部沟道鳍上沉积初始栅极堆叠，所述初始栅极堆叠包括栅极介电层和在栅极介电层上的第一功函数金属层；
在沟道区中限定第二覆盖间隔物，第二覆盖间隔物具有用于覆盖沉积在上部沟道鳍上的初始栅极堆叠的上部并暴露沉积在下部沟道纳米片上的初始栅极堆叠的下部的延伸；
在使用第二覆盖间隔物作为蚀刻掩模的同时，去除初始栅极堆叠的下部的第一功函数金属层；以及
然后去除第二覆盖间隔物并沉积第二功函数金属。
因此，第二覆盖间隔物可便于在下部器件子堆叠的下部沟道纳米片和上部器件子堆叠的上部沟道鳍处提供不同的栅极功函数金属(WFM)。
中间绝缘层可以通过将下部和上部器件子堆叠在垂直上分开来提供用于第二覆盖间隔物限定的经增加的加工窗口。
第二覆盖间隔物的延伸可以使得上部沟道鳍的至少侧表面部分被覆盖。
第一功函数金属层可以是与上部鳍式场效应晶体管结构的导电性类型相对应的类型，而第二功函数金属层可以是与下部纳米片场效应晶体管结构的导电性类型相对应的类型。
在一些实施例中，该方法还可包括在沉积初始栅极堆叠之后，通过用阻挡材料包围鳍结构的沟道区并将阻挡材料回蚀至下部器件子堆叠和上部沟道鳍之间的水平来形成阻挡层，其中形成覆盖间隔物包括使用阻挡层来限定第二覆盖间隔物的所述延伸。该阻挡层和阻挡材料可在下文中分别表示成第二阻挡层和第二阻挡材料。
因此，第二阻挡层可促进形成具有上述定义的第二覆盖间隔物，特别是通过抵消沿下部器件子堆叠的第二覆盖间隔物的形成。
在一些实施例中，该方法还可包括在除去间隔物层之后，形成跨鳍结构的沟道区的牺牲栅极结构，以及在形成源极区和漏极区之后将牺牲栅极结构替换成栅极结构，所述栅极结构是功能栅极结构。
因此，栅极结构可以根据替代金属栅极(RMG)工艺来形成。牺牲栅极结构使源极区和漏极区中的每一者以及最终功能栅极结构能够相对于沟道区自对准。
在一些实施例中，形成源极区和漏极区可包括在沟道区的沟道纳米片部分的相对端表面上形成第一导电类型的外延源极主体和漏极主体，以及在沟道区的上部沟道鳍部分的相对端表面上形成第二导电类型的外延源极主体和漏极主体。这使得能够形成互补电导率类型的下部和上部晶体管结构。
在一些实施例中，下部沟道纳米片可以是SiGey的，而上部沟道层可以是SiGez的，其中y和z中的每一者都大于或等于0，并且其中y不同于z。因此可以形成基于Si和基于SiGe的堆叠式晶体管结构。
在一些实施例中，下部沟道纳米片可以是Si(y＝0)，而上部沟道层可以是SiGe的(z≥0.15)，其中该方法可包括在沟道区的沟道纳米片部分的相对端表面上形成n型外延源极主体和漏极主体，以及在沟道区的上部沟道鳍部分的相对端表面上形成p型外延源极主体和漏极主体。在其中下部器件子堆叠还包括与下部沟道纳米片相交替的若干牺牲纳米片的一些实施例中，牺牲纳米片可以是SiGex的，下部沟道纳米片可以是SiGey的，且上部沟道层可以是SiGez的，其中x、y和z中的每一者都大于或等于0，并且y不同于x和z。
牺牲纳米片和下部沟道纳米片的不同锗含量(x≠y)使得能够进行牺牲纳米片部分从沟道区的上述选择性去除。
在上部器件子堆叠还包括在上部沟道层上的顶层的一些实施例中，顶层可以是SiGe的t，并且其中t与y的差异小于t与x和z的差异。因此，与牺牲纳米片和顶部沟道层相比，顶层可以是更相似于下部沟道纳米片的Si(Ge)组合物。因此，在选择性地去除牺牲纳米片部分期间，基于SiGe的顶层可以从上方掩蔽上部沟道层。例如，顶部半导体层可以由与下部沟道纳米片相同的材料形成(例如，t＝y)。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1-9解说了根据一些实施例的用于形成包括若干下部沟道纳米片和一对上部沟道鳍的鳍结构的方法。
图10a-b、11a-b和12-15解说了根据一些实施例的用于限定所释放的下部沟道纳米片的方法。
图16a-b解说了根据一些实施例的用于形成功能栅极结构的方法。
图17-24解说了根据一些实施例的用于形成功能栅极结构的另一方法。
具体实施方式
以下将参考附图描述根据若干实施例的用于形成堆叠式晶体管器件(诸如CFET器件)的方法。
在图1中，鳍结构100已被形成在基板102上。基板102可以是适合于CMOS加工的常规半导体基板。基板102可以是单层半导体基板，例如由诸如Si基板、锗(Ge)基板或硅锗(SiGe)基板之类的块状基板(bulk substrate)形成。然而，多层/复合基板也是可能的，诸如在块状基板上的外延地生长的半导体层或绝缘体上半导体(SOI)基板，诸如绝缘体上Si基板、绝缘体上Ge基板或绝缘体上SiGe基板。
鳍结构100由细长的鳍形层堆叠形成，该鳍形层堆叠具有沿基板102在第一水平方向X上取向的纵向尺寸并在垂直方向Z上从基板102突出。鳍结构100的宽度尺寸被取向在横向于X方向的第二水平方向Y。
鳍结构100包括自下而上的下部器件子堆叠110、在下部器件子堆叠110上的中间绝缘层120，和在中间绝缘层120上的上部器件子堆叠130。封盖层140被布置在上部器件子堆叠130上。
下部器件子堆叠110包括与下部沟道纳米片114交替地布置的若干下部沟道纳米片114和若干牺牲纳米片112，如沿Z方向看到的。上部器件子堆叠130包括上部沟道层132。如所看到的，上部器件子堆叠110布置在下部器件子堆叠110上方，中间绝缘层120位于下部器件子堆叠110和上部器件子堆叠130之间。
虽然图1解说了包含两个下部沟道纳米片112和三个牺牲层114的下部器件子堆叠110，但下部沟道纳米片122和牺牲层114的数量可不同于所描绘的示例。例如，下部器件子堆叠110可包括与牺牲层114交替布置的更多数量的下部沟道纳米片112，诸如三个四个或更多个。具体而言，每一下部沟道纳米片112可以被布置在一对牺牲层114之间。
牺牲纳米片112由与下部沟道纳米片114的半导体材料(“下部沟道材料”)不同的半导体材料(“牺牲材料”)形成，并被选择成可相对于下部沟道材料被选择性地去除。如本文所使用的，与材料或特征(例如层或层部分)的去除相结合的术语“选择性”是指该材料或特征是使用蚀刻工艺以大于暴露于该蚀刻工艺的另一材料/特征的速率来蚀刻该材料/特征以被去除/可去除。上部沟道层132可以由与下部沟道材料不同的半导体材料(“上部沟道材料”)形成。如下面将进一步讨论的，上部沟道材料和牺牲材料可以是相同的材料或不同的材料。
牺牲材料可以是SiGex，下部沟道材料可以是SiGey，且上部沟道材料可以是SiGez，其中x、y、z中的每一者都≥0，y≠x，y≠z。例如，x≥y+d且z≥y+d，其中d＝0.15。牺牲材料和下部沟道材料的Ge含量(至少)相差0.15可促进牺牲材料相对于下部沟道材料的选择性去除。例如，下部沟道材料的Ge含量可以是0(即Si，x＝0)，牺牲材料的Ge含量可以在0.15～0.35的范围之间，而上部沟道材料的Ge含量可以在0.15～0.65的范围之间。例如，可以使用基于HCl的干法蚀刻来选择性地(即，以更大的速率)蚀刻具有比另一Si或SiGe材料更大的Ge浓度的SiGe层。另一示例是包括过氧化氨混合物(APM)的蚀刻化学。然而，允许相对于较低Ge含量的SiGe(或Si层)材料来选择性地蚀刻较高Ge含量的SiGe材料的其他适当的蚀刻工艺(干法或湿法)本身是本领域已知的，并且也可以被用于此目的。
下部沟道材料Si和上部沟道材料SiGe适用于包含n型的下部FET和p型的上部FET的CFET器件。SiGe上部沟道材料可使得能够形成经应变的上部沟道层132，这可改进用于上部FET的沟道的性能。更一般而言，下部和上部沟道材料的Ge含量来可被选择来优化下部和上部FET器件的沟道特性。虽然Si作为下部沟道材料和SiGe作为上部沟道材料可分别促进形成n型下部FET结构和p型上部FET结构，但设想该方法也可应用于包括SiGe作为下部沟道材料、Si作为牺牲材料和Si作为上部沟道材料的鳍结构。另一示例是包含Ge作为下部沟道材料、SiGe作为牺牲材料和SiGe作为上部沟道材料的鳍结构。
牺牲沟道纳米片112和下部沟道纳米片114可以各自形成宽度(沿X)与厚度(沿Z)之比大于1，诸如宽度在10nm至30nm的范围内，而厚度在3nm至10nm的范围内。上部沟道层132可被形成为厚度大于每一下部沟道纳米片114的厚度，诸如至少两倍于下部沟道纳米片114的厚度。上部沟道层132可被形成为具有例如在20至50nm范围内的厚度。
如图所示，上部器件子堆叠130还可以包括在上部沟道层132上的顶层134。顶层134可以由与上部沟道材料不同的半导体材料(“顶部材料”)形成。例如，参考上面讨论的SiGex牺牲材料、SiGey下部沟道材料和SiGez上部沟道材料的示例，顶部材料可以是SiGet，其中t与y的差异小于t与x和z的差异，例如x≥t+d，其中d＝0.15。例如，下部沟道材料和顶部材料中的每一者都可以是Si(即x＝t＝0)。顶层134可例如被形成为具有例如在5至10nm范围内的厚度。如将在下文进一步描述的，在选择性地去除牺牲层112的牺牲材料期间，顶层134可作为上部沟道层132的蚀刻掩模。作为半导体顶层134的替换方案，氧化物或氮化物(例如SiO2或SiN)的顶层134也可以向上部沟道层134提供蚀刻掩模的功能。然而，具有半导体顶层134的优点是可以促进相对于上部器件子堆叠130的三栅极的形成，而氧化物或氮化物顶层134可导致用于上部器件子堆叠130的双栅极。
为了便于在下部NSHFET结构下方形成底部绝缘层，如图1所示，鳍结构100还可包括在下部器件子堆叠110的最底部牺牲层112和最底部沟道层114下方的底部牺牲纳米片106，其将被绝缘材料所取代，如下文进一步描述的。底部牺牲纳米片106可以由与牺牲纳米片112和下部沟道纳米片不同的半导体材料(“底部牺牲材料”)形成。底部牺牲材料可以是SiGe，诸如SiGeb，其中b≥x+d，d＝0.15。例如，底部牺牲材料的Ge含量可在0.4到0.5之间，底部沟道材料的Ge含量可以是0(即Si，x＝0)，(下部牺牲纳米片112的)牺牲材料的Ge含量可以在0.15到0.35的范围内，而上部沟道材料的Ge含量可以在0.15到0.65的范围内。底部牺牲层106可以形成为厚度类似于下部沟道层114和/或牺牲纳米片112的纳米片，诸如10nm左右。
牺牲层112、下部沟道层114、上部沟道层132以及顶层134和底部牺牲层106(如果存在)可各自形成为外延层，即使用外延生长或沉积工艺形成的层。
中间绝缘层120可以由绝缘材料形成，诸如氧化物或氮化物。例如，中间绝缘层120可以包含SiO2、SiN、SiC、SiCN、SiOCN、SiOBCN或SiON或者由其形成。中间绝缘层120可被例如形成为具有在20至50nm范围内的厚度。虽然被称为并解说为单个层，但中间绝缘层120也可被形成为包括例如两个或更多个不同绝缘层的堆叠的复合层结构。
封盖层140可以由绝缘材料形成，诸如氧化物或氮化物。在任一情形中，封盖层140将由不同于加工层152的材料形成，加工层152随后将被形成以使鳍结构100嵌入其中，如下文参考图2所描述的。在氧化物(诸如SiO2)的加工层152的情况下，封盖层140可以例如由SiN或SiCN形成。
鳍结构100的纳米片和层可以各自是外延纳米片和层，例如由外延地生长或沉积的半导体材料形成。允许形成高质量的材料晶体(例如单晶)纳米片或层的外延沉积技术(诸如Si和SiGe的化学气相沉积(CVD)或物理气相沉积(PVD)本身是本领域已知的。
包含牺牲层和下部沟道层的交替布置的初始下部器件子堆叠可外延地生长在基板102上。初始下部器件子堆叠的形成可以任选地在任选底部牺牲层的外延之前进行。包括沟道层和(任选地)顶层的初始上部器件子堆叠可被外延地生长在单独的供体基板上，并通过初始中间绝缘层来被转移并结合到在基板102上的初始下部器件子堆叠的上表面。在从初始上部器件子堆叠去除供体基板(例如，从而暴露出初始上部器件子堆叠的上表面)之后，可以在其上表面上沉积初始封盖层(在其中将形成封盖层140)。上表面可例如由(在其中将形成可选顶层134)的初始顶层或(在其中将形成上部沟道层132)的初始上部沟道层形成。随后可以通过对由此形成的(初始)层堆叠进行图案化以限定鳍结构100，例如在X方向上延伸的细长鳍形器件层堆叠，来形成鳍结构100。虽然附图仅描绘了单个鳍结构100，但是将理解，可以在初始器件层堆叠中形成多个平行的鳍结构。初始层堆叠的图案化可包括沉积并随后图案化硬掩模层以形成硬掩模142，例如硬掩模层的平行和线形部分的光栅化，要形成的每个鳍结构一个部分。可以使用常规图案化技术来将硬掩模层图案化，例如诸如光刻和蚀刻(“litho-etch”)之类的单图案化技术或者诸如(litho-etch)x、自对准双重或四重图案化(SADP或SAQP)之类的多重图案化技术。然后可以通过使用硬掩模142作为蚀刻掩模进行蚀刻来将由硬掩模142限定的图案转移到层堆叠中。如图1所示，鳍图案化可延伸至基板102的上部厚度部分，以形成基部104。基部104的高度或厚度例如可以在20至80nm的范围内。
作为在供体基板上形成初始上部器件子堆叠的替换方案，可以通过以下方式形成初始层堆叠：首先通过外延形成初始下部器件子堆叠，然后在初始下部器件子堆叠上形成中间牺牲半导体层(例如，Ge含量大于牺牲层112和106的SiGe层)，并随后在中间牺牲半导体层上形成初始上部器件子堆叠。在对初始层堆叠中的一个或多个初始鳍结构进行图案化后，可以通过选择性地去除中间牺牲半导体层并随后用绝缘材料填充每一鳍结构中的所得到的细长腔，来将每一初始鳍结构的中间牺牲半导体层替换成绝缘材料(例如氧化物或氮化物，诸如SiO2或SiN)，来形成中间绝缘层120。在替换过程中，包含跨一个或多个鳍结构延伸的一个或多个细长的支撑结构(例如，非晶硅或另一牺牲材料的一条或多条线)的临时支撑结构可被形成以支撑鳍结构并在此后被去除。
在图2中，使鳍结构100嵌入其中的加工层152已被形成。加工层152可被向下沉积以包围并覆盖鳍结构100(例如，完全填充鳍结构之间的沟槽并在鳍结构上方形成覆盖层)。在下文中，将假设加工层152由绝缘材料(诸如例如通过CVD(诸如流动式CVD(FCVD))沉积的SiO2或适合于浅沟槽隔离(STI)的某其他低k层间介电介质)形成。然而，加工层152也可以由牺牲材料形成，诸如有机旋涂材料(例如旋涂碳)，在形成两个上部沟道鳍132a、132b后被去除并被替换成STI材料，如图9所示。
在沉积加工层152的绝缘材料之前，如图2所示，鳍结构100可以被内衬层150(例如氮化物(诸如SiN))覆盖。内衬150可以用于掩蔽鳍结构100免于在加工层152的沉积期间的工艺条件。如图所示，内衬150可以是共形地沉积的。术语“共形沉积”在此是指导致共形地生长的层或膜的沉积加工工艺。共形沉积可以使用原子层沉积(ALD)加工工艺实现。相应地，术语“共形层”应理解为通过共形沉积来沉积的层。
在图3中，加工层152已经受平坦化工艺，例如化学机械抛光(CMP)，从而使加工层152平坦化并去除硬掩膜142。平坦化工艺停止于封盖层140上。图3示出了执行平坦化工艺后的结果，其中加工层152设置有与封盖层140的上表面齐平的平坦上表面。
在图4中，封盖层140已被去除以限定在加工层152中暴露出上部器件子堆130的上表面的间隙或开口154。间隙154与鳍结构100的纵向尺寸(沿X方向)共延，并具有跨鳍结构100的纵向尺寸的宽度或宽度尺寸(沿Y方向)。封盖层140可以例如使用湿法或干法各向同性蚀刻工艺来被去除。顶层134(如果存在)可被用作蚀刻停止层。
作为图3-4所示方法的替换方案，平坦化工艺可以停止于硬掩模142上，其中随后可以通过蚀刻来去除硬掩模142并随后去除封盖层140，例如使用第一蚀刻化学来去除硬掩模142并使用第二蚀刻化学来去除封盖层140。
在图5-6中，间隔物材料层156已被共形地沉积在加工层152上和间隙154中(图5)，并且随后被蚀刻以使得离散的间隔物层156a、156b保持在间隙152的相对侧表面上。因此在间隔物层156a、156b之间形成经降低宽度的间隙158，其暴露出上部器件子堆叠130的上表面的中心部分。间隔物材料层156可以是例如ALD沉积的氮化物或碳化物，例如SiN、SiCO、SiOCN或SiC。可以使用各向异性蚀刻工艺(诸如反应性离子蚀刻)来将间隔物材料层156回蚀(例如，自上而下，在负Z方向上)。如可从图6明白的，间隔物层156a、156b允许对初始间隙154的宽度进行修整以限定经降低宽度的间隙158。经降低宽度的间隙158的宽度可对应于初始间隙154的宽度减去间隔物层156a、156b的厚度的两倍。
在图7中，加工层152已被回蚀(沿负Z方向)到低于下部器件子堆叠110的水平，即在最底部牺牲层112’之下。如图所示，可以进一步将加工层152回蚀至低于可选的底部牺牲层106的水平，以便于随后将其替换成底部绝缘层。在任一情形中，当加工层152的厚度部分保留以限定包围鳍结构100的基部104的STI时，可以停止回蚀。可以使用各向异性蚀刻工艺将加工层152(例如SiO2)选择性地蚀刻到间隔物层156a、156b(例如SiN)来对加工层152进行回蚀。
在图8中，在使用间隔物层156a、156b作为蚀刻掩模的同时，通过经由经降低宽度的间隙158对上部器件子堆叠130的所暴露的上表面进行回蚀，包括上部沟道层152和可选顶层154的上部器件子堆叠130被拆分开。由此，在中间绝缘层120上形成了两个子堆叠部件130a、130b，其包括相应的上部沟道鳍132a、132b及其上相应的顶层部件134a、134b。可以使用各向异性蚀刻工艺并使用中间绝缘层120作为蚀刻停止层来回蚀上部器件子堆叠130。子堆叠部件130a、130b和上部沟道鳍132a、132b与鳍结构100的纵向尺寸(沿X方向)共延。如可明白的，可以通过间隔物层156a、156b的厚度来控制子堆叠部件130a、132b和上部沟道鳍132a、132b的所得宽度，其中更大的厚度导致更窄的经降低宽度的间隙158和上部沟道鳍132a、132b的对应的经增大宽度。
如果中间绝缘层120由与加工层152不同的材料形成，则可以反转上部沟道层152的拆分和加工层152的回蚀的次序，并且加工层152的回蚀不会导致在上部沟道鳍132a、132b之间暴露出的中间绝缘层120的表面的任何明显的回蚀。
在图9中，在拆分上部器件子堆叠130之后，间隔物层156a、156b已被去除(例如采用对其具有选择性的蚀刻工艺)。如进一步所示，可选内衬150暴露在加工层152上方的部分可以通过蚀刻从鳍结构100去除。相应地，图9描绘了所得到的经加工的鳍结构100，包括下部器件子堆叠110、中间绝缘层120和两个上部器件子堆叠部件130a、130b(包括两个上部沟道鳍132a、132b)。鳍结构100随后可被进一步加工以形成用于下部沟道纳米片114和上部沟道鳍132a、132b的栅极结构以及源极区和漏极区。
图10a-b描绘了在经过进一步加工以形成跨鳍结构100的沟道区的牺牲栅极结构166和在沟道区两侧处的用于下部沟道纳米片114和上部沟道鳍132a、132b的源极区和漏极区160、162之后的、图9的鳍结构100。图10b描绘了鳍结构100沿图10a所示的垂直平面B-B’的截面。垂直面A-A’表示图10a所示的截面。
牺牲栅极结构166可通过沉积牺牲栅极层(例如非晶硅)并随后对其进行图案化来被形成。附图标记164表示保护性内衬层(例如，氧化物，诸如SiO2)，其可在沉积牺牲栅极层之前共形地沉积在鳍结构100上。虽然在附图中未示出，但可以在牺牲栅极结构166的侧壁上提供常规栅极间隔物材料的栅极间隔物。将理解，多个平行的牺牲栅极结构166可以跨鳍结构100(并且跨多个鳍结构中的每一者)形成。
在形成牺牲栅极结构166之后，可以通过在使用牺牲栅极结构166作为蚀刻掩模的同时在自上而下的方向(例如负Z)上回蚀鳍结构100，来将鳍结构100开槽。蚀刻可延伸穿过上部器件子堆叠部件130a、130b、中间绝缘层120和下部器件子堆叠110。上部器件子堆叠部件130a、130b的各部分(包括上部沟道鳍132a、132b的各部分)、中间绝缘层120的一部分和下部器件子堆叠110(包括下牺牲纳米片112和下部沟道纳米片114)的各部分被保留在沟道区中在牺牲栅极结构166下方。
在将鳍结构100开槽之后，源极区160和漏极区162可以通过在沟道区两侧和牺牲栅极结构166处暴露出的下部沟道纳米片112的各部分的端表面上和上部沟道鳍132a、132b的各部分的端表面上外延地生长半导体源极主体和漏极主体来被形成。
形成在沟道纳米片112上的源极主体和漏极主体160可以是第一导电类型(例如，在Si沟道纳米片上的n型)，并且形成在上部沟道鳍132a、132b上的源极主体和漏极主体162可以是第二相反导电类型(例如，在SiGe上部沟道鳍上的p型)。掺杂可以通过原位掺杂来提供。源极主体和漏极主体160和162的不同导电类型可以通过在下部沟道纳米片114上进行外延时掩蔽上部沟道鳍132a、132b(以及顶部沟道部件134a、134b)的端表面来实现。掩蔽可以例如通过沿上部器件子堆叠部件132a、132b的端表面形成临时覆盖间隔物来提供。该临时覆盖间隔物可以按与图13所示的第一覆盖间隔物类似的方式(例如，形成包围下部器件子堆叠110的阻挡掩模，然后使用共形侧壁间隔物沉积工艺沿上部器件子堆叠部件132a、132b在阻挡掩模上方形成该临时覆盖间隔物，并且随后去除阻挡掩模)来被形成。在完成外延后，临时覆盖间隔物可被去除，并且源极区和漏极区160可以覆盖有蚀刻停止层161(例如，ALD沉积的氮化物)和层间电介质(例如，CVD沉积的SiO2)。然后可以在上部沟道鳍132a、132b上进行外延，以形成源极主体和漏极主体162。然而，这仅仅是一个示例，并且也可以使用便于形成不同导电类型的源极区和漏极区160、162的其他工艺技术，诸如Si/SiGe选择性外延。
在源极主体和漏极主体162上形成与蚀刻停止层161相对应的蚀刻停止层163后，如图所示，绝缘材料可被沉积在源极主体和漏极主体160、162上，被平坦化和开槽(例如通过CMP)以形成具有与牺牲栅极结构166的上表面齐平的平坦上表面的绝缘层。由于绝缘材料可包含与加工层152相同的层间电介质(例如SiO2)，因此附图标记152也被用于覆盖在牺牲栅极结构166周围并覆盖源极区和漏极区160、162的所得绝缘层。
如果鳍结构100包括底部牺牲层106(参见例如图1)，则在形成牺牲栅极结构166之后并在将鳍结构100开槽之前，可以通过选择性地蚀刻底部牺牲层106来去除底牺牲层106，并随后用例如由ALD沉积的绝缘材料(例如氮化物或氧化物)填充由此在鳍结构100中形成的纵向腔。因此，底部绝缘层168可以形成在下部器件子堆叠110之下，如图10a-b所示。在替换过程中，鳍结构100可由牺牲栅极结构166支撑。
尤其为了便于将在下文描述的后续“沟道释放”，通过使用对牺牲材料具有选择性的各向同性蚀刻工艺从牺牲栅极166的两侧(沿X和负X方向)将牺牲纳米片112在横向上开槽，并用内部间隔物材料(例如，ALD沉积的氧化物、氮化物或碳化物)填充该槽，所谓的“内部间隔物”170可以在形成源极区和漏极区160、162之前被形成在牺牲纳米片112的端表面上。因此，在后续的沟道释放步骤中，内部间隔物170可以掩蔽源极/漏极区160、162。
在图11a-b中(示出与图10a-b中相对应的截面)，牺牲栅极结构166已被去除以在加工层/绝缘层152中限定栅极沟槽172，栅极沟槽172跨鳍结构100的沟道区延伸。可以使用允许选择性地去除牺牲栅极结构166(例如，非晶硅)的任何常规合适的蚀刻工艺(各向同性或各向异性、湿法或干法)。
图12-15各自示出沿与图11a相同的截面(即沿栅极沟槽172并穿过沟道区)的鳍结构100。图12-15描绘了在形成源极区和漏极区160、162之后的加工，用于在沟道区中限定第一覆盖间隔物176，并且此后在使用第一覆盖间隔物176作为蚀刻掩膜的同时执行除去牺牲纳米片部分112的沟道释放过程。更具体而言，图12-14描绘了第一覆盖间隔物174的定义，而图15描绘了沟道释放。
在图12中，通过在沟道区中用第一阻挡材料包围鳍结构100，并随后自上而下(沿负Z方向)将第一阻挡材料回蚀至下部器件子堆叠110和上部器件子堆叠部件130a、130b之间的水平，来形成了第一阻挡层174。更具体而言，第一阻挡材料可被沉积在栅极沟槽172中，例如以完全填充栅极沟槽172，并随后被回蚀至与中间绝缘层120一致的水平。第一阻挡材料可以例如是诸如旋涂碳之类的有机旋涂材料。
在形成第一阻挡层174之后，可以使用第一阻挡层174来限定第一覆盖间隔物176的延伸。更具体而言，覆盖间隔物掩模材料可被共形地沉积在第一阻挡层174上和在第一阻挡层174上暴露出的内衬层164部分上(例如，氮化物，诸如通过ALD沉积的SiN)，并且随后被自上而下回蚀，以使得覆盖间隔物掩模材料从第一阻挡层174被去除并且保留来限定沿上部器件子堆叠的侧表面部分的覆盖间隔物掩模175(图13)。第一阻挡层174随后可被去除(例如，使用合适的各向同性湿法或干法蚀刻工艺)，并且内衬层164可以使用覆盖间隔物掩模175作为蚀刻掩模来被图案化，以使得内衬层174的剩余部分限定第一覆盖间隔物176(图14)。第一阻挡层174和内衬层164可以使用合适的各向同性湿法或干法蚀刻工艺来被图像化。
如图14所示，第一覆盖间隔物176由此被限定，其具有用于覆盖上部器件子堆叠部件130a、130b的侧表面(包括上部沟道鳍132a、132b的面向内的和相互相对的侧表面部分以及上部沟道鳍132a、132b的面向外的侧表面部分被覆盖)并暴露出下部器件子堆叠110的侧表面(包括牺牲纳米片112和下部沟道纳米片114的各部分的端表面)的延伸。
在形成第一覆盖间隔物176之后，牺牲纳米片112的各部分可以从沟道区域和栅极沟槽172被去除，从而在沟道区中限定经释放或悬置的沟道纳米片部分114，如图15所示。可以使用对牺牲纳米片112的牺牲材料具有选择性的蚀刻工艺。例如，可以使用HCl或APM来相对于Si沟道材料(或Ge含量低于SiGe牺牲材料的SiGe沟道材料)选择性地去除SiGe牺牲材料。在牺牲纳米片112的蚀刻期间，第一覆盖间隔物176可与顶层部件134a、134b一起作为上部沟道鳍132a、132b的蚀刻掩膜。在上部沟道材料和牺牲材料具有相同或相似的组成(例如相同或相似的Ge含量)的情况下，该所得的顶层部件134a、134b可以特别有益。相反，在上部沟道材料和牺牲材料的组成不相似以便在牺牲材料的蚀刻期间提供足够的蚀刻对比度的情况下，可以省略顶层134和顶层部件134a、134b。
根据用于限定第一覆盖间隔物的替换办法(例如，其可在不存在内衬层164的情况下使用)，该方法可在形成第一阻挡层174(如图12所示)之后，通过在第一阻挡层174上和在鳍结构100的在第一阻挡层174上暴露出的侧表面部分上共形地沉积第一覆盖层间隔物材料(例如，通过ALD沉积的氮化物，诸如SiN)、并随后自上而下回蚀第一覆盖间隔物材料以使得第一覆盖间隔物材料被从第一阻挡层174去除并且保留以限定在鳍结构100的侧表面部分上的第一覆盖间隔物来进行，其延伸与第一覆盖间隔物176相对应，如图14所示。然后，该方法可以如图15所示地进行。在所示的办法和该替换办法这两者中，第一阻挡层174被相应地使用来限定第一覆盖间隔物的延伸。
在执行沟道纳米片114的释放后，第一覆盖间隔物176可被去除，并且该方法可以如图16a-16b(示出与图10a-b中相对应的截面)所示的方法进行，其中已经在栅极沟槽172中形成了形成堆叠式晶体管器件的最终功能栅极结构180的栅极堆叠，包围下部沟道纳米片114和上部沟道鳍132a、132b，并从而完成了对牺牲栅极结构166的替换。因此，形成了一种堆叠式晶体管器件，包括：下部NSHFET结构190，包括下部沟道纳米片114、源极区和漏极区160以及栅极结构180的下部部分；以及上部FinFET结构192，包括上部沟道鳍132a、132b，源极区和漏极区162以及栅极结构180的上部部分。栅极结构180的下部部分限定下部沟道纳米片114的环绕栅极。栅极结构180的上部部分限定相对于每一上部沟道鳍132a、132b的三栅极(在顶层部件134a、134b不存在或由半导体形成的情况下)或双栅极(在绝缘材料的顶层部件134a、134b存在的情况下)。
栅极结构180的栅极堆叠可包括栅极介电层182、一个或多个有效功函数金属(WFM)层184和栅极填充金属186。栅极介电层可以由常规的高k电介质形成，例如HfO2、HfSiO、LaO、AlO或ZrO。WFM层184可以由一个或多个有效WFM(例如，诸如TiAl或TiAlC之类的n型WFM和/或诸如TiN或TaN之类的p型WFM)形成。栅极填充金属186可由常规栅极填充金属(例如W、Al、Co或Ru)形成。栅极介电层和第一WFM可以通过ALD来被沉积。栅极填充金属186可以例如通过CVD或物理气相沉积(PVD)来被沉积。在沉积后，可以使用金属回蚀工艺将栅极堆叠开槽，以提供具有所需垂直尺寸的功能栅极结构180。
此后，该方法可以通过在绝缘层152中蚀出接触沟槽并在沟槽中在源极区和漏极区160、162上沉积一种或多种接触金属来形成源极/漏极触点。下部器件的源极和漏极区160以及上部器件的源极和漏极区162的分开接触可以如下实现：在源极和漏极区162、162上进行第一接触金属沉积，将接触金属回蚀到源极和漏极区160和162之间的水平，从而暴露出源极和漏极区162，在经回蚀的接触金属上沉积绝缘接触隔离层，以及随后在源极和漏极区162上进行第二接触金属沉积。分开的源极和漏极接触可被应用于器件栅极结构180的任一侧或两侧。
为了改进CFET器件的器件性能，其中下部NSHFET结构190和上部FinFET结构192是互补的导电类型(例如分别是n型和p型)，可以形成多阈值电压(“多VT”)栅极堆叠。此类多VT栅极堆叠可包括与上部FinFET结构192的导电类型(例如p型)相对应的类型的第一WFM层和与下部NSHFET结构190的导电类型(例如n型)相对应的第二WFM层。现在将参考图17-24公开一种使得能够形成此类的栅极堆叠的办法。
图17示出在执行了沟道纳米片114的释放并去除第一覆盖间隔物176之后的鳍结构100。
图18示出在下部沟道纳米片114和上部沟道鳍132a、132b上形成的初始栅极堆叠280，其包括与结合图16a-b讨论的层182和184相对应的栅极介电层282和WFM层284。WFM层284可以在下文中表示为“第一WFM层284”，并且可以例如是p型WFM。
图19-21描绘了用于在沟道区中限定第二覆盖间隔物276的加工，第二覆盖间隔物276的延伸覆盖沉积在上部沟道鳍132a、132b上的初始栅极堆叠280的上部部分并暴露出沉积在下部沟道纳米片114上的初始栅极堆叠280的下部部分(图19-20)；并随后在使用第二覆盖间隔物276作为蚀刻掩膜的同时从下部沟道纳米片114去除第一WFM层284(图21)。然后可以将第二WFM层286(例如n型WFM)沉积在下部沟道纳米片114上的栅极介电层282上(图23)。
在图19中，通过在沟道区中用第二阻挡材料包围鳍结构100，并随后自上而下(沿负Z方向)将第二阻挡材料回蚀至上部沟道鳍132a、132b和下部沟道纳米片114之间的水平(例如与中间绝缘层120相一致的水平)，形成了第二阻挡层274。第二阻挡材料可以例如是诸如旋涂碳之类的有机旋涂材料。
在形成第二阻挡层274之后，可以使用第二阻挡层274来限定第二覆盖间隔物276的延伸。更具体而言，第二覆盖间隔物材料可以共形地沉积在第二阻挡层274上和在第二阻挡层274上暴露出的第一WFM层284部分上(例如，氮化物，诸如通过ALD沉积的SiN)，并且随后被自上而下回蚀，以使得第二覆盖间隔物材料从第二阻挡层274被去除并且保留来限定沿上部器件子堆叠部件130a、130b(包括沟道鳍132a、132b)的侧表面部分的第二覆盖间隔物276(图20)。随后可以去除第二阻挡层274(例如，使用合适的各向同性湿法或干法蚀刻工艺)，并且可以在使用第二覆盖间隔物276作为蚀刻掩膜的同时蚀刻第一WFM层284，以使得第一WFM层284从下部沟道纳米片114去除并保留在上部沟道鳍132a、132b上。第一WFM层284可以使用合适的各向同性湿法或干法金属蚀刻工艺来被去除。
图23-24示出在沉积第二WFM层286(例如，通过ALD沉积的n型WFM)并随后是与结合图16a-b中讨论的栅极填充金属186相对应的栅极填充金属288之后得到的最终栅极结构290。因此，下部NSHFET结构190包括包围下部沟道纳米片114的栅极结构290的下部部分，并且栅极结构290的下部部分包括栅极介电层282、第二WFM层286和栅极填充金属288。上部FinFET结构192包括包围上部沟道鳍132a、132b的栅极结构290的上部部分，并且栅极结构290的上部部分包括栅极介电层282、第一WFM层284、第二WFM层286和栅极填充金属288。
如可从图20-22明白的，第二覆盖间隔物材料的回蚀可能导致沉积在上部沟道鳍132a、132b上的第二覆盖间隔物材料的损失。因此，第二覆盖间隔物276的延伸可以使得第一WFM层284在上部沟道鳍132a、132b的顶部上(以及上部沟道鳍132a、132b之间的中间绝缘层120的上表面上)的部分在第一WFM层284的蚀刻期间暴露出并因此被从中去除。在顶层134是半导体或省略顶层134的情形中，这可与第二WFM层286一起导致沿上部沟道鳍132a、132b的上表面的阈值电压发生变化。然而，由于上部沟道鳍132a、132b通常可被形成为垂直尺寸大于宽度，因此对上部FinFET结构192的器件性能的影响可能是有限的。
在形成栅极结构290之后，该方法可以继续形成源极/漏极触点，如上所述。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。

Claims (15)

1.一种用于形成包括下部纳米片场效应晶体管结构和上部鳍式场效应晶体管结构的堆叠式晶体管器件的方法，所述方法包括：
在基板上形成鳍结构，所述鳍结构包括：包括若干下部沟道纳米片的下部器件子堆叠，在所述下部器件子堆叠上的中间绝缘层，在所述中间绝缘层上的、包括上部沟道层的上部器件子堆叠，以及在所述上部器件子堆叠上的封盖层；
形成其中嵌入所述鳍结构的加工层；
在形成所述加工层之后，从所述鳍结构去除所述封盖层，以限定暴露所述上部器件子堆叠的上表面的间隙；
在所述间隙的相对侧表面上形成间隔物层，以在所述间隔物层之间形成经降低宽度的间隙，所述经降低宽度的间隙暴露所述上表面的中心部分；
在形成所述间隔物层之后，将所述加工层回蚀至低于所述下部器件子堆叠的水平；
通过经由所述经降低宽度的间隙来回蚀所述上表面以拆分所述上部沟道层，以在所述中间绝缘层上形成两个上部沟道鳍；
在形成所述上部沟道鳍之后，去除所述间隔物层；以及此后：
形成跨所述鳍结构的沟道区的栅极结构，所述栅极结构包括包围所述下部沟道纳米片的下部栅极结构部分和包围所述上部沟道鳍的上部栅极结构部分；以及
在所述沟道区的两侧处形成所述下部沟道纳米片和所述上部沟道鳍的源极区和漏极区。
2.根据权利要求1所述的方法，其特征在于，形成所述鳍结构包括使用硬掩模作为蚀刻掩模来图案化所述基板上形成的层堆叠。
3.根据前述权利要求中的任一项所述的方法，其特征在于，还包括在形成所述加工层之后，执行平坦化工艺以使所述加工层平坦化，所述平坦化工艺停止于所述封盖层上，并且随后去除所述封盖层。
4.根据前述权利要求中的任一项所述的方法，其特征在于，所述下部器件子堆叠还包括与所述下部沟道纳米片相交替的若干牺牲纳米片，并且所述方法还包括：在形成所述源极区和所述漏极区之后，从所述沟道区选择性地去除牺牲纳米片部分，并随后形成所述栅极结构。
5.根据权利要求4所述的方法，其特征在于，还包括：
在形成所述源极区和所述漏极区之后，在所述沟道区中限定第一覆盖间隔物，所述第一覆盖间隔物具有用于覆盖所述上部沟道鳍的侧表面部分并暴露所述下部器件子堆叠的侧表面部分的延伸；以及
随后在使用所述第一覆盖间隔物作为蚀刻掩膜的同时去除所述牺牲纳米片部分。
6.根据权利要求5所述的方法，其特征在于，还包括通过用第一阻挡材料包围所述鳍结构的沟道区并将所述第一阻挡材料回蚀至所述下部器件子堆叠和所述上部沟道鳍之间的水平来形成第一阻挡层，其中形成所述第一覆盖间隔物包括使用所述第一阻挡层来限定所述第一覆盖间隔物的所述延伸。
7.根据权利要求5-6中的任一项所述的方法，其特征在于，使用对所述牺牲纳米片具有选择性的蚀刻工艺来去除所述牺牲纳米片部分。
8.根据权利要求7所述的方法，其特征在于，所述上部器件子堆叠还包括所述上部沟道层上的顶层，其中在去除所述牺牲纳米片部分时，所述顶层与所述第一覆盖间隔物一起用作蚀刻掩膜。
9.根据前述权利要求中的任一项所述的方法，其特征在于，形成所述栅极结构包括：
在所述沟道区中在所述下部沟道纳米片和所述上部沟道鳍上沉积初始栅极堆叠，所述初始栅极堆叠包括栅极介电层和在所述栅极介电层上的第一功函数金属层；
在所述沟道区中限定第二覆盖间隔物，所述第二覆盖间隔物具有用于覆盖沉积在所述上部沟道鳍上的初始栅极堆叠的上部并暴露沉积在所述下部沟道纳米片上的初始栅极堆叠的下部的延伸；
在使用所述第二覆盖间隔物作为蚀刻掩模的同时，去除所述初始栅极堆叠的所述下部的第一功函数金属层；以及
然后去除所述第二覆盖间隔物并沉积第二功函数金属。
10.根据权利要求9所述的方法，其特征在于，还包括在沉积所述初始栅极堆叠之后，通过用阻挡材料包围所述鳍结构的沟道区并将所述阻挡材料回蚀至所述下部器件子堆叠和所述上部沟道鳍之间的水平来形成阻挡层，其中形成所述第二覆盖间隔物包括使用所述阻挡层来限定所述第二覆盖间隔物的所述延伸。
11.根据前述权利要求中的任一项所述的方法，其特征在于，还包括在去除间隔物层之后，形成跨所述鳍结构的沟道区的牺牲栅极结构，并且，在形成所述源极区和所述漏极区之后，将所述牺牲栅极结构替换成所述栅极结构。
12.根据前述权利要求中的任一项所述的方法，其特征在于，形成所述源极区和所述漏极区包括在所述沟道区的沟道纳米片部分的相对端表面上形成第一导电类型的外延源极主体和漏极主体，以及在所述沟道区的上部沟道鳍部分的相对端表面上形成第二导电类型的外延源极主体和漏极主体。
13.根据前述权利要求中的任一项所述的方法，其特征在于，所述下部沟道纳米片是SiGey的，且所述上部沟道层是SiGez的，其中y和z的每一者都大于或等于0，并且y不同于z。
14.根据权利要求13所述的方法，当引用权利要求4时，所述牺牲纳米片是SiGex的，其中x大于或等于0并且y不同于x和z。
15.根据权利要求14所述的方法，其特征在于，所述上部器件子堆叠还包括在所述上部沟道层上的顶层，其中所述顶层是SiGet的，并且其中t与y的差异小于t与x和z的差异。
CN202310586755.3A 2022-05-24 2023-05-23 用于形成堆叠式晶体管器件的方法 Pending CN117116856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22175266.0A EP4283663A1 (en) 2022-05-24 2022-05-24 A method for forming a stacked transistor device
EP22175266.0 2022-05-24

Publications (1)

Publication Number Publication Date
CN117116856A true CN117116856A (zh) 2023-11-24

Family

ID=81850156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310586755.3A Pending CN117116856A (zh) 2022-05-24 2023-05-23 用于形成堆叠式晶体管器件的方法

Country Status (3)

Country Link
US (1) US20230386928A1 (zh)
EP (1) EP4283663A1 (zh)
CN (1) CN117116856A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
US10586765B2 (en) * 2017-06-22 2020-03-10 Tokyo Electron Limited Buried power rails
US10256158B1 (en) * 2017-11-22 2019-04-09 Globalfoundries Inc. Insulated epitaxial structures in nanosheet complementary field effect transistors
US11374004B2 (en) * 2018-06-29 2022-06-28 Intel Corporation Pedestal fin structure for stacked transistor integration
US10510622B1 (en) * 2018-07-27 2019-12-17 Globalfoundries Inc. Vertically stacked complementary-FET device with independent gate control
US11164792B2 (en) * 2020-01-08 2021-11-02 International Business Machines Corporation Complementary field-effect transistors
US11735669B2 (en) * 2020-07-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically-oriented complementary transistor

Also Published As

Publication number Publication date
US20230386928A1 (en) 2023-11-30
EP4283663A1 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
US11164942B1 (en) Method for forming nanosheet transistor structures
US20160155739A1 (en) Finfets and methods of forming finfets
US9887264B2 (en) Nanowire field effect transistor (FET) and method for fabricating the same
EP3770955B1 (en) Method for forming a semiconductor device
EP3660891B1 (en) A method for forming a semiconductor device
EP4199056A1 (en) Vertically stacked transistor structures
US11682591B2 (en) Method for forming transistor structures
US20220122895A1 (en) Method for forming a semiconductor device and a semiconductor device
US11545401B2 (en) Isolated semiconductor layer stacks for a semiconductor device
US20220278196A1 (en) Semiconductor devices and methods of fabrication thereof
US11056574B2 (en) Stacked semiconductor device and method of forming same
CN105405881B (zh) 半导体器件及其制造方法
US20230386928A1 (en) Method for Forming a Stacked Transistor Device
EP4300560A1 (en) A method for forming a stacked transistor device
US20230420544A1 (en) Method of forming a semiconductor device
US20230187528A1 (en) Method for Forming a Precursor Semiconductor Device Structure
EP4199113A1 (en) A method for forming a semiconductor device structure
US20230197522A1 (en) Method for Forming a Semiconductor Device
US20220093734A1 (en) Method for forming a semiconductor device
US20240154006A1 (en) Method for forming a semiconductor device
US20230197831A1 (en) Method for Forming a Semiconductor Device
US20230207622A1 (en) Semiconductor structure having stacked power rails
CN116266560A (zh) 用于形成堆叠式fet器件的方法
CN117954492A (zh) 半导体结构及其形成方法
CN115910794A (zh) 一种堆叠纳米片gaa-fet器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication