CN117116790A - 半导体封装的测试装置 - Google Patents

半导体封装的测试装置 Download PDF

Info

Publication number
CN117116790A
CN117116790A CN202310038178.4A CN202310038178A CN117116790A CN 117116790 A CN117116790 A CN 117116790A CN 202310038178 A CN202310038178 A CN 202310038178A CN 117116790 A CN117116790 A CN 117116790A
Authority
CN
China
Prior art keywords
package
socket
vacuum
semiconductor package
mounting groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310038178.4A
Other languages
English (en)
Inventor
金玟澈
S·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tse Ltd
Original Assignee
Tse Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tse Ltd filed Critical Tse Ltd
Publication of CN117116790A publication Critical patent/CN117116790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

根据本发明的一种半导体封装的测试装置，用于测试层叠封装型(POP)的半导体封装，其特征在于，真空拾取器具有与绝缘垫孔连通的真空孔，构成为包括硅或橡胶材质的主体部和，以聚酰亚胺薄膜、工程塑料或合成树脂中的任意一种材料形成的插座接触部及封装接触部，通过由真空拾取器的插座接触部以粘合带附着于形成在上部插座的下部的安装槽，真空拾取器结合于上部插座。

Description

半导体封装的测试装置
技术领域
本发明涉及一种半导体封装的测试装置，更详细地，涉及一种用于检测由下部半导体封装和上部半导体封装上下层叠而成的层叠封装型(POP)的半导体封装是否正常工作的半导体封装的测试装置。
背景技术
半导体封装(封装件)由微细电路高密度集成而形成，并在制造工艺中经过对各个电路的正常与否的测试工艺。测试工艺是通过测试半导体封装是否正常运转而甄选出合格产品和不合格产品的工艺。
在半导体封装的测试中，利用电连接半导体封装的端子和施加测试信号的测试器的测试装置。测试装置根据作为测试对象的半导体封装的种类而具有各种结构。
最近，随着可最小化零件的大小并快速进行信号传递的层叠封装(POP)形态的半导体封装的使用增加，对于用于测试这种半导体封装的测试装置的需求也持续不断。
如图1的图示，用于测试层叠封装形态的半导体封装的现有的测试装置100包括：用于传递信号的下部插座40及上部插座60；搭载有上部插座的推进器50(Pusher)；为了吸附下部封装10，与上部插座60紧固为一体的真空拾取器70。下部插座40设置于测试器30，以与下部半导体封装10(以下，称为“下部封装”)电连接，上部半导体封装20(以下，称为“上部封装”)安装于上部插座的上部，以与上部插座60电连接。
在这样的测试装置中，在推进器50下降并吸附(Pick)将真空拾取器70作为检测对象的下部封装10的状态下，将下部封装10置于(Place)下部插座40的上部之后，通过推进器50使上部插座60加压(Pushing)下部封装10，由此，上部插座60的第二导电部61与下部封装10的上部端子12形成联接，因此测试器30和下部插座40和下部封装10和上部插座60及上部封装20形成电连接并进行电测试。
在现有的普通半导体封装的测试装置中，拾取器(Picker)吸附(Pick)作为检测对象的半导体封装并置于(Place)测试座之上之后，拾取器为了吸附其他半导体封装而进行移动，以由推进器(Pusher)加压(Pushing)位于测试座之上的半导体封装的方式进行电测试。即，在现有的普通半导体封装的测试装置中，真空拾取器和推进器分离运转，真空拾取器只执行拾取放置(Pick&Place)作用，因此真空拾取器仅对半导体封装吸附很短的时间。
与此相反，在测试层叠封装形态的半导体封装的测试装置中，真空拾取器和推进器形成为一体，同时与推进器结合的真空拾取器执行对作为检测对象的半导体封装进行吸附(Pick)、加载(Place)并加压(Pushing)的作用，因此，真空拾取器具有长时间与半导体封装接触的结构，尤其在可靠性测试的情况下，真空拾取器维持与下部封装接触的状态1～2周的时间。
在用于测试层叠封装形态的半导体封装的测试装置中，真空拾取器70为了保护半导体封装并提高真空吸附性能以硅进行制备，但因硅的特性而发生下部封装粘在真空拾取器的所谓发粘(Sticky)现象。为了防止这样的发粘现象，以往在紧贴于半导体封装的真空拾取器的表面进行抗静电涂覆或特定涂覆的方法等，仍然未能改善发粘现象。
如图2的(a)所示，最近，在紧贴于下部封装10的真空拾取器70的主体部710的下面，形成作为防粘部件的接触部720，所述接触部720以聚酰亚胺薄膜、工程塑料或合成树脂中的任意一种材料形成，将以防粘部件形成的接触部720附着于主体部710，用以防止发粘现象。
但是，在对于真空拾取器70长时间与下部封装形成联接的层叠封装形态的半导体封装进行测试的测试装置中，也如图2的(b)所示，因真空压，真空拾取器70的主体部710长时间处于压缩的状态，因此在以硅制备的主体部中，如箭头A，硅油涌出并沿着主体部710的内部和外部侧面流下来，流下来的硅油流入真空拾取器和下部封装之间，从而硅油在真空拾取器70的接触部720和下部封装10之间堆积(S示例性表示硅油堆积)，因此具有仍会发生真空拾取器70和下部封装10互粘的发粘现象的问题。
因此，如图3的(a)所示，最近，配置宽度大于主体部710的宽度的封装接触部730，使主体部710附着于封装接触部730的上面中央部分，在主体部710不进行附着的封装接触部730的上面的外侧边缘部分，配置容纳从主体部710的内部和外部侧面涌出的硅油的空间，由此，在一定程度上防止了真空拾取器70和下部封装10互粘的发粘现象。
但是，为了维持吸附下部封装10的吸附力，真空拾取器70的主体部710需具有适当程度的弹性区间(t1)，如图3的(b)所示，在长时间反复使用时，真空拾取器70的主体部710的厚度发生从“t1”收缩到“t2”的现象，随着真空拾取器70的吸附力变弱，使真空拾取器70和下部封装10之间的接触不稳定，随之具有发生真空拾取器70无法很好地拾取下部封装10的拾取错误的问题。
而且，在现有的测试层叠封装形态的半导体封装的测试装置中，真空拾取器70与上部插座60紧固为一体，因此，即使在上部插座60或真空拾取器70中的任意一个发生不良，也需要更换上部插座和真空拾取器，具有更换费用上升的问题。
现有技术文献
专利文献
(专利文献1)公开专利公报第2015-0106848号(2015.9.22.)
(专利文献2)授权专利公报第10-1555965号(2015.9.25.)
发明内容
要解决的技术问题
鉴于如上所述的内容提出的本发明，其目的在于，提供一种半导体封装的测试装置，可对高速运转的层叠封装形态的半导体封装进行精密测试。
而且，本发明的目的在于，提供一种半导体封装的测试装置，即使在长时间的反复使用真空拾取器情况下，也能缓解真空拾取器的弹性区间的缩减，从而延长真空拾取器的寿命，在真空拾取器稳定吸附下部封装的同时也能够容易进行分离。
问题的解决手段
为了解决如上所述的目的，根据本发明的一种半导体封装的测试装置，作为层叠封装型(POP)的半导体封装的测试装置，包括下部插座、上部插座及真空拾取器，所述下部插座搭载于测试器，与放置在上侧的下部封装联接，所述上部插座安装于推进器，并搭载上部封装，与放置在下侧的所述下部封装联接，所述真空拾取器结合于所述上部插座，能够吸附所述下部封装，所述上部插座具有绝缘垫孔和包围所述绝缘垫孔的安装槽，所述真空拾取器具有与所述绝缘垫孔连通的真空孔，构成为包括硅(Silicone)或橡胶材质的主体部和，以聚酰亚胺薄膜、工程塑料或合成树脂中的任意一种材料形成的插座接触部及封装接触部，通过由所述插座接触部以粘合带附着于所述安装槽，所述真空拾取器可结合于所述上部插座。
所述粘合带具有比所述安装槽的宽度小的宽度，所述插座接触部可具有与所述安装槽的宽度相同的宽度。
所述粘合带可附着于所述安装槽的中央部分。
在所述安装槽的中央部分可形成有第一带容纳槽，所述第一带容纳槽容纳所述粘合带的厚度的一部分。
在所述插座接触部的上面中央部分可形成有第二带容纳槽，所述第二带容纳槽容纳所述粘合带的厚度的一部分。
所述安装槽的深度能够形成得比所述粘合带加上所述插座接触部的厚度深。
所述封装接触部的面积可以为所述下部封装的上面面积的5％以上。
发明效果
根据本发明的一种半导体封装的测试装置，在真空拾取器的主体部的上部和下部，以防粘材料构成插座接触部及封装接触部，将插座接触部及封装接触部形成得比主体部的宽度大，阻断从粘合带或主体部涌出的油等向下部封装移动，能够防止下部封装粘在真空拾取器的大部分的发粘现象，因此在稳定吸附下部封装的同时也能够容易进行分离。
而且，根据本发明的一种半导体封装的测试装置，在硅或橡胶材质的主体部的上面形成有硬质材料的插座接触部，因此可以缓解因真空拾取器的反复使用而导致的主体部的收缩现象，使得真空拾取器可稳定吸附下部封装而无拾取错误，因此具有延长真空拾取器的寿命的效果。
而且，根据本发明的一种半导体封装的测试装置，在上部插座可容易分离或结合真空拾取器，因此更换便利性增大，在上部插座或真空拾取器中的任意一个发生不良时，可只更换发生不良的部分，因此具有可减少更换费用的效果。
附图说明
图1概略示出现有的层叠封装形态的半导体封装的测试装置。
图2为示出在现有的测试装置中，从真空拾取器涌出硅而发生发粘现象的图。
图3为示出在现有的测试装置中，在真空拾取器中作为弹性区间的主体部收缩而发生拾取错误的图。
图4概略示出本发明的层叠封装形态的半导体封装的测试装置。
图5用于说明本发明的层叠封装形态的半导体封装的测试装置的作用。
图6示出根据本发明的一实施例的上部插座的结构，(a)为图示出上面的图，(b)为图示出下面的图。
图7示出根据本发明的一实施例的真空拾取器的结构，(a)为剖面图，(b)为立体图。
图8及图9为图示出根据本发明的一实施例的上部插座和真空拾取器之间的结合关系的图。
图10为图示出根据本发明的另一实施例的上部插座和真空拾取器之间的结合关系的图，是部分放大图。
附图标记说明
10：下部封装 20：上部封装
30：测试器 40：下部插座
50：推进器 60：上部插座
62：绝缘垫 63：绝缘垫孔
64：安装槽 70、700：真空拾取器
81：粘合带 100、200：半导体封装的测试装置
641、742：带容纳槽 710：主体部
711、731、741：真空孔 730：封装接触部
740：插座接触部
具体实施方式
下面，参照附图，详细说明根据本发明半导体封装的测试装置。
本发明可以进行各种变更，可以具有多种实施例，对于特定实施例，在附图中进行例示且在详细说明中进行具体说明。
但，这并非旨在以特定实施形态限定本发明，应理解为包括包含于本发明的思想及技术范围内的所有变更、等同物和代替物。
当提及某构成要素“连接”或“联接”于其他构成要素时，应理解为，可以直接连接或联接于该其他构成要素，但也有可能中间存在有其他构成要素，相反，当提及某构成要素“直接连接”或“直接联接”于其他构成要素时，应理解为，中间不存在其他构成要素。
在本说明书中所使用的术语，仅用于说明特定实施例，并非意在限定本发明。只要在文理上未明确表示不同，单数的表达包括复数的表达。
在本说明书中，对于“包含”或“具有”等的术语，应理解为，用于指定在说明书上记载的特征、数字、步骤、运转、构成要素、部件或它们的组合的存在，并非事先排除一个或一个以上的其他特征或数字、步骤、运转、构成要素、部件或它们的组合的存在或附加可能性。
第一、第二等的术语可以用于说明各种构成要素，但是所述构成要素并不限定于所述术语。所述术语仅用于从一个构成要素区别出另一个构成要素的目的。
而且，参照各附图来说明的实施例的构成要素，并不仅仅局限适用于相应实施例，在维持本发明的技术思想的范围内，可应用于其他实施例，并且，应当理解，即使省略另行的说明，多个实施例也可以重新体现为整合的一个实施例。
而且，在参照附图进行说明的过程中，与附图标记无关地，向相同构成要素赋予了相同或有所关联的参考符号并省略了对其的重复的说明。在说明本发明的过程中，当判断有关公知技术的具体说明有可能不必要地混淆本发明的要旨时，将省略其详细说明。
图4概略示出本发明的层叠封装形态的半导体封装的测试装置，图5用于说明本发明的层叠封装形态的半导体封装的测试装置的作用。只是，图4和图5为了便于说明层叠封装形态的半导体封装的测试装置的结构和作用而概略进行图示，对于本发明的上部插座和真空拾取器的结合形态，可参照图8和图9。
而且图6示出根据本发明的一实施例的上部插座的结构，(a)为图示出上面的图，(b)为图示出下面的图，图7示出根据本发明的一实施例的真空拾取器的结构，(a)为剖面图，(b)为立体图，图8及图9为图示出根据本发明的一实施例的上部插座和真空拾取器之间的结合关系的图。
如图4所示，层叠封装形态的半导体封装的测试装置200用于利用预先甄选为合格产品的上部封装20来检测下部封装10的层叠封装型(POP)的半导体封装的测试，可以以电为媒介连接生成测试信号的测试器30和层叠封装型(POP)的半导体封装。
半导体封装的测试装置200包括：安装于测试器30的下部插座40；安装有下部插座40的插座外壳111及引导外壳120；搭载有上部插座60且可接受来自驱动部(未图示)的移动力而移动的推进器50；结合于推进器50的上部插座60；安装于上部插座60，以能够吸附下部封装10的真空拾取器700。
下部插座40搭载于测试器30，使测试器30与位于上侧的下部封装10形成电连接。下部插座40配置在插座外壳111内，包括第一导电部41与绝缘部42而构成。
第一导电部41可以为在弹性绝缘物质内排列有导电粒子的形态，也可以为内置有弹簧的弹簧针形态。
推进器50可接受来自驱动部(未图示)的移动力而进行移动，以接近下部插座40侧或远离下部插座40。推进器50在内侧具有容纳上部封装20的腔室52和用于传递真空压的真空通道51，真空通道51与外部的真空压发生装置(未图示)连接，将从真空压发生装置生成的真空压传递到真空拾取器700。
上部插座60结合于推进器50的一侧，以能够密封腔室52。上部插座60搭载放置在腔室52的上部封装20(上部封装可以为预先甄选的合格产品封装)，在进行测试时，与放置在下侧的下部封装10电连接。如图6所示，上部插座60包括覆盖腔室52的绝缘垫62和，通过绝缘垫62来支撑的多个第二导电部61。
绝缘垫62可以以弹性绝缘材料或非弹性绝缘材料来形成。非弹性绝缘材料的绝缘垫62在上部插座60联接于下部封装10时，有利于向下部插座40侧加压下部封装10。如果非弹性绝缘材料的绝缘垫62稳定加压下部封装10，则可使下部封装10的下部端子11稳定联接于下部插座40的第一导电部41。作为这样的非弹性绝缘材料，可以使用聚酰亚胺、工程塑料，或者除此之外各种非弹性绝缘材料。不同于此，绝缘垫62可以以弹性绝缘材料来构成，作为这样的弹性绝缘材料，可利用具有交联结构的耐热性的高分子物质，例如，硅橡胶等。
第二导电部61以沿厚度方向贯通绝缘垫62的方式形成，且由绝缘垫62支撑。第二导电部61可以以在弹性绝缘物质内包含有多个导电粒子的形态形成，构成第二导电部61的弹性绝缘物质可以使用与绝缘垫62的弹性绝缘材料相同的材料。
在绝缘垫62的中央部分具有绝缘垫孔63。绝缘垫孔63以与腔室52的真空通道51连通的方式构成，可使腔室52的真空压传递。
在上部插座60的下面具有安装真空拾取器700的安装槽64(其中，上部插座的下面是指，与下部封装10相向的部分，上部插座的上面是指，与上部封装20相向的部分)。安装槽64以包围绝缘垫孔63的环形态的槽形成。
如后所述，真空拾取器700通过粘合带81附着于形成在上部插座60的下面的安装槽64而进行安装。真空压或释放压通过真空压发生装置的工作，通过真空通道51、腔室52、绝缘垫孔63传递到真空拾取器700。真空拾取器700在维持真空状态的同时下降并吸附作为检测对象的下部封装10，如果推进器50加压上部插座60，则真空拾取器700被压缩的同时，加压下部封装10或者解除真空状态，使完成检测的下部封装10可位置于装载装置(未图示)。
图7为示出根据本发明的一实施例的真空拾取器的结构的剖面图和立体图。如图所示，根据本发明的一实施例的真空拾取器700具有与上部插座60的绝缘垫孔63连通的真空孔711、731、741，且构成为包括硅或橡胶材质的主体部710和，以聚酰亚胺薄膜、工程塑料或合成树脂中的任意一种材料形成的插座接触部740及封装接触部730。
主体部710构成真空拾取器700的主体，在圆柱或圆锥台形状的中央部分以贯通形成有第一真空孔711的形态形成。通过真空压发生装置的工作而提供的真空压或释放压经过推进器的真空通道51和腔室52、绝缘垫孔63传递到第一真空孔711。这样的主体部710为了提高真空吸附性能以橡胶材质或硅材质形成。而且在本说明书中，主体部710的上面是意指与上部插座60相向的部分，主体部710的下面是意指与下部封装10相向的部分。
封装接触部730结合于主体部710的下面。封装接触部730作为与下部封装10接触的部分，在圆板的中央部分以贯通形成有与主体部710的第一真空孔711连接的第二真空孔731的形态形成。
封装接触部730具有比主体部710大的宽度，主体部710的下面结合于封装接触部730的上面，以露出封装接触部730的上面外侧边缘部分的方式结合。因此，封装接触部730为覆盖主体部710的下面的形态，使得封装接触部730的第二真空孔731的直径形成得小于主体部710的第一真空孔711的直径。
优选地，为了能够更稳定地拾取下部封装10，与下部封装10接触的封装接触部730的接触面积为下部封装10的上面面积的5％以上。其中，下部封装10的上面是指，与上部插座60相向的部分。
而且，如果封装接触部730的厚度t4变厚，则会增加真空拾取器700的整体荷重，有可能引起下部封装10的损伤，因此封装接触部的厚度t4优选形成为真空拾取器700的整体厚度t的5％到10％程度的厚度。
封装接触部730可以以聚酰亚胺薄膜、工程塑料、合成树脂等硬质的防粘材料来形成。因此，紧贴于下部封装的真空拾取器700部分以防粘材料形成，使得可在一定程度上防止下部封装粘于真空拾取器700。
进而，根据本发明的一实施例的封装接触部730具有不与真空拾取器700的主体部710结合而剩下的封装接触部730的上面外侧边缘部分，从硅或橡胶材质的主体部710涌出的硅油等在封装接触部730的上面外侧边缘部分停留，从而硅油向封装接触部730和下部封装10之间移动而使得能够防止大部分的下部封装10粘于真空拾取器700的发粘(Sticky)现象，从而可容易地分离下部封装10。
插座接触部740结合于主体部710的上面。插座接触部740作为插入于上部插座60的安装槽64，而结合于上部插座60的部分，在圆板的中央部分以贯通形成有与主体部710的第一真空孔711连接的第三真空孔741的形态形成。
插座接触部740具有比主体部710大的宽度，以使主体部710的上面附着于插座接触部740的下面的方式构成。因此，插座接触部740为覆盖主体部710的上面的形态，插座接触部740的第三真空孔741的直径以小于或等于主体部710的第一真空孔711的直径的方式形成。图7示例性地示出插座接触部740的第三真空孔741的直径小于等于主体部710的第一真空孔711的直径的情形。
插座接触部740可以以聚酰亚胺薄膜、工程塑料、合成树脂等硬质的防粘材料来形成。
在硅或橡胶材质的主体部710上面形成有硬质材料的插座接触部740，可以缓解因真空拾取器700的反复使用导致的主体部710的收缩现象，从而真空拾取器700可稳定吸附下部封装10而无拾取错误，因此具有延长真空拾取器700的寿命的效果。为此，优选地，插座接触部的厚度t3具有真空拾取器700的整体厚度t的3％以上的厚度。
如此构成的真空拾取器700以通过双面胶等的粘合带81附着于上部插座60的安装槽64而形成结合。如图8所示，事先在真空拾取器700的安装槽64附着粘合带81之后，将真空拾取器700的插座接触部740插入于安装槽64，使得插座接触部740附着于粘合带81，从而使真空拾取器700结合于上部插座60。
对此进行更仔细地观察，如图9所图示，粘合带81具有比安装槽64的宽度w1小的宽度w2，并附着于安装槽64的中央部分。真空拾取器700的插座接触部740具有与安装槽64的宽度w1相同的宽度，在安装槽64内附着于粘合带81而与上部插座60结合。
形成在上部插座60的下面的安装槽64具有容纳粘合带81和真空拾取器的插座接触部740的深度，安装槽64的深度t1可形成得比粘合带81的厚度t2加上插座接触部740的厚度t3的厚度深。像这样，如果将安装槽64的深度形成得深，真空拾取器700可更坚固地安装于上部插座60。
由于粘合带81也包含有粘稠的油成分，在反复使用真空拾取器700时，粘合带81可能被推挤到安装槽64的边缘部分，从被推挤到边缘部分的粘合带81涌出的粘稠的油成分，如果沿着真空拾取器700流向下部封装10的上面侧，则有可能发生下部封装10粘在真空拾取器700的发粘现象。
因此，在本发明的一实施例中，将具有比安装槽64的宽度w1小的宽度w2的粘合带81附着于安装槽64的中央部分，使得具有与安装槽64的宽度w1相同的宽度的插座接触部740覆盖宽度小的粘合带81，由此，从粘合带81涌出的粘稠的油成分无法从插座接触部740的上面脱离，使得能够确实防止因粘合带81的粘稠的油成分导致的下部封装10粘在真空拾取器700的发粘现象。
图10为图示出根据本发明的另一实施例的上部插座和真空拾取器之间的结合关系的图，是部分放大图。
在反复使用真空拾取器700时，粘合带81有可能被推挤出安装槽64的中央。为了防止出现这种情况，如图10的(a)所示，在上部插座60的安装槽64的中央部分挖出槽并设置第一带容纳槽641，或者如图10的(b)所示，可在插座接触部740的上面中央部分挖出槽并设置第二带容纳槽742。
第一带容纳槽641或第二带容纳槽742以容纳粘合带81的厚度t2的一部分的方式形成。粘合带81坚固地附着于第一带容纳槽641或第二带容纳槽742，在反复使用真空拾取器700时，也不会使粘合带81从安装槽64的中央被推挤到外侧，从粘合带81涌出的粘稠的油成分的一部分被容纳于第一带容纳槽641或第二带容纳槽742，能够减少油的流出，可更为确实地防止从粘合带81溶出的粘稠的油成分向真空拾取器700的下部移动。
而且，虽然在附图中未进行图示，在上部插座60的安装槽64的中央部分设置第一带容纳槽641，在与第一带容纳槽641相向的插座接触部740的上面设置第二带容纳槽742，从而还可将粘合带81设置于第一带容纳槽641和第二带容纳槽742。
如此，在根据本发明的一实施例的测试装置200中，真空拾取器700通过双面胶等的粘合带81附着于上部插座60的安装槽64而形成结合。因此，可以使真空拾取器700容易地结合于上部插座60，从而结合便利性增大，在上部插座60或真空拾取器700中的任意一个发生不良时，可以只更换发生不良的部分，具有可减少更换费用的效果。
然后，对于根据本发明的一实施例的层叠封装形态的半导体封装的测试装置的作用进行观察。图5用于说明层叠封装形态的半导体封装的测试装置的作用。
如图5的(a)所示，推进器50通过驱动部而移动，真空拾取器700下降并吸附下部封装10之后，真空拾取器700将吸附的下部封装10运载到下部插座40之上，并使下部封装10的下部端子11与下部插座40的第一导电部41接触。
之后，如图5的(b)所示，在推进器50向下部插座40侧移动时，真空拾取器700被压缩的同时加压下部封装10，因此，下部封装10的下部端子11与下部插座40的第一导电部41形成联接，通过推进器50的移动，上部插座60的第二导电部61联接于下部封装10的上部端子12。此时，推进器50的加压力通过上部插座60传递到下部封装10，由此，测试器30和下部插座40和下部封装10和上部插座60及上部封装20形成电连接。在此状态下，从测试器30生成的测试信号传递到下部封装10及上部封装20，因此，可以对下部封装10的正常运转与否及下部封装10是否很好地匹配于上部封装20进行电测试。
在完成测试之后，真空拾取器700上升，吸附于真空拾取器700的下部封装10根据推进器50的移动，容易地从下部插座40进行卸载而无发粘现象，并以移动到装载装置(未图示)的方式进行运转。如此，根据本发明的一实施例的半导体封装的测试装置，即使在测试层叠封装形态的半导体封装时，下部封装也不粘于真空拾取器，因此可使测试后完成检测的下部封装容易位置于装载装置，可有效进行整体测试工序。
以上，相关于用于例示出本发明的原理的优选实施例，图示并说明了本发明，但是本发明并非限定于如上所述进行图示并说明的构成及作用。本领域的普通技术人员容易理解，在不脱离所附权利要求书的思想及范围内，可对本发明实施多种变更及修改。

Claims (7)

1.一种半导体封装的测试装置，作为层叠封装型的半导体封装的测试装置，包括下部插座、上部插座及真空拾取器，所述下部插座搭载于测试器，与放置在上侧的下部封装联接，所述上部插座安装于推进器，并搭载上部封装，与放置在下侧的所述下部封装联接，所述真空拾取器结合于所述上部插座，能够吸附所述下部封装，其特征在于，
所述上部插座具有绝缘垫孔和包围所述绝缘垫孔的安装槽，
所述真空拾取器具有与所述绝缘垫孔连通的真空孔，构成为包括硅或橡胶材质的主体部和，以聚酰亚胺薄膜、工程塑料或合成树脂中的任意一种材料形成的插座接触部及封装接触部，
通过由所述插座接触部以粘合带附着于所述安装槽，所述真空拾取器结合于所述上部插座。
2.根据权利要求1所述的半导体封装的测试装置，其特征在于，
所述粘合带具有比所述安装槽的宽度小的宽度，所述插座接触部具有与所述安装槽的宽度相同的宽度。
3.根据权利要求1所述的半导体封装的测试装置，其特征在于，
所述粘合带附着于所述安装槽的中央部分。
4.根据权利要求1所述的半导体封装的测试装置，其特征在于，
在所述安装槽的中央部分形成有第一带容纳槽，所述第一带容纳槽容纳所述粘合带的厚度的一部分。
5.根据权利要求1所述的半导体封装的测试装置，其特征在于，
在所述插座接触部的上面中央部分形成有第二带容纳槽，所述第二带容纳槽容纳所述粘合带的厚度的一部分。
6.根据权利要求1所述的半导体封装的测试装置，其特征在于，
所述安装槽的深度形成得比所述粘合带加上所述插座接触部的厚度深。
7.根据权利要求1所述的半导体封装的测试装置，其特征在于，
所述封装接触部的面积为所述下部封装的上面面积的5％以上。
CN202310038178.4A 2022-05-24 2023-01-10 半导体封装的测试装置 Pending CN117116790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220063526A KR20230163784A (ko) 2022-05-24 2022-05-24 반도체 패키지의 테스트 장치
KR10-2022-0063526 2022-05-24

Publications (1)

Publication Number Publication Date
CN117116790A true CN117116790A (zh) 2023-11-24

Family

ID=87424457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310038178.4A Pending CN117116790A (zh) 2022-05-24 2023-01-10 半导体封装的测试装置

Country Status (4)

Country Link
US (1) US20230384368A1 (zh)
KR (1) KR20230163784A (zh)
CN (1) CN117116790A (zh)
TW (1) TWI802527B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM480762U (zh) 2014-03-12 2014-06-21 Chroma Ate Inc 具散熱模組之堆疊封裝構造測試裝置
KR101555965B1 (ko) 2014-04-09 2015-09-25 주식회사 레더스 테스트 핸들러의 픽커용 진공노즐
US10797038B2 (en) * 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
US10656200B2 (en) * 2016-07-25 2020-05-19 Advantest Test Solutions, Inc. High volume system level testing of devices with pop structures
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
TWI760155B (zh) * 2020-03-26 2022-04-01 南韓商Ｔｓｅ有限公司 半導體封裝的測試裝置
TWI829392B (zh) * 2020-10-24 2024-01-11 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法及晶片結構

Also Published As

Publication number Publication date
TWI802527B (zh) 2023-05-11
US20230384368A1 (en) 2023-11-30
TW202347599A (zh) 2023-12-01
KR20230163784A (ko) 2023-12-01

Similar Documents

Publication Publication Date Title
US6763581B2 (en) Method for manufacturing spiral contactor
TWI760155B (zh) 半導體封裝的測試裝置
JPS5823453A (ja) 半導体ウエハ−試験装置
EP1510826A1 (en) Integrated printed circuit board and test contactor for high speed semiconductor testing
US20070109000A1 (en) Inspection device and inspection method
US8550825B2 (en) Electrical interconnect device
CN115719741A (zh) 半导体封装测试装置
CN117116790A (zh) 半导体封装的测试装置
JP4940269B2 (ja) 半導体ウェハのテスト装置、半導体ウェハのテスト方法及び半導体ウェハ用プローブカード
KR102496532B1 (ko) 반도체 패키지의 테스트 장치
KR20230031755A (ko) 반도체 패키지의 테스트 장치
KR102629075B1 (ko) 반도체 패키지의 테스트 장치
KR20230106349A (ko) 반도체 패키지의 테스트 장치
KR102612764B1 (ko) 반도체 패키지의 테스트 장치
US11994554B2 (en) Test apparatus for semiconductor package
KR20230051944A (ko) 반도체 패키지의 테스트 장치
KR102644471B1 (ko) 반도체 패키지의 테스트 장치
TW202419876A (zh) 圖像感測器封裝測試裝置
JP2024068132A (ja) イメージセンサパッケージのテスト装置
KR980010450A (ko) 인쇄회로기판 상에 삽입된 소켓을 갖는 반도체 칩 패키지의 전기적 특성 검사 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination