CN117116210A - 像素电路、驱动方法、显示基板及显示装置 - Google Patents

像素电路、驱动方法、显示基板及显示装置 Download PDF

Info

Publication number
CN117116210A
CN117116210A CN202311101159.8A CN202311101159A CN117116210A CN 117116210 A CN117116210 A CN 117116210A CN 202311101159 A CN202311101159 A CN 202311101159A CN 117116210 A CN117116210 A CN 117116210A
Authority
CN
China
Prior art keywords
circuit
voltage
transistor
driving
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311101159.8A
Other languages
English (en)
Inventor
侯唯玮
李秋婕
王培�
张凯
王建波
张淞
谭语
李增辉
刘迎盈
周小虎
任锋
周极伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311101159.8A priority Critical patent/CN117116210A/zh
Publication of CN117116210A publication Critical patent/CN117116210A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种像素电路、驱动方法、显示基板及显示装置。所述像素电路包括：补偿电路、数据写入电路、驱动电路、发光控制电路和存储电路；所述补偿电路与所述存储电路电连接，用于对所述存储电路进行充电，得到补偿电压；所述数据写入电路与所述存储电路电连接，用于将数据电压写入所述存储电路，以基于所述补偿电压和所述数据电压确定驱动电压；所述驱动电路和所述发光控制电路电连接，用于基于所述驱动电压驱动发光器件发光。

Description

像素电路、驱动方法、显示基板及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路、驱动方法、显示基板及显示装置。
背景技术
当前像素电路为7T1C电路，在对像素进行初始化时，会存在漏电问题，并且由于漏电程度或者初始化程度不同导致显示亮度不同。
发明内容
有鉴于此，本申请的目的在于提出一种像素电路、驱动方法、显示基板及显示装置用以解决或部分解决上述技术问题。
基于上述目的，本申请的第一方面提出了一种像素电路，包括：补偿电路、数据写入电路、驱动电路、发光控制电路和存储电路；
所述补偿电路与所述存储电路电连接，用于对所述存储电路进行充电，得到补偿电压；
所述数据写入电路与所述存储电路电连接，用于将数据电压写入所述存储电路，以基于所述补偿电压和所述数据电压确定驱动电压；
所述驱动电路和所述发光控制电路电连接，用于基于所述驱动电压驱动发光器件发光。
在一些实施例中，所述补偿电路包括第一补偿电路和第二补偿电路；
所述第一补偿电路的第一端与所述驱动电路连接，所述第一补偿电路的第二端通过第一节点与所述存储电路的第一极电连接；
所述第二补偿电路通过第二节点与所述存储电路的第二极电连接。
在一些实施例中，所述数据写入电路的第一端用于接收所述数据电压，所述数据写入电路的第二端通过所述第二节点与所述存储电路的所述第二极电连接。
在一些实施例中，所述驱动电路的控制极与所述第一节点电连接，所述驱动电路的第一端用于接收电源电压，所述驱动电路的第二端与所述发光控制电路电连接；
所述驱动电路用于基于所述驱动电压控制驱动电流，以基于所述驱动电流控制所述发光器件发光。
在一些实施例中，还包括：复位电路；
所述复位电路与所述存储电路电连接，用于对所述存储电路进行复位。
在一些实施例中，所述第一补偿电路包括第一补偿晶体管；所述第二补偿电路包括第二补偿晶体管；所述第一补偿晶体管和所述第二补偿晶体管为共用控制极；所述存储电路包括存储电容；所述数据写入电路包括数据写入晶体管；所述复位电路包括复位晶体管；所述驱动电路包括驱动晶体管；所述发光控制电路包括发光控制晶体管；
所述复位晶体管的第一极、所述第二补偿晶体管的第二极以及所述存储电容的第二极与所述第二节点电连接，所述复位晶体管的第二极、所述第一补偿晶体管的第一极以及所述存储电容的第一极与所述第一节点电连接；所述复位晶体管用于基于所述第二补偿晶体管接收到的参考电压对所述存储电容进行复位，得到初始电压；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与电源线连接；所述第一补偿晶体管用于基于所述驱动晶体管接收的电源电压和所述驱动晶体管的阈值电压对所述存储电容进行充电，以根据所述电源电压、所述阈值电压和所述初始电压确定补偿电压；
所述数据写入晶体管的第一极用于接收所述数据电压，第二极与所述第二节点电连接；所述数据写入晶体管用于将所述数据电压写入所述存储电容，以基于所述补偿电压和所述数据电压确定所述驱动电压；
所述驱动晶体管的第二极与所述发光控制晶体管的第一极电连接，所述驱动晶体管用于基于所述驱动电压控制驱动电流；所述发光控制晶体管的第二极与所述发光器件电连接，所述发光控制晶体管用于基于所述驱动电流控制所述发光器件发光。
在一些实施例中，还包括：控制极连接线；
所述控制极连接线用于连接所述第一补偿晶体管的控制极和所述第二补偿晶体管的控制极。
基于同一个发明构思，本申请的第二方面提出了一种驱动方法，应用于第一方面所述的像素电路，所述方法包括：
对存储电路进行复位，得到初始电压；
通过补偿电路对所述存储电路进行充电，基于所述初始电压确定补偿电压；
通过数据写入电路将数据电压写入所述存储电路，基于所述补偿电压和得到数据电压确定驱动电压；
基于所述驱动电压控制驱动电流，通过所述驱动电流驱动发光器件发光。
基于同一个发明构思，本申请的第三方面提出了一种显示基板，包括第一方面的像素电路。
基于同一个发明构思，本申请的第四方面提出了一种显示装置，包括第三方面的显示基板。
从上面所述可以看出，本申请提供的像素电路、驱动方法、显示基板及显示装置。所述像素电路包括：补偿电路、数据写入电路、驱动电路、发光控制电路和存储电路。所述补偿电路与所述存储电路电连接，用于对所述存储电路进行充电，得到补偿电压。通过对存储电路进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件亮度不同的现象。所述数据写入电路与所述存储电路电连接，用于将数据电压写入所述存储电路，以基于所述补偿电压和所述数据电压确定驱动电压。所述驱动电路和所述发光控制电路电连接，用于基于所述驱动电压驱动发光器件发光。同时，本申请提出的像素电路相对于现有技术中的7T1C像素电路，减少了电路元件数量，可以减少电路尺寸和电路空间，提升面内利用率，在提升像素密度设计上限的同时，也可以降低像素电路功能层的密度。同时由于电路元件数量减少，可以降低不良率。并且可以减少工艺面积，从而降低功耗。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本申请实施例的7T1C电路的结构示意图；
图1B为本申请实施例的7T1C电路的时序图；
图1C为本申请实施例的7T1C电路的layout结构示意图；
图2A为本申请实施例的像素电路的结构示意图；
图2B为本申请另一实施例的像素电路的结构示意图；
图2C为本申请另一实施例的像素电路的结构示意图；
图2D为本申请另一实施例的像素电路的结构示意图；
图2E为本申请另一实施例的像素电路的结构示意图；
图2F为本申请另一实施例的像素电路的结构示意图；
图2G为本申请另一实施例的像素电路的结构示意图；
图2H为本申请实施例的像素电路的layout结构示意图；
图3A为本申请实施例的驱动方法的流程图；
图3B为本申请实施例的像素电路的时序图；
图3C为本申请实施例的初始化阶段的像素电路的示意图；
图3D为本申请实施例的补偿阶段的像素电路的示意图；
图3E为本申请实施例的数据写入阶段的像素电路的示意图；
图3F为本申请实施例的发光阶段的像素电路的示意图。
附图标记说明：
100、像素电路；
110、补偿电路，111、第一补偿电路、112，第二补偿电路；120、数据写入电路；130、驱动电路；140、发光控制电路；150、存储电路；160、发光器件；170、复位电路；
211、第一补偿晶体管，212，第二补偿晶体管；220、数据写入晶体管；230、驱动晶体管；240、发光控制晶体管；250、存储电容；270、复位晶体管。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
基于背景技术的描述，如图1A所示，图1A为7T1C电路的结构示意图，7T1C电路由7个晶体管和1个电容组成。其中，T1为复位晶体管，T2为补偿晶体管，T3为驱动晶体管，T4为数据写入晶体管，T5和T6为发光控制晶体管，T7为阳极复位晶体管。7T1C电路采用两个参考信号两个复位信号对驱动晶体管T3的栅极进行复位，复位效率低。另外，由于复位晶体管T1和补偿晶体管T2不能完全关闭，容易导致驱动晶体管T3的栅极漏电的问题。并且由于驱动晶体管T3的栅极漏电程度不同或者初始化程度不同，容易出现发光器件亮度不同的问题。
如图1B所示，图1B为7T1C电路的时序图，7T1C电路包括三个时序阶段。第一时序阶段为初始化阶段，复位晶体管T1导通，通过复位晶体管T1源极接收到的参考信号Vinit和栅极接收到的复位信号VReset对驱动晶体管T3的栅极进行复位。第二时序阶段为补偿阶段，补偿晶体管T2、驱动晶体管T3和数据写入晶体管T4导通，将数据写入晶体管T4源极接收到的数据电压VData写入驱动晶体管T3的栅极，此时驱动晶体管T3的栅极电压为VData+Vth。同时，阳极复位晶体管T7导通，对驱动晶体管T3的漏极进行初始化。第三时序阶段为发光阶段，发光控制晶体管T5和T6导通，基于发光控制晶体管T5接收到的电源电压VDD，将补偿后的驱动晶体管T3的栅极电压VData+Vth写入驱动晶体管T3的漏极，驱动发光器件发光。
如图1C所示，图1C为7T1C电路的layout结构示意图。7T1C电路的layout结构包括：7个晶体管(T1-T7)、一个电容(AND)、三条栅极控制线、参考电压、电源电压和数据电压。由于7T1C电路结构复杂，7T1C电路的layout结构面内利用率低。
基于上述描述，本实施例提出了一种像素电路，通过对存储电路进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件亮度不同的现象。
如图2A所示，该像素电路100包括：
补偿电路110、数据写入电路120、驱动电路130、发光控制电路140和存储电路150；
所述补偿电路110与所述存储电路150电连接，用于对所述存储电路150进行充电，得到补偿电压；
所述数据写入电路120与所述存储电路150电连接，用于将数据电压写入所述存储电路150，以基于所述补偿电压和所述数据电压确定驱动电压；
所述驱动电路130和所述发光控制电路140电连接，用于基于所述驱动电压驱动发光器件160发光。
在本实施例中，像素电路100运行过程包括四个时序阶段，具体为初始化阶段、补偿阶段、数据写入阶段和发光阶段。
在初始化阶段，对存储电路150两端的电位进行复位，即对存储电路150的电压进行复位得到复位电压，复位电压为0。
在补偿阶段，通过补偿电路110对存储电路150进行充电，得到补偿电压。
在数据写入阶段，通过数据写入电路120将数据电压写入存储电路150，基于补偿电压和数据电压确定驱动电压。
在发光阶段，基于驱动电压控制驱动电路130的驱动电流，基于驱动电流控制发光控制电路140，并使得发光器件160发光。其中，发光器件160可以为发光二极管。发光器件160设置有像素，从而实现像素的点亮。
本申请实施例中，通过对存储电路150进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件160亮度不同的现象。另外，本实施例提出的像素电路100相对于现有技术中的7T1C像素电路，减少了电路元件数量，可以减少电路尺寸和电路空间，提升面内利用率，在提升像素密度设计上限的同时，也可以降低像素电路功能层的密度。同时由于电路元件数量减少，可以降低不良率。并且可以减少工艺面积，从而降低功耗。
在一些实施例中，如图2B所示，所述补偿电路110包括第一补偿电路111和第二补偿电路112；
所述第一补偿电路111的第一端与所述驱动电路130连接，所述第一补偿电路111的第二端通过第一节点与所述存储电路150的第一极电连接；
所述第二补偿电路112通过第二节点与所述存储电路150的第二极电连接。
在本实施例中，第一补偿电路111的第一端与驱动电路130的第二端连接，第一补偿电路111的第二端通过第一节点N1与储存电路150的第一极电连接。驱动电路130的控制极与第一节点电连接，驱动电路130的第一端用于接收电源电压，例如驱动电路130的第一端与电源线连接。第一补偿电路111用于通过驱动电路130对储存电路150进行充电。
第二补偿电路112的第一端用于接收参考电压，例如第二补偿电路112的第一端与参考电压信号连接。第二补偿电路112的第二端通过第二节点N2与储存电路150的第二极电连接。
在对存储电路150进行充电之前，第一节点的电位为第一复位电位Vinit，第二节点的电位为第二复位电位Vinit。在补偿阶段，第一补偿电路111和第二补偿电路112导通，在驱动电路130关闭时，驱动电路130的控制极与第一端之间的电压为阈值电压Vth，基于驱动电路130接收到的电源电压VDD和驱动电路130的阈值电压Vth对存储电路150进行充电。在补偿阶段结束时刻，第一节点N1的第一补偿电位为VDD+Vth，第二节点N2的第二补偿电位为Vinit，存储电路150两端之间的补偿电压为VDD+Vth-Vinit。
本申请实施例中，通过电源电压VDD对存储电路150进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件160亮度不同的现象。
在一些实施例中，如图2C所示，所述数据写入电路120的第一端用于接收所述数据电压，所述数据写入电路120的第二端通过所述第二节点与所述存储电路150的所述第二极电连接。
在本实施例中，数据写入电路120的第一端用于接收数据电压，例如数据写入电路120的第一端与数据电压信号连接。数据写入电路120的第二端通过第二节点N2与存储电路150的第二极电连接。数据写入电路120用于将接收到的数据电压写入存储电路150。
在数据写入阶段，数据写入电路120导通，数据写入电路120将接收到的数据电压VData写入存储电路150。在数据写入阶段结束时刻，第二节点N2的第二写入电位为VData，第一节点N1的第一写入电位为VDD+Vth+VData-Vinit，存储电路150两端之间的驱动电压为VDD+Vth-Vinit。
本申请实施例中，通过数据写入电路120将数据电压写入存储电路150，从而基于确定的驱动电压驱动发光器件160发光。
在一些实施例中，如图2D所示，所述驱动电路130的控制极与所述第一节点电连接，所述驱动电路130的第一端用于接收电源电压，所述驱动电路130的第二端与所述发光控制电路140电连接；
所述驱动电路130用于基于所述驱动电压控制驱动电流，以基于所述驱动电流控制所述发光器件160发光。
在本实施例中，驱动电路130的控制极与第一节点N1电连接，驱动电路130的第一端用于接收电源电压，驱动电路130的第二端与发光控制电路140的第一端电连接。发光控制电路140的第二端与发光器件160电连接。
在发光阶段，基于驱动电压VDD+Vth-Vinit，控制驱动电路130导通，并且控制驱动电流驱动发光控制电路140导通，从而控制发光器件160发光。其中，驱动电流正比于数据电压与电源电压之差的平方，即驱动电流Ioled∝(VData-VDD)2。
本申请实施例中，基于驱动电压控制驱动电路130导通，并控制驱动电流，基于驱动电流控制发光控制电路140，从而使得发光器件160基于在驱动电流的驱动下发光。
在一些实施例中，如图2E所示，还包括：复位电路170；
所述复位电路170与所述存储电路150电连接，用于对所述存储电路150进行复位。
在本实施例中，复位电路170的第一端与第二节点N2电连接，复位电路170的第二端与第一节点N1电连接。
在初始化阶段，第二补偿电路112、复位电路170、第一补偿电路111和发光控制电路140均导通，基于第二补偿电路112接收到的参考电压对存储电路150两端的电位进行复位，即对第一节点N1和第二节点N2的电位进行复位。在初始化阶段结束时刻，第一节点N1的第一复位电位为Vinit，第二节点N2的第二复位电位为Vinit，存储电路150两端之间的复位电压为0。
本申请实施例中，在对存储电路150进行充电和数据写入之前，先对存储电路150进行复位，使得存储电路150两端之间的电压为0，避免出现存储电路150两端电压不为0导致确定的驱动电压不准确的问题，实现对发光器件160的准确驱动。另外，本实施例中的像素电路100采用一个参考信号对存储电路150进行复位，相对于现有技术中中7T1C像素电路采用两个初始信号(图1A中两个Vinit信号)进行复位，可以提高初始化效率。
通过存储电路150对第一节点N1进行复位，有较高的初始电压写入能力，可以有效降低写入程度不同的问题，从而避免出现发光器件160亮度不同的问题。
在一些实施例中，如图2F所示，所述第一补偿电路111包括第一补偿晶体管211；所述第二补偿电路112包括第二补偿晶体管212；所述第一补偿晶体管211和所述第二补偿晶体管212为共用控制极；所述存储电路150包括存储电容250；所述数据写入电路120包括数据写入晶体管220；所述复位电路170包括复位晶体管270；所述驱动电路130包括驱动晶体管230；所述发光控制电路140包括发光控制晶体管240。
所述复位晶体管270的第一极、所述第二补偿晶体管212的第二极以及所述存储电容250的第二极与所述第二节点电连接，所述复位晶体管270的第二极、所述第一补偿晶体管211的第一极以及所述存储电容250的第一极与所述第一节点电连接；所述复位晶体270管用于基于所述第二补偿晶体管212接收到的参考电压对所述存储电容250进行复位，得到初始电压。
所述驱动晶体管230的控制极与所述第一节点电连接，所述驱动晶体管230的第一极与电源线连接；所述第一补偿晶体管211用于基于所述驱动晶体管230接收的电源电压和所述驱动晶体管230的阈值电压对所述存储电容250进行充电，以根据所述电源电压、所述阈值电压和所述初始电压确定补偿电压。
所述数据写入晶体管220的第一极用于接收所述数据电压，第二极与所述第二节点电连接；所述数据写入晶体管220用于将所述数据电压写入所述存储电容250，以基于所述补偿电压和所述数据电压确定所述驱动电压。
所述驱动晶体管230的第二极与所述发光控制晶体管240的第一极电连接，所述驱动晶体管230用于基于所述驱动电压控制驱动电流；所述发光控制晶体管240的第二极与所述发光器件160电连接，所述发光控制晶体管240用于基于所述驱动电流控制所述发光器件160发光。
在本实施例中，各个晶体管均为P型晶体管，各个晶体管的控制极为栅极，第一极为源极，第二极为漏极。存储电容25的第一极为正极板，第二极为负极板。
复位晶体管270的源极、第二补偿晶体管212的漏极以及存储电容250的负极板与第二节点N2电连接。复位晶体管270的漏极、第一补偿晶体管211的源极、存储电容250的正极板以及驱动晶体管230的栅极与第一节点N1电连接。第二补偿晶体管212的源极用于接收参考电压VRef，例如第二补偿晶体管212的源极与参考电压信号电连接。数据写入晶体管220的源极用于接收数据电压VData，例如数据写入晶体管220的源极与数据电压信号电连接。驱动晶体管230的源极用于接收电源电压VDD，例如驱动晶体管230的源极与电源电压电连接。驱动晶体管230的漏极、第一补偿晶体管211的漏极以及发光控制电路240的源极电连接。发光控制电路240的漏极与发光器件160电连接。
在初始化阶段，第二补偿晶体管212、复位晶体管270、第一补偿晶体管211和发光控制晶体管240均导通，基于第二补偿晶体管212接收到的参考电压VRef对存储电容250两端的电位进行复位，即对第一节点N1和第二节点N2的电位进行复位。在初始化阶段结束时刻，第一节点N1的第一复位电位为Vinit，第二节点N2的第二复位电位为Vinit，存储电容250两端之间的复位电压为0。
在补偿阶段，第一补偿晶体管211和第二补偿晶体管212导通，在驱动晶体管230关闭时，驱动晶体管230的栅极与源极之间的栅源电压为阈值电压Vth，基于驱动晶体管230接收到的电源电压VDD和驱动晶体管230的阈值电压Vth对存储电容250进行充电。在补偿阶段结束时刻，第一节点N1的第一补偿电位为VDD+Vth，第二节点N2的第二补偿电位为Vinit，存储电容250两端之间的补偿电压为VDD+Vth-Vinit。
在数据写入阶段，数据写入晶体管220导通，数据写入晶体管220将接收到的数据电压VData写入存储电容250。在数据写入阶段结束时刻，第二节点N2的第二写入电位为VData。根据电容的自举升压原理，存储电容250的正极板与负极板之间的电压不会发生突变，因此，第一节点N1的第一写入电位为VDD+Vth+VData-Vinit，存储电容250两端之间的驱动电压为VDD+Vth-Vinit。
在发光阶段，基于驱动电压VDD+Vth-Vinit，控制驱动晶体管230导通，并且控制驱动电流驱动发光控制晶体管240导通，从而控制发光器件160发光。其中，驱动电流正比于数据电压与电源电压之差的平方，即驱动电流Ioled∝(VData-VDD)2。具体地，基于处于饱和区的晶体管的特性，驱动电流其中，驱动晶体管230的栅源电压Vgs为第一写入电位与电源电压VDD之差，因此，/>
如图2G所示，图2G为本申请另一实施例的像素电路的结构示意图。其中，T1为复位晶体管270，T2为数据写入晶体管220，T3为驱动晶体管230，T4-1为第一补偿晶体管211，T4-2为第二补偿晶体管212，T5为发光控制晶体管240。
本申请实施例中，通过电源电压VDD对存储电容250进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件亮度不同的现象。参考电压VRef与第一节点N1之间有第二补偿晶体管212和复位晶体管270两个晶体管，数据电压VData与第一节点N1之间有数据写入晶体管220和复位晶体管270两个晶体管，根据晶体管的物理特性，可以减少第一节点N1漏电的概率，从而避免漏电。
通过存储电容250对驱动晶体管230的栅极进行复位，有较高的初始电压写入能力，可以减少不同栅极电压造成写入程度不同的问题，从而避免出现发光器件160亮度不同的问题。
另外，本实施例提出的像素电路100相对于现有技术中的7T1C像素电路，减少了电路元件数量，可以减少电路尺寸和电路空间，提升面内利用率，在提升像素密度设计上限的同时，也可以降低像素电路功能层的密度。同时由于电路元件数量减少，可以降低不良率。并且可以减少工艺面积，从而降低功耗。
在一些实施例中，还包括：控制极连接线；
所述控制极连接线用于连接所述第一补偿晶体管211的控制极和所述第二补偿晶体管212的控制极。
在本实施例中，控制极连接线即栅极连接线，控制极即栅极。第一补偿晶体管211的栅极和第二补偿晶体管212的栅极通过栅极连接线连接。
如图2H所示，图2H为本申请实施例的像素电路的layout结构示意图。本申请实施例的像素电路的layout结构包括：5个晶体管(T1-T5，其中，T4-1和T4-2为共用栅极的晶体管，在图中为分离形态)、一个电容(AND)、三条栅极控制线(SW-1、SW-2和SW-3)、参考电压Vinit、电源电压VDD和数据电压VData。
其中，T1的栅极与SW-1连接，T2的栅极与SW-2(即SW-1+2H)连接，第一补偿晶体管T4-1的栅极和第二补偿晶体管T4-2的栅极通过栅极连接线与SW-3连接，T5的栅极与EM连接。T4-2的源极和T1的源极均与参考电压Vinit连接，T3的源极与电源电压VDD连接，T2的源极与数据电压VData连接。
像素电路100位于衬底基板上，像素电路具有至少一个功能层，所述栅极控制线和所述栅极连接线可以位于同一功能层，也可以分别位于不同功能层。
本申请实施例中，本实施例提出的像素电路100相对于现有技术中的7T1C像素电路，减少了电路元件数量，减少电路尺寸，提升像素密度设计上限的同时，也可以降低像素电路功能层的密度。同时由于电路元件数量减少，可以降低不良率。并且可以减少工艺面积，从而降低功耗。
基于同一个发明构思，本申请还提出了一种驱动方法，应用于上述实施例的所述的像素电路，如图3A所示，所述方法包括：
步骤301，对存储电路进行复位，得到初始电压。
步骤302，通过补偿电路对所述存储电路进行充电，基于所述初始电压确定补偿电压。
步骤303，通过数据写入电路将数据电压写入所述存储电路，基于所述补偿电压和得到数据电压确定驱动电压。
步骤304，基于所述驱动电压控制驱动电流，通过所述驱动电流驱动发光器件发光。
在本实施例中，如图3B所示，图3B为本申请实施例的像素电路的时序图。本实施例中的像素电路运行过程包括四个时序阶段，具体为初始化阶段、补偿阶段、数据写入阶段和发光阶段。
如图3C所示，图3C为本申请实施例的初始化阶段的像素电路的示意图。在初始化阶段，第二补偿晶体管T4-2、复位晶体管T1、第一补偿晶体管T4-1和发光控制晶体管T5均导通，基于第二补偿晶体管T4-2接收到的参考电压VRef对存储电容两端的电位进行复位，即对第一节点N1和第二节点N2的电位进行复位。在初始化阶段结束时刻，第一节点N1的第一复位电位为Vinit，第二节点N2的第二复位电位为Vinit，存储电容250两端之间的复位电压为0。
如图3D所示，图3D为本申请实施例的补偿阶段的像素电路的示意图。在补偿阶段，第一补偿晶体管T4-1和第二补偿晶体管T4-2导通，在驱动晶体管T3关闭时，驱动晶体管T3的栅极与源极之间的栅源电压为阈值电压Vth，基于驱动晶体管T3接收到的电源电压VDD和驱动晶体管T3的阈值电压Vth对存储电容进行充电。在补偿阶段结束时刻，第一节点N1的第一补偿电位为VDD+Vth，第二节点N2的第二补偿电位为Vinit，存储电容250两端之间的补偿电压为VDD+Vth-Vinit。
如图3E所示，图3E为本申请实施例的数据写入阶段的像素电路的示意图。在数据写入阶段，数据写入晶体管T2导通，数据写入晶体管T2将接收到的数据电压VData写入存储电容。在数据写入阶段结束时刻，第二节点N2的第二写入电位为VData。根据电容的自举升压原理，存储电容的正极板与负极板之间的电压不会发生突变，因此，第一节点N1的第一写入电位为VDD+Vth+VData-Vinit，存储电容两端之间的驱动电压为VDD+Vth-Vinit。
如图3F所示，图3F为本申请实施例的发光阶段的像素电路的示意图。在发光阶段，基于驱动电压VDD+Vth-Vinit，控制驱动晶体管T3导通，并且控制驱动电流驱动发光控制晶体管T5导通，从而控制发光器件发光。其中，驱动电流正比于数据电压与电源电压之差的平方，即驱动电流Ioled∝(VData-VDD)2。具体地，基于处于饱和区的晶体管的特性，驱动电流其中，驱动晶体管230的栅源电压Vgs为第一写入电位与电源电压VDD之差，因此，/>
本申请实施例中，通过电源电压VDD对存储电容进行充电得到补偿电压，可以提升补偿的均一性，避免出现发光器件亮度不同的现象。参考电压VRef与第一节点N1之间有第二补偿晶体管T4-2和复位晶体管T1两个晶体管，数据电压VData与第一节点N1之间有数据写入晶体管T2和复位晶体管T1两个晶体管，根据晶体管的物理特性，可以减少第一节点N1漏电的概率，从而避免漏电。
需要说明的是，本申请实施例的方法可以由单个设备执行，例如手机、可穿戴设备、计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本申请实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。
需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种显示基板，包括上述任意一实施例所述的像素电路。
上述实施例的显示基板执行如上述任一实施例所述的驱动方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
基于同一发明构思，本申请还提供了一种显示装置，在该显示装置上设有上述实施例所述的像素电路。该显示装置可以为：LCD液晶显示(液晶显示器，Liquid CrystalDisplay，简称LCD)、AR显示屏(增强现实，Augmented Reality，简称AR)、电子纸、OLED面板(有机发光二极管，Organic Light-Emitting Diode，简称OLED)、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、智能穿戴设备等具有显示功能的产品或部件。
因为显示装置上设有像素电路，能够提升补偿的均一性，避免出现发光器件亮度不同的现象。同时，减少了电路元件数量，可以减少电路尺寸，在提升像素密度设计上限的同时，也可以降低像素电路功能层的密度。同时由于电路元件数量减少，可以降低不良率。并且可以减少工艺面积，从而降低功耗。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：补偿电路、数据写入电路、驱动电路、发光控制电路和存储电路；
所述补偿电路与所述存储电路电连接，用于对所述存储电路进行充电，得到补偿电压；
所述数据写入电路与所述存储电路电连接，用于将数据电压写入所述存储电路，以基于所述补偿电压和所述数据电压确定驱动电压；
所述驱动电路和所述发光控制电路电连接，用于基于所述驱动电压驱动发光器件发光。
2.根据权利要求1所述的像素电路，其特征在于，
所述补偿电路包括第一补偿电路和第二补偿电路；
所述第一补偿电路的第一端与所述驱动电路连接，所述第一补偿电路的第二端通过第一节点与所述存储电路的第一极电连接；
所述第二补偿电路通过第二节点与所述存储电路的第二极电连接。
3.根据权利要求2所述的像素电路，其特征在于，
所述数据写入电路的第一端用于接收所述数据电压，所述数据写入电路的第二端通过所述第二节点与所述存储电路的所述第二极电连接。
4.根据权利要求2所述的像素电路，其特征在于，
所述驱动电路的控制极与所述第一节点电连接，所述驱动电路的第一端用于接收电源电压，所述驱动电路的第二端与所述发光控制电路电连接；
所述驱动电路用于基于所述驱动电压控制驱动电流，以基于所述驱动电流控制所述发光器件发光。
5.根据权利要求1所述的像素电路，其特征在于，还包括：复位电路；
所述复位电路与所述存储电路电连接，用于对所述存储电路进行复位。
6.根据权利要求2所述的像素电路，其特征在于，所述第一补偿电路包括第一补偿晶体管；所述第二补偿电路包括第二补偿晶体管；所述第一补偿晶体管和所述第二补偿晶体管为共用控制极；所述存储电路包括存储电容；所述数据写入电路包括数据写入晶体管；所述复位电路包括复位晶体管；所述驱动电路包括驱动晶体管；所述发光控制电路包括发光控制晶体管；
所述复位晶体管的第一极、所述第二补偿晶体管的第二极以及所述存储电容的第二极与所述第二节点电连接，所述复位晶体管的第二极、所述第一补偿晶体管的第一极以及所述存储电容的第一极与所述第一节点电连接；所述复位晶体管用于基于所述第二补偿晶体管接收到的参考电压对所述存储电容进行复位，得到初始电压；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与电源线连接；所述第一补偿晶体管用于基于所述驱动晶体管接收的电源电压和所述驱动晶体管的阈值电压对所述存储电容进行充电，以根据所述电源电压、所述阈值电压和所述初始电压确定补偿电压；
所述数据写入晶体管的第一极用于接收所述数据电压，第二极与所述第二节点电连接；所述数据写入晶体管用于将所述数据电压写入所述存储电容，以基于所述补偿电压和所述数据电压确定所述驱动电压；
所述驱动晶体管的第二极与所述发光控制晶体管的第一极电连接，所述驱动晶体管用于基于所述驱动电压控制驱动电流；所述发光控制晶体管的第二极与所述发光器件电连接，所述发光控制晶体管用于基于所述驱动电流控制所述发光器件发光。
7.根据权利要求6所述的像素电路，其特征在于，还包括：控制极连接线；
所述控制极连接线用于连接所述第一补偿晶体管的控制极和所述第二补偿晶体管的控制极。
8.一种驱动方法，其特征在于，应用于权利要求1至7任意一项所述的像素电路，所述方法包括：
对存储电路进行复位，得到初始电压；
通过补偿电路对所述存储电路进行充电，基于所述初始电压确定补偿电压；
通过数据写入电路将数据电压写入所述存储电路，基于所述补偿电压和得到数据电压确定驱动电压；
基于所述驱动电压控制驱动电流，通过所述驱动电流驱动发光器件发光。
9.一种显示基板，其特征在于，包括如权利要求1-7任一项所述的像素电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示基板。
CN202311101159.8A 2023-08-29 2023-08-29 像素电路、驱动方法、显示基板及显示装置 Pending CN117116210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311101159.8A CN117116210A (zh) 2023-08-29 2023-08-29 像素电路、驱动方法、显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311101159.8A CN117116210A (zh) 2023-08-29 2023-08-29 像素电路、驱动方法、显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN117116210A true CN117116210A (zh) 2023-11-24

Family

ID=88794369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311101159.8A Pending CN117116210A (zh) 2023-08-29 2023-08-29 像素电路、驱动方法、显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN117116210A (zh)

Similar Documents

Publication Publication Date Title
CN109637457B (zh) 像素电路、显示面板及显示装置
CN109712565B (zh) 一种像素电路、其驱动方法及电致发光显示面板
CN110136650B (zh) 像素电路、其驱动方法、阵列基板及显示装置
EP3789994B1 (en) Scan driver and display device
CN107331351B (zh) 一种像素补偿电路、其驱动方法、显示面板及显示装置
US20220415257A1 (en) Pixel circuit, display apparatus and driving method
US10115345B2 (en) Pixel circuit, driving method thereof and display panel
US10991783B2 (en) Scan driver and display device including the same
CN111696484A (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
US10096285B2 (en) Display driving integrated circuit, display device, and method of driving a display panel
WO2019015309A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置
US10546536B2 (en) Stage and organic light emitting display device using the same
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN114586091B (zh) 像素驱动电路及显示面板
US11238802B2 (en) Pixel circuit and driving method therefor, display panel, and display apparatus
CN114270430B (zh) 像素电路、其驱动方法及显示装置
US11657756B2 (en) Display panel and display apparatus
CN111445856A (zh) 驱动电路、驱动方法、显示面板及显示装置
US20210166636A1 (en) Pixel driving circuit, display panel and methods for driving the same
CN114724519B (zh) 像素电路、显示面板和显示装置
WO2020253315A1 (en) Pixel circuit, display panel, and display apparatus
US8723183B2 (en) Image display system having pixels with common electrodes
CN109524447B (zh) 有机发光显示面板和显示装置
CN117116210A (zh) 像素电路、驱动方法、显示基板及显示装置
CN111179864B (zh) 像素驱动电路及其驱动方法、显示装置、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination