CN117111001A - 转发式高逼真扩展目标实时模拟方法及系统 - Google Patents
转发式高逼真扩展目标实时模拟方法及系统 Download PDFInfo
- Publication number
- CN117111001A CN117111001A CN202310749471.1A CN202310749471A CN117111001A CN 117111001 A CN117111001 A CN 117111001A CN 202310749471 A CN202310749471 A CN 202310749471A CN 117111001 A CN117111001 A CN 117111001A
- Authority
- CN
- China
- Prior art keywords
- signal
- signals
- parallel
- digital
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims abstract description 67
- 238000004088 simulation Methods 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 23
- 238000005316 response function Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000009466 transformation Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 239000003550 marker Substances 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 230000003313 weakening effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000011161 development Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
- G01S7/4052—Means for monitoring or calibrating by simulation of echoes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种转发式高逼真扩展目标实时模拟方法及系统，本发明方法如下：接收天线接收雷达发射信号，通过射频下变频模块将接收到的雷达发射信号变为中频信号；高速信号采集模块对射频下变频后的中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；FPGA信号处理模块对8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号；高速数模变换模块先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；射频上变频模块对得到的模拟信号进行上变频，将中频信号变为射频信号，通过发射天线进行发射。
Description
技术领域
本发明属于雷达目标回波模拟技术领域，特别涉及一种转发式高逼真扩展目标实时模拟方法及系统。
背景技术
随着雷达理论与技术迅速发展，雷达分辨率不断提高，雷达目标回波模拟技术也从“点”目标回波模拟技术逐步发展为扩展目标回波模拟技术。扩展目标回波模拟技术是一种将目标回波看作是由部分散射点回波之和的技术，更接近真实的雷达目标回波。
在雷达系统测试过程及电子对抗领域中，扩展目标回波模拟技术都发挥着无可替代的作用；在雷达系统测试过程中，扩展目标回波模拟技术主要用于雷达系统的研究、开发、调试及验证，不仅节约了研制成本，还缩短了研发周期；在电子对抗领域中，扩展目标回波模拟技术用于模拟扩展目标的各种特性，通过截获雷达发射信号调制后来生成逼真假目标或假目标集群，起到欺骗迷惑敌方雷达的作用。扩展目标回波模拟技术比传统的“点”目标回波模拟技术过程更加复杂，实时性和逼真度也不是特别理想。
因此，如何实现高逼真扩展目标实时模拟系统成为本领域亟待解决的问题。
发明内容
基于上述的问题，本发明提供了一种转发式高逼真扩展目标实时模拟方法及系统，以克服现有雷达目标回波模拟技术中存在的逼真度低、实时性差的问题。
为了实现上述的目的，本发明采取如下技术方案：
一种转发式高逼真扩展目标实时模拟方法，包括如下步骤：
S1、接收天线接收雷达发射信号，再由射频下变频模块将接收到的雷达发射信号变为中频信号；
S2、高速信号采集模块对射频下变频后的中频信号进行高速采集，实现从模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；
S3、FPGA信号处理模块对8路并行数字信号进行检测、存储并调制后得到扩展目标回波信号；
S4、高速数模变换模块将所述的扩展目标回波信号进行并串转换，由8路信号变为1路信号，再通过数模转换，实现从数字信号变为模拟信号；
S5、射频上变频模块对经数模变换后的模拟信号进行上变频，实现从中频信号变为射频信号，再通过所述的发射天线进行发射。
作为优选方案，所述的步骤S3具体包括：
(1)8路并行希尔伯特变换对高速信号采集后的数字信号进行8路并行希尔伯特变换，实现从实信号变为复信号；
(2)包络检波并设置脉冲标志位，先计算复信号的包络，通过并行结构的滑窗平均值法削弱噪声的影响，再经过并行结构的一次差分法、二次差分法得到雷达脉冲信号上升沿和下降沿的变化特点，最后通过雷达脉冲信号上升沿和下降沿的变化特点来设置脉冲标志位，从而达到存储一个完整的雷达脉冲信号的目的；
(3)数字存储器根据脉冲标志位对延时后的复信号进行存储，再进行8路延时调制，即延时到了所设定的时间，再将所存储的信号进行读出，从而实现信号的延时调制；
(4)8路并行多普勒频率调制通过复乘法器将复信号与复多普勒频率信号进行8路并行复乘运算，实现信号的多普勒频率调制；
(5)8路并行卷积调制运算将经过延时、多普勒频率调制后的信号与含有幅度信息、散射点间距离信息的冲激响应函数之和进行8路并行卷积，得到扩展目标回波信号；
作为优选方案，所述的步骤(1)中，具体流程为：仿真得到希尔伯特变换滤波器的滤波系数，希尔伯特变换滤波器本质上是一个幅频特征为1的全通滤波器，其频率响应为：
式中，ω表示频率；验证仿真中的希尔伯特变换滤波器是否与所设的功能一致，如果满足要求，则将滤波系数进行导出，量化后载入FIR滤波器中，载入滤波器系数后的FIR滤波器将实信号变为复信号。
作为优选方案，所述的步骤(2)中，具体流程为：计算希尔伯特变换滤波器输出的复信号的包络B(n)，即对复信号进行取模运算；通过滑窗平均值法得到包络平滑后的样本点假设滑窗长度为L，包络总样本点个数为N，则第i段样本序列写为：
第i个包络平滑后的样本值为：
将得到的N个包络平滑后的样本值代替未经滑窗的N个包络样本值；再对其进行一次差分处理C1(n)＝A(n+1)-A(n)和两次差分处理C2(n)＝C1(n+1)-C1(n)后得到脉冲信号上升沿和下降沿的变化特点，由于雷达信号是8路并行传输的，因此对于雷达信号包络的计算、滑窗平均值法、一次差分法、二次差分法都采用并行结构的形式，最后根据雷达脉冲信号上升沿和下降沿的变化情况设置脉冲标志位。
作为优选方案，所述的步骤(3)中，具体流程为：将复信号延时至与脉冲标志位对齐，根据脉冲标志位将延时后的复信号存储至数字存储器中；将数字存储器中的信号根据目标与雷达之间的径向距离计算所对应的延时，再将延时根据FPGA系统时钟折算成所需的时钟周期计数个数；若目标与雷达之间的径向距离为R，FPGA系统时钟频率为fs，那么M路信号并行后的数据速率为M×fs，对应的时钟周期计数个数为
进一步优选的，采用的并行路数为M＝8，等时钟周期计数到了所需的个数，将数字存储器中的信号进行8路并行读出，从而实现信号的延时调制；
作为优选方案，所述的步骤(4)中，具体流程为：根据多普勒频率计算对应的频率控制字K，假设相位累加器的位宽为P，多普勒频率为fd，M路信号并行后的数据速率为M×fs，那么频率控制字的计算公式为K＝(fd/(M×fs))×2P，通过设置了频率控制字的直接数字式频率合成器DDS产生复多普勒频率信号。
进一步优选的，采用的并行路数为M＝8，将复多普勒频率信号与复信号进行8路并行复乘运算，实现信号的多普勒频率调制。
作为优选方案，所述的步骤(5)中，具体流程为：每个散射点都对应一个含有幅度信息、散射点间距离信息的冲激响应函数，将所要模拟的扩展目标的所有散射点所对应的冲激响应函数进行相加，经过延时、多普勒频率调制后的信号与冲激响应函数之和进行8路并行卷积运算，运算结果为扩展目标回波信号。
本发明还公开了一种转发式高逼真扩展目标实时模拟系统，包括如下模块：
射频下变频模块，通过接收天线接收雷达发射信号，将接收到的雷达发射信号变为中频信号，并发送至高速信号采集模块；
高速信号采集模块，对中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；
FPGA信号处理模块，对输入的8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号，输入高速数模变换模块；
高速数模变换模块，先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；
射频上变频模块，对高速数模变换模块得到的模拟信号进行上变频，将中频信号变为射频信号，再通过发射天线进行发射。
优选的，FPGA信号处理模块具体包括如下子模块：
8路并行希尔伯特变换子模块：通过8路并行希尔伯特变换对高速信号采集后的数字信号进行8路并行希尔伯特变换，从实信号变为复信号；
数字包络检波并设置脉冲标志位子模块：包络检波并设置脉冲标志位，先计算复信号的包络，通过并行结构的滑窗平均值法削弱噪声的影响，再经过并行结构的一次差分法、二次差分法得到雷达脉冲信号上升沿和下降沿的变化特点，最后通过雷达脉冲信号上升沿和下降沿的变化特点来设置脉冲标志位，从而达到存储一个完整的雷达脉冲信号的目的；
数字存储器存储信号并延时子模块：数字存储器根据脉冲标志位对延时至与标志位对齐的复信号进行存储，再进行8路延时调制，即延时到了所设定的时间，再将所存储的信号进行读出，从而实现信号的延时调制；
8路并行多普勒频率调制子模块：8路并行多普勒频率调制通过复乘法器将复信号与复多普勒频率信号进行8路并行复乘，实现信号的多普勒频率调制；
8路并行卷积运算子模块：8路并行卷积调制运算将经过延时、多普勒频率调制后的信号与含有幅度信息、散射点间距离信息的多个散射点所对应的冲激响应函数之和进行8路并行卷积运算，得到扩展目标回波信号。
本发明提供了一种转发式高逼真扩展目标实时模拟系统，与传统雷达目标回波模拟系统相比，本发明的优点在于利用了“以面积换速度”的思想，在数据处理中采用多路并行的形式实现雷达信号的检测以及扩展目标回波信号的幅度调制、多普勒频率调制和延时调制。在扩展目标回波信号的调制过程中，最关键的步骤为卷积运算，本发明采用多路并行卷积结构来实现在高速数据率的情形下经延时、多普勒频率调制后的信号与总的冲激响应函数的高速卷积运算。
在本发明的优选方案中，FPGA系统时钟频率为300MHz，8路信号合并能够实现高达2.4GHz数据率的实时目标模拟算法，使得扩展目标回波信号能在脉冲压缩后的一维距离像中清晰分辨出两个距离为0.125m的目标。因此，采用本发明的系统能够实现实时性更好、逼真度更高的扩展目标回波模拟。
附图说明
为了能够更加直观、清楚地说明本发明中的技术方案，下面将对实施例中所用到的附图作简单的介绍。
图1为本发明的转发式高逼真扩展目标实时模拟系统的原理框图；
图2为本发明的转发式高逼真扩展目标实时模拟系统中FPGA信号处理模块的原理框图；
图3为本发明的FPGA信号处理模块中的8路并行卷积运算时域实现结构。
具体实施方式
为了能够更好的理解本发明的技术内容，下面结合附图和具体实施例对本发明进行详细说明。
请参阅图1所示，本实施例转发式高逼真扩展目标实时模拟系统的整体流程图。
本实施例转发式高逼真扩展目标实时模拟系统，其包括如下模块：
射频下变频模块，通过接收天线接收雷达发射信号，将接收到的雷达发射信号变为中频信号，并发送至高速信号采集模块；
高速信号采集模块，对中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；
FPGA信号处理模块，对输入的8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号，输入高速数模变换模块；
高速数模变换模块，先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；
射频上变频模块，对高速数模变换模块得到的模拟信号进行上变频，将中频信号变为射频信号，再通过发射天线进行发射。
在本实施例中，FPGA信号处理模块具体包括如下子模块：
8路并行希尔伯特变换子模块：通过8路并行希尔伯特变换对高速信号采集后的数字信号进行8路并行希尔伯特变换，从实信号变为复信号；
数字包络检波并设置脉冲标志位子模块：包络检波并设置脉冲标志位，先计算复信号的包络，通过并行结构的滑窗平均值法削弱噪声的影响，再经过并行结构的一次差分法、二次差分法得到雷达脉冲信号上升沿和下降沿的变化特点，最后通过雷达脉冲信号上升沿和下降沿的变化特点来设置脉冲标志位，从而达到存储一个完整的雷达脉冲信号的目的；
数字存储器存储信号并延时子模块：数字存储器根据脉冲标志位对延时至与标志位对齐的复信号进行存储，再进行8路延时调制，即延时到了所设定的时间，再将所存储的信号进行读出，从而实现信号的延时调制；
8路并行多普勒频率调制子模块：8路并行多普勒频率调制通过复乘法器将复信号与复多普勒频率信号进行8路并行复乘，实现信号的多普勒频率调制；
8路并行卷积运算子模块：8路并行卷积调制运算将经过延时、多普勒频率调制后的信号与含有幅度信息、散射点间距离信息的多个散射点所对应的冲激响应函数之和进行8路并行卷积运算，得到扩展目标回波信号。
基于上述实施例转发式高逼真扩展目标实时模拟系统，本实施例公开了一种转发式高逼真扩展目标实时模拟方法，包括如下步骤：
A、接收天线接收雷达发射信号，再由射频下变频将接收到的雷达发射信号变为中频信号；步骤A具体为：由接收天线接收雷达发射信号，再下变频至中心频率为1.8GHz的中频信号。
B、高速信号采集对射频下变频后的中频信号进行高速采集，实现从模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；步骤B具体为：对中频信号进行2.4GHz数据率的高速信号采集，通过串并转换输出8路并行形式的数字信号。
C、FPGA信号处理模块对8路并行的数字信号进行检测后存储，再进行延时、多普勒频率、幅度调制后得到扩展目标回波信号；步骤C具体为：对8路并行的数字信号进行检测并存储，再通过8路并行延时调制、8路并行多普勒频率调制、8路并行卷积调制后得到扩展目标回波信号。
D、高速数模变换将扩展目标回波信号进行并串转换，再进行数模转换，实现从8路并行的数字信号变为1路串行的模拟信号；步骤D具体为：对扩展目标回波信号先进行并串转换，将8路信号合并成1路，合并完后通过2.4GHz数据率的高速数模转换变为模拟信号。
E、所述射频上变频对模拟信号进行上变频，再通过所述的发射天线进行发出；步骤E具体为：将模拟信号上变频至射频信号，再由发射天线发射出去。
更具体的，步骤C，请参阅图2所示，为本实施例转发式高逼真扩展目标实时模拟方法中FPAG信号处理模块原理框图。该转发式高逼真扩展目标实时模拟方法中FPGA信号处理模块的步骤包括：
1、由Matlab软件通过FilterDesigner功能来仿真得到所需的希尔伯特变换滤波器的滤波系数，希尔伯特变换滤波器本质上是一个幅频特征为1的全通滤波器，其频率响应为：
式中，ω表示频率；因此，所设计的希尔伯特变换滤波器对应的归一化频率的通带频率为[0.05，0.95]；其冲激响应函数关于零点奇对称，且零值与非零值是相间的。验证希尔伯特变换滤波器的功能是否与所设想的一致，如果满足要求，将滤波系数导出，在16位量化后载入FIR滤波器中；载入滤波系数后的FIR滤波器对实信号进行8路并行滤波输出复信号；
2、计算希尔伯特变换滤波器输出的复信号的包络B(n)，通过滑窗平均值法得到包络平滑后的样本点假设滑窗长度为L，包络总样本点个数为N，则第i段样本序列可写为：
第i个包络平滑后的样本值为：
此时，将得到的N个包络平滑后的样本值代替未经滑窗的N个包络样本值。将包络平滑后的样本点进行一次差分处理C1(n)＝A(n+1)-A(n)和两次差分处理C2(n)＝C1(n+1)-C1(n)后得到脉冲信号上升沿和下降沿的变化特点，由于雷达信号是8路并行传输的，因此对于雷达信号包络的计算、滑窗平均值法、一次差分法、二次差分法都采用并行结构运算，最后根据雷达脉冲信号上升沿和下降沿的变化情况设置脉冲标志位；
3、将复信号延时至与脉冲标志位对齐，根据脉冲标志位将延时后的复信号存储至数字存储器中；将数字存储器中的信号通过目标与雷达之间的径向距离计算所对应的延时，再将延时根据FPGA系统时钟折算成所需的时钟周期计数个数。若目标与雷达之间的径向距离为R，FPGA系统时钟频率为fs，那么M路信号并行后的数据速率为M×fs，对应的时钟周期计数个数为本实施例中采用的并行路数为M＝8，等时钟周期计数到了所需的个数，将数字存储器中的信号进行8路并行读出，从而实现信号的延时调制；
4、根据多普勒频率计算对应的频率控制字K，假设相位累加器的位宽为P，多普勒频率为fd，M路信号并行后的数据速率为M×fs，那么频率控制字的计算公式为K＝(fd/(M×fs))×2P，通过设置了频率控制字的DDS产生复多普勒频率信号；本实施例中，采用的并行路数为M＝8，将复多普勒频率信号与复信号进行8路并行复乘运算，实现信号的多普勒频率调制；
5、将经延时、多普勒频率调制后的信号与冲激响应函数卷积输出扩展目标回波信号。冲激响应函数包含了散射点的幅度信息、散射点间的距离信息；将所要模拟的目标的所有散射点所对应的冲激响应函数进行相加，得到总的冲激响应函数h(n)，再将总的冲激响应函数与经多普勒频率、延时调制后的信号进行8路并行卷积运算，运算输出得到扩展目标回波模拟信号。
请参阅图3所示，为本实施例FPGA信号处理模块中的FPGA信号处理模块中的8路并行卷积运算时域实现结构。
卷积运算是扩展目标回波模拟算法中最关键的步骤，由于下变频后的中频信号数据率仍很高，而卷积运算速率会受到FPGA系统时钟的限制，因此需要对直接卷积运算结构进行重新设计，从而使卷积运算的速率与中频信号的数据率相匹配。根据并行运算的原理，可以先将中频信号与系统函数拆分成M路并行的形式，再进行M路并行卷积运算。假设中频信号的数据率为fdata，则转换成并行形式后的中频信号的数据率降低为fdata/M，实现高速转低速，大大降低了对FPGA系统时钟频率的要求。多路并行卷积完成后可通过并串转换的方式将中频信号的数据率从fdata/M变为原本的fdata，实现低速转高速，从而达到高数据率下卷积运算的要求。图3为当并行路数M为8时，并行卷积运算的实现结构。其具体步骤为：
1、将经多普勒频率、延时调制后的中频信号x(n)拆分成8路并行数据流的形式x(8n′)、x(8n′+1)、x(8n′+2)…x(8n′+7)；
2、将各个散射点对应的含有幅度信息、散射点间距离信息的冲激响应函数相加得到h(n)，再将h(n)也拆分成8路并行数据流的形式h(8n′)、h(8n′+1)、h(8n′+2)…h(8n′+7)；
3、将8路并行数据流形式的中频信号和冲激响应函数按照图3所示的结构分别进行卷积、延时、相加后得到8路并行数据流形式的扩展目标回波信号输出y(8n′)、y(8n′+1)、y(8n′+2)…y(8n′+7)。
本发明采用在2.4GHz的高数据率下信号8路并行处理的形式能够克服现有扩展目标回波模拟实时性差、逼真度低的问题。本发明可用于雷达系统的研究、开发、调试、验证以及电子对抗领域，既缩短了研发周期，又节省了研发成本，拥有较好的应用价值。
上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.转发式高逼真扩展目标实时模拟方法，其特征在于，包括如下步骤：
S1、接收天线接收雷达发射信号，通过射频下变频模块将接收到的雷达发射信号变为中频信号；
S2、高速信号采集模块对射频下变频后的中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；
S3、FPGA信号处理模块对8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号；
S4、高速数模变换模块先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；
S5、射频上变频模块对步骤S4得到的模拟信号进行上变频，将中频信号变为射频信号，通过发射天线进行发射。
2.根据权利要求1所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤S3具体为：
(1)通过8路并行希尔伯特变换对高速信号采集后的数字信号进行8路并行希尔伯特变换，将实信号变为复信号；
(2)包络检波并设置脉冲标志位，先计算复信号的包络，通过并行结构的滑窗平均值法削弱噪声的影响，再经过并行结构的一次差分法、二次差分法得到雷达脉冲信号上升沿和下降沿的变化特点，最后通过雷达脉冲信号上升沿和下降沿的变化特点来设置脉冲标志位，从而达到存储一个完整的雷达脉冲信号的目的；
(3)数字存储器根据脉冲标志位对延时至与标志位对齐的复信号进行存储，再进行8路延时调制，即延时到了所设定的时间，将所存储的信号进行读出，实现信号的延时调制；
(4)8路并行多普勒频率调制通过复乘法器将复信号与复多普勒频率信号进行8路并行复乘，实现信号的多普勒频率调制；
(5)8路并行卷积调制运算将经过延时、多普勒频率调制后的信号与含有幅度信息、散射点间距离信息的多个散射点所对应的冲激响应函数之和进行8路并行卷积运算，得到扩展目标回波信号。
3.根据权利要求2所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤(1)的具体流程为：仿真得到希尔伯特变换滤波器的滤波系数，希尔伯特变换滤波器是一个幅频特征为1的全通滤波器，其频率响应为：
式中，ω表示频率；验证仿真中的希尔伯特变换滤波器是否与所需要的功能一致，如果满足要求，则将滤波系数进行导出，量化后放入FIR滤波器中，通过FIR滤波器将实信号变为复信号。
4.根据权利要求2所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤(2)的具体流程为：计算希尔伯特变换滤波器输出的复信号的包络B(n)，通过滑窗平均值法得到包络平滑后的样本点假设滑窗长度为L，包络总样本点个数为N，则第i段样本序列写为：
第i个包络平滑后的样本值为：
将得到的N个包络平滑后的样本值代替未经滑窗的N个包络样本值；将包络平滑后的样本值进行一次差分处理C1(n)＝A(n+1)-A(n)和两次差分处理C2(n)＝C1(n+1)-C1(n)后得到脉冲信号上升沿和下降沿的变化特点，由于雷达信号是8路并行传输的，因此对于雷达信号包络的计算、滑窗平均值法、一次差分法、二次差分法都采用并行结构的形式，最后根据雷达脉冲信号上升沿和下降沿的变化情况设置脉冲标志位。
5.根据权利要求2所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤(3)的具体流程为：将复信号延时至与脉冲标志位对齐，根据脉冲标志位将延时后的复信号存储至数字存储器中；将数字存储器中的信号根据目标与雷达之间的径向距离计算所对应的延时，再将延时根据FPGA系统时钟折算成所需的时钟周期计数个数；若目标与雷达之间的径向距离为R，FPGA系统时钟频率为fs，那么M路信号并行后的数据速率为M×fs，对应的时钟周期计数个数为
6.根据权利要求2所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤(4)的具体流程为：根据多普勒频率计算对应的频率控制字K，假设相位累加器的位宽为P，多普勒频率为fd，M路信号并行后的数据速率为M×fs，那么频率控制字的计算公式为K＝(fd/(M×fs))×2P，通过设置了频率控制字的数字式频率合成器DDS产生复多普勒频率信号，再将复多普勒频率信号与复信号进行复乘运算。
7.根据权利要求2所述的转发式高逼真扩展目标实时模拟方法，其特征在于，步骤(5)的具体流程为：每个散射点都对应一个含有幅度信息、散射点间距离信息的冲激响应函数，将所要模拟的扩展目标的所有散射点所对应的冲激响应函数进行相加，经过延时、多普勒频率调制后的信号与冲激响应函数之和进行8路并行卷积运算，运算结果为扩展目标回波信号。
8.转发式高逼真扩展目标实时模拟系统，其特征在于，包括如下模块：
射频下变频模块，通过接收天线接收雷达发射信号，将接收到的雷达发射信号变为中频信号，并发送至高速信号采集模块；
高速信号采集模块，对中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；
FPGA信号处理模块，对输入的8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号，输入高速数模变换模块；
高速数模变换模块，先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；
射频上变频模块，对高速数模变换模块得到的模拟信号进行上变频，将中频信号变为射频信号，通过发射天线进行发射。
9.根据权利要求8所述的转发式高逼真扩展目标实时模拟系统，其特征在于，FPGA信号处理模块具体包括如下子模块：
8路并行希尔伯特变换子模块：通过8路并行希尔伯特变换对高速信号采集后的数字信号进行8路并行希尔伯特变换，将实信号变为复信号；
数字包络检波并设置脉冲标志位子模块：包络检波并设置脉冲标志位，先计算复信号的包络，通过并行结构的滑窗平均值法削弱噪声的影响，再经过并行结构的一次差分法、二次差分法得到雷达脉冲信号上升沿和下降沿的变化特点，最后通过雷达脉冲信号上升沿和下降沿的变化特点来设置脉冲标志位，从而达到存储一个完整的雷达脉冲信号的目的；
数字存储器存储信号并延时子模块：数字存储器根据脉冲标志位对延时至与标志位对齐的复信号进行存储，再进行8路延时调制，即延时到了所设定的时间，将所存储的信号进行读出，实现信号的延时调制；
8路并行多普勒频率调制子模块：8路并行多普勒频率调制通过复乘法器将复信号与复多普勒频率信号进行8路并行复乘，实现信号的多普勒频率调制；
8路并行卷积运算子模块：8路并行卷积调制运算将经过延时、多普勒频率调制后的信号与含有幅度信息、散射点间距离信息的多个散射点所对应的冲激响应函数之和进行8路并行卷积运算，得到扩展目标回波信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310749471.1A CN117111001A (zh) | 2023-06-21 | 2023-06-21 | 转发式高逼真扩展目标实时模拟方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310749471.1A CN117111001A (zh) | 2023-06-21 | 2023-06-21 | 转发式高逼真扩展目标实时模拟方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117111001A true CN117111001A (zh) | 2023-11-24 |
Family
ID=88806268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310749471.1A Pending CN117111001A (zh) | 2023-06-21 | 2023-06-21 | 转发式高逼真扩展目标实时模拟方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117111001A (zh) |
-
2023
- 2023-06-21 CN CN202310749471.1A patent/CN117111001A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977607A (en) | Method of generating an RF signal modulated by a message signal and distorted by a predetermined fading profile for testing RF receivers, and apparatus for carrying out the method including a fading simulator | |
| US5233628A (en) | Computer-based bit error simulation for digital wireless communications | |
| CN103532644B (zh) | 多径阴影复合衰落信道模拟装置及其工作方法 | |
| CN102759730B (zh) | 通用型超高精度动态模拟器 | |
| CN1702986B (zh) | 基带多径衰落信道模拟器 | |
| JPH118605A (ja) | 情報を送信する方法とその装置、及び情報を処理する方法とその装置 | |
| CN109039508B (zh) | 无线多径衰落信道仿真系统及方法 | |
| CN107066693B (zh) | 多通道多目标星载ais侦察信号模拟系统 | |
| CN110488228B (zh) | 线性调频信号生成方法、装置及存储介质 | |
| CN101483876A (zh) | 基于扩展Suzuki模型的无线衰落信道模拟系统及方法 | |
| CN111337890A (zh) | 一种lfmcw雷达目标回波信号模拟方法 | |
| CN102723915A (zh) | 一种适合硬件实现的查询表数字预失真方法和装置 | |
| WO2015196725A1 (zh) | 一种信道仿真装置及方法、计算机存储介质 | |
| CN104378787A (zh) | 基于扩展Prony算法的平坦快衰落长距离信道预测方法 | |
| CN105099588A (zh) | 航空通信系统干扰传播信道模拟装置及方法 | |
| CN115586499A (zh) | 一种雷达信号环境模拟方法及系统 | |
| CN117111001A (zh) | 转发式高逼真扩展目标实时模拟方法及系统 | |
| CN115524668A (zh) | 一种基于usrp的二次雷达与dme信号模拟方法 | |
| CN116184350A (zh) | 基于单fpga的雷达信号可变规模并行处理平台及方法 | |
| CN112364845B (zh) | 信噪比评估方法、装置、电子设备和存储介质 | |
| CN109085575B (zh) | Ofdm雷达通信一体化机载平台系统的信号处理方法 | |
| CN101286831A (zh) | 载波通道的延时校正方法及装置 | |
| US6748007B1 (en) | Method of processing a pulse response with an adaptive threshold and corresponding receiver | |
| JP3279108B2 (ja) | フェージングデータ発生器及びそれを用いたフェージングデータ処理装置 | |
| CN113612560B (zh) | 一种面向三维mimo信道仿真的无人机信道模拟方法、装置和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |