CN117082961A - 一种垂直型霍尔器件及其制备方法 - Google Patents
一种垂直型霍尔器件及其制备方法 Download PDFInfo
- Publication number
- CN117082961A CN117082961A CN202311039205.6A CN202311039205A CN117082961A CN 117082961 A CN117082961 A CN 117082961A CN 202311039205 A CN202311039205 A CN 202311039205A CN 117082961 A CN117082961 A CN 117082961A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact
- dti
- hall device
- vertical hall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 10
- 230000001965 increasing effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000006698 induction Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种垂直型霍尔器件及其制备方法，垂直型霍尔器件包括P型衬底、BOX层、P型外延层、DTI隔离结构、DTI控制结构、STI层、深N阱层以及N+接触层。利用DTI结构以及STI结构来调控电流路径，避免短路效应的发生，并且减少表面噪声，提高垂直型霍尔器件的性能；利用DTI结构以及STI结构使垂直型霍尔器件灵敏度不受电极尺寸的制约，在增大电极尺寸以减少失调的同时，灵敏度保持不变甚至提高；使垂直型霍尔器件突破版图设计规则的限制，使垂直型霍尔器件导电路径的宽度尽可能窄从而进一步提高灵敏度；采用全隔离结构使垂直型霍尔器件与其他器件完全隔离，避免了由PN结隔离的非线性电阻特性带来的残余失调。
Description
技术领域
本发明涉及一种垂直型霍尔器件及其制备方法，属于电子元件技术领域。
背景技术
近年来，人们已经提出了各种类型的垂直型霍尔器件，包括五电极、四电极、六电极和四阱三电极结构。其中，四电极和六电极结构虽然具有高的旋转对称性但他们具有较高的初始失调电压，这会给后续调理电路的设计带来困难；四阱三电极结构具有更高的旋转对称性，但仍然具有较高的初始失调电压，并且四个阱的结构也会占用更多的芯片面积。五电极垂直型霍尔器件具有较低的初始失调电压，并且面积也相对较小，是垂直型霍尔器件结构中的折中选择。
但是传统的五电极垂直型霍尔器件仍然存在一些制约器件性能提升的缺点：一，由于部分载流子在器件表面流动，从而产生短路效应和表面效应，限制了五电极垂直型霍尔器件性能；二，对于传统的霍尔器件，灵敏度与电极尺寸成负相关，较小的电极尺寸能够获得较大的灵敏度。然而由于工艺精度以及工艺波动等因素的影响，电极尺寸越小就越难以保证电极之间的对称分布，而电极之间的不对称会造成器件的初始失调增大，从而影响霍尔传感器的分辨率。因此传统结构受限于调整电极尺寸，高灵敏度和低失调难以兼得；三，受到版图设计规则的限制，五电极垂直型霍尔器件的有源区具有最小宽度限制，限制了灵敏度的提高；四，PN结隔离结构以及表面电极P+区域引入的PN结构带来的非线性电阻效应，使五电极垂直型霍尔器件会有较大的残余失调。
发明内容
本发明所要解决的技术问题是：提供一种垂直型霍尔器件及其制备方法，利用DTI(深沟槽隔离，Deep Trench Isolation)结构以及STI(浅沟槽隔离，Shallow TrenchIsolation)结构的组合解决垂直型霍尔器件的短路效应，提高垂直型霍尔器件的性能。
本发明为解决上述技术问题采用以下技术方案：
一种垂直型霍尔器件，包括P型衬底、BOX层、P型外延层、DTI隔离结构、DTI控制结构、STI层、深N阱层以及N+接触层；其中，
BOX层设置于P型衬底上；
P型外延层、DTI隔离结构和深N阱层均设置于BOX层上；
P型外延层为上底面和下底面均镂空的腔体结构，DTI隔离结构为上底面和下底面均镂空的腔体结构，且DTI隔离结构的外侧面与P型外延层的内侧面接触，深N阱层的外侧面与DTI隔离结构的内侧面接触，P型外延层、DTI隔离结构和深N阱层的下底面均与BOX层直接接触；
深N阱层上按一定间距设置5个N+接触层，每个N+接触层上设置电极接触，相邻两个N+接触层之间设置1个STI层和2个DTI控制结构，STI层位于两个DTI控制结构之间，DTI控制结构的下底面与BOX层接触，1个STI层和2个DTI控制结构组成的整体关于P型外延层下底面的长中轴线对称，所述垂直型霍尔器件关于P型外延层下底面的长中轴线和短中轴线均对称。
作为垂直型霍尔器件的一种优选方案，所述5个N+接触层满足：L1≤L2/2，L3≤3μm，其中，L1为最中间的N+接触层与相邻N+接触层之间的距离，L2为最外侧的N+接触层与相邻N+接触层之间的距离，L3为最外侧的N+接触层与外侧DTI隔离结构之间的距离。
作为垂直型霍尔器件的一种优选方案，所述每个N+接触层上设置电极接触，最外侧的两个电极短接作为第二偏置电极，最中间电极作为第一偏置电极，其余两个电极分别为第一感应电极和第二感应电极，第一偏置电极用于输入电能，第二偏置电极用于接地，第一感应电极和第二感应电极用于感应霍尔电压或电流。
作为垂直型霍尔器件的一种优选方案，所述DTI隔离结构的上底面和下底面均为长方形，STI层沿长方形表面短边方向上的长度不小于3μm。
一种垂直型霍尔器件的制备方法，所述方法包括如下步骤：
步骤1，通过晶圆键合技术获取形成有BOX层和P型外延层的P型衬底；
步骤2，通过干法刻蚀对P型外延层进行深槽刻蚀，形成位于BOX层上的具有腔体结构的深槽，深槽底部与BOX层直接接触，腔体结构的上底面和下底面均为长方形；同时，通过干法刻蚀对腔体结构内部进行深槽刻蚀，形成位于BOX层上的具有长方体结构的4个槽，4个槽的底部与BOX层直接接触，每个槽的两端接触腔体结构；
步骤3，通过化学气相沉积法在深槽中沉积二氧化硅填充深槽形成DTI隔离结构；同时，通过化学气相沉积法在4个槽中沉积二氧化硅填充4个槽形成DTI控制结构；
步骤4，将高能N型离子注入在腔体内部形成深N阱层；
步骤5，在深N阱层上注入高能N型离子形成N+接触层；
步骤6，通过干法刻蚀对深N阱层进行浅槽刻蚀；
步骤7，通过化学气相沉积法在浅槽中沉积二氧化硅填充浅槽形成STI层。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1、本发明通过引入DTI控制结构，改变了器件内部电阻的分布，使得原先低阻方向的电流路径变为高阻路径，使电流不再沿短电流路径流动，抑制了“短路效应”的发生，并且这部分电流会在受到磁场力的作用后在垂直于电流流动方向上产生霍尔电压，提高了器件的灵敏度，解决了制约垂直型霍尔器件灵敏度提高的“短路效应”。
2、本发明采用DTI控制结构对电流路径进行调控，使霍尔器件的灵敏度不再受到电极尺寸的制约，避免了电极尺寸对器件灵敏度的影响，因此可以增大电极尺寸以减小失调的同时保证器件灵敏度不受影响。
3、本发明通过表面深度可控的STI结构将电流引入器件内部，提高了纵向电流的比例从而提高灵敏度；另一方面深N阱层上的DTI控制结构减小了器件的有效宽度，使垂直型霍尔器件可以突破版图设计规则的限制，使垂直型霍尔器件的宽度尽可能窄从而提高灵敏度。
4、本发明通过DTI隔离结构和BOX层的结合实现全隔离结构，一方面采用沟槽隔离结构，在器件边缘几乎不存在结场效应，使得霍尔器件的初始失调减小；另一方面本发明提出的垂直型霍尔器件与片上其他区域完全隔离，隔绝了衬底噪声和其它器件的串扰，使得霍尔器件和外部电路集成后可以正常工作而不受其他器件的信号串扰，提高霍尔器件工作稳定性。
附图说明
图1是本发明一种垂直型霍尔器件的三维结构图；
图2是图1的A-A’截面剖视图；
图3是图1的B-B’截面剖视图；
图4是图1的C-C’截面剖视图；
图5是传统结构的一种垂直型霍尔器件的三维结构图；
图6是本发明结构和传统结构的垂直型霍尔器件C-C’截面所得的电流密度分布示意图；
图7是本发明结构和传统结构的垂直型霍尔器件霍尔电压输出曲线；
图8是本发明一种垂直型霍尔器件的制备流程图；
其中，1-P型衬底，2-BOX层，3-P型外延层，4-DTI隔离结构，5-DTI控制结构，6-STI层，7-深N阱层，8-N+接触层。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
图1为本发明提出的一种垂直型霍尔器件的三维结构图；图2为图1一种垂直型霍尔器件A-A’的截面剖视图；图3为图1一种垂直型霍尔器件B-B’的截面剖视图；图4为图1一种垂直型霍尔器件C-C’的截面剖视图；如图1-4所示，本发明提出的一种垂直型霍尔器件，包括P型衬底(P-sub)1、BOX层2、P型外延层(P-epi)3、DTI隔离结构4、DTI控制结构5、STI层6、深N阱层(DN-well)7以及N+接触层8，其中，
BOX层2位于P型衬底1上；
深N阱层7位于BOX层2上；
DTI隔离结构4，为深沟槽结构，底部与BOX层2直接接触，沟槽内填充二氧化硅；
DTI隔离结构4形成的腔体结构的上底面和下底面都为长方形，腔体内深N阱层7上按一定间距设置5个N+接触层8，N+接触层8上设置电极接触，且关于表面中轴对称，其间距满足：L1≤L2/2，L3≤3μm。其中L1为中线处电极与相邻电极间的距离，L2为最外侧电极与相邻电极间的距离，L3为最外侧电极与外侧DTI隔离结构4间的距离。
五个N+接触层上电极的中间位置分别各设置1个STI层6和2个DTI控制结构5。其中，STI层6位于两个DTI控制结构5中间，且它们构成的结构关于腔体的长方形表面的长中轴线和短中轴线对称。其中，STI层6沿长方形表面短边方向上的长度不小于3μm。
5个电极中最外侧的两个电极短接作为第二偏置电极(Vbias2)，正中间电极作为第一偏置电极(Vbias1)，其余两个电极分别为第一感应电极(Vsense1)和第二感应电极(Vsense2)，第一偏置电极用于输入电能，第二偏置电极接地，第一感应电极和第二感应电极用于感应霍尔电压或电流。
图5为传统结构的一种垂直型霍尔器件的三维结构图，如图5所示，传统结构的垂直型霍尔器件没有STI层6以及DTI控制结构5。
图6为图1的本发明结构和图5的传统结构的垂直型霍尔器件C-C’截面所得的电流密度分布示意图。如图6的右半边，传统结构的垂直型霍尔器件，电流倾向于沿着低阻方向流动，一部分电流会直接沿着器件表面最短路径流向其它电极，造成灵敏度的降低，即发生“短路效应”。如图6的左半边，本发明提出的一种垂直型霍尔器件腔体内部具有长度可控的STI层6，改变了器件内部电阻的分布，使得原先低阻方向的电流路径变为高阻路径，部分电流不再沿发生“短路效应”的路径流动，从而提高灵敏度；相比于传统垂直型霍尔器件，本发明结构的电流被DTI控制结构5集中在器件中部，突破阱注入窗口的限制，器件的有效宽度减少，从而提高灵敏度；本发明的垂直型霍尔器件的STI层6可以引导电流向垂直于芯片表面的纵向流动，提高纵向电流比例，从而提高灵敏度。
图7为图1的本发明结构和图5的传统结构垂直型霍尔器件霍尔电压输出曲线，如图所示，在不同的电极尺寸Lc下，本发明结构相比传统结构霍尔电压最大提高了62％；改变电极尺寸时，本发明结构的霍尔电压几乎不变，而传统结构变化相对较大。说明通过调控电流路径使得器件的灵敏度不受电极尺寸的制约，电极尺寸可以增大以减小失调，却不影响器件灵敏度。
图8为本发明提出的一种垂直型霍尔器件的制备流程图，具体步骤如下：
图8的(a)、(b)，通过晶圆键合技术获取形成有BOX层和P型外延层的P型衬底；
图8的(c)，通过干法刻蚀对P型外延层进行深槽刻蚀，形成位于BOX层上的具有特定形状的深槽，深槽底部与BOX层直接接触；
图8的(d)，通过化学气相沉积法在深槽中沉积二氧化硅填充深槽形成DTI结构(包括DTI隔离结构4和DTI控制结构5)；
图8的(e)，通过高能N型离子注入在P型外延层中形成深N阱层(DN-well)；
图8的(f)，通过高能N型离子注入在深N阱层上形成N+接触层；
图8的(g)，通过干法刻蚀对深N阱层进行浅槽刻蚀；
图8的(h)，通过化学气相沉积法在浅槽中沉积二氧化硅填充浅槽形成STI层。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。
Claims (5)
1.一种垂直型霍尔器件，其特征在于，包括P型衬底、BOX层、P型外延层、DTI隔离结构、DTI控制结构、STI层、深N阱层以及N+接触层；其中，
BOX层设置于P型衬底上；
P型外延层、DTI隔离结构和深N阱层均设置于BOX层上；
P型外延层为上底面和下底面均镂空的腔体结构，DTI隔离结构为上底面和下底面均镂空的腔体结构，且DTI隔离结构的外侧面与P型外延层的内侧面接触，深N阱层的外侧面与DTI隔离结构的内侧面接触，P型外延层、DTI隔离结构和深N阱层的下底面均与BOX层直接接触；
深N阱层上按一定间距设置5个N+接触层，每个N+接触层上设置电极接触，相邻两个N+接触层之间设置1个STI层和2个DTI控制结构，STI层位于两个DTI控制结构之间，DTI控制结构的下底面与BOX层接触，1个STI层和2个DTI控制结构组成的整体关于P型外延层下底面的长中轴线对称，所述垂直型霍尔器件关于P型外延层下底面的长中轴线和短中轴线均对称。
2.根据权利要求1所述的垂直型霍尔器件，其特征在于，所述5个N+接触层满足：L1≤L2/2，L3≤3μm，其中，L1为最中间的N+接触层与相邻N+接触层之间的距离，L2为最外侧的N+接触层与相邻N+接触层之间的距离，L3为最外侧的N+接触层与外侧DTI隔离结构之间的距离。
3.根据权利要求1所述的垂直型霍尔器件，其特征在于，所述每个N+接触层上设置电极接触，最外侧的两个电极短接作为第二偏置电极，最中间电极作为第一偏置电极，其余两个电极分别为第一感应电极和第二感应电极，第一偏置电极用于输入电能，第二偏置电极用于接地，第一感应电极和第二感应电极用于感应霍尔电压或电流。
4.根据权利要求1所述的垂直型霍尔器件，其特征在于，所述DTI隔离结构的上底面和下底面均为长方形，STI层沿长方形表面短边方向上的长度不小于3μm。
5.一种垂直型霍尔器件的制备方法，其特征在于，所述方法包括如下步骤：
步骤1，通过晶圆键合技术获取形成有BOX层和P型外延层的P型衬底；
步骤2，通过干法刻蚀对P型外延层进行深槽刻蚀，形成位于BOX层上的具有腔体结构的深槽，深槽底部与BOX层直接接触，腔体结构的上底面和下底面均为长方形；同时，通过干法刻蚀对腔体结构内部进行深槽刻蚀，形成位于BOX层上的具有长方体结构的4个槽，4个槽的底部与BOX层直接接触，每个槽的两端接触腔体结构；
步骤3，通过化学气相沉积法在深槽中沉积二氧化硅填充深槽形成DTI隔离结构；同时，通过化学气相沉积法在4个槽中沉积二氧化硅填充4个槽形成DTI控制结构；
步骤4，将高能N型离子注入在腔体内部形成深N阱层；
步骤5，在深N阱层上注入高能N型离子形成N+接触层；
步骤6，通过干法刻蚀对深N阱层进行浅槽刻蚀；
步骤7，通过化学气相沉积法在浅槽中沉积二氧化硅填充浅槽形成STI层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311039205.6A CN117082961A (zh) | 2023-08-17 | 2023-08-17 | 一种垂直型霍尔器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311039205.6A CN117082961A (zh) | 2023-08-17 | 2023-08-17 | 一种垂直型霍尔器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117082961A true CN117082961A (zh) | 2023-11-17 |
Family
ID=88718957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311039205.6A Pending CN117082961A (zh) | 2023-08-17 | 2023-08-17 | 一种垂直型霍尔器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117082961A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117279481A (zh) * | 2023-11-23 | 2023-12-22 | 深圳市晶扬电子有限公司 | 一种高性能垂直型霍尔器件 |
-
2023
- 2023-08-17 CN CN202311039205.6A patent/CN117082961A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117279481A (zh) * | 2023-11-23 | 2023-12-22 | 深圳市晶扬电子有限公司 | 一种高性能垂直型霍尔器件 |
| CN117279481B (zh) * | 2023-11-23 | 2024-02-09 | 深圳市晶扬电子有限公司 | 一种高性能垂直型霍尔器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| US8426936B2 (en) | Vertical Hall sensor and method of producing a vertical Hall sensor | |
| US9947648B2 (en) | Semiconductor device including a diode at least partly arranged in a trench | |
| TWI445161B (zh) | 半導體裝置及其製備方法 | |
| US10103223B2 (en) | High voltage resistor with pin diode isolation | |
| US20160260704A1 (en) | High Voltage Device with a Parallel Resistor | |
| US9627502B2 (en) | Circuit arrangement and method of forming a circuit arrangement | |
| CN108091573B (zh) | 屏蔽栅沟槽mosfet esd结构的制造方法 | |
| KR20190003287A (ko) | 고전압 레지스터 디바이스 | |
| CN117082961A (zh) | 一种垂直型霍尔器件及其制备方法 | |
| KR20020076738A (ko) | 소이형 반도체 장치 및 그 형성 방법 | |
| CN110299411A (zh) | 半导体装置 | |
| US11521961B2 (en) | Back ballasted vertical NPN transistor | |
| US20230207463A1 (en) | Semiconductor structure and method for forming same | |
| US20210005599A1 (en) | Internally stacked npn with segmented collector | |
| US20230178677A1 (en) | Single-photon avalanche photodiode | |
| TWI648860B (zh) | 具有降低電容可變性的半導體設備中的電容結構 | |
| US10249614B2 (en) | Semiconductor device | |
| US11532741B2 (en) | Semiconductor device having vertical DMOS and manufacturing method thereof | |
| CN116113309B (zh) | 一种采用双保护环的低失调霍尔器件及其使用方法 | |
| KR100731087B1 (ko) | 바이씨모스 소자 및 그의 제조방법 | |
| KR100459711B1 (ko) | 분리 구조에 인접하여 증가된 이온 농도를 갖는 액티브 영역을 제공하기 위해 서로 다른 액티브 영역에 이온을 주입하는 방법 | |
| KR100496244B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN115172406A (zh) | 一种垂直型霍尔器件阵列及制备方法 | |
| CN117460396A (zh) | 一种水平型霍尔器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |