CN117080341A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117080341A CN117080341A CN202311107719.0A CN202311107719A CN117080341A CN 117080341 A CN117080341 A CN 117080341A CN 202311107719 A CN202311107719 A CN 202311107719A CN 117080341 A CN117080341 A CN 117080341A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation
- electrode
- type electrode
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 169
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims description 82
- 238000005516 engineering process Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 3
- 230000005012 migration Effects 0.000 abstract description 31
- 238000013508 migration Methods 0.000 abstract description 31
- 230000002035 prolonged effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000032683 aging Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 al2O3 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED芯片及其制备方法，其中LED芯片包括LED外延层、设置在外延层上的电极、以及设置在LED外延层上且覆盖所述电极的钝化层，所述电极包括P型电极和N型电极，所述钝化层上开设有凹槽，所述P型电极和所述N型电极通过所述凹槽至少部分裸露；所述钝化层包括第一钝化子层和设置在所述第一钝化子层上的第二钝化子层，其中，所述第二钝化子层在位于所述P型电极和所述N型电极之间的部位上设有沟槽或孔洞。本发明中的LED芯片，通过第一钝化子层和第二钝化子层来对电极进行保护，在通过第二钝化子层上的孔洞或沟槽延长两电极间的距离，以阻止金属迁移，解决了现有技术中的LED芯片在恶劣环境下工作，电极容易发生金属迁移，导致电极脱落的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种LED芯片及其制备与使用方法。
背景技术
LED(Light-Emitting Diode，发光二极管)作为固态主动发光光源，具有节能环保、高效率、高寿命、高亮度、高色纯度、低能耗、响应时间快等优点，通常可以实现更高的耐久性、更紧凑的体积和更高的设计灵活性，被广泛应用于照明、显示、背光源、车载等领域。
由于LED芯片所面临的使用条件和环境各种各样，尤其是在户内外显示屏使用环境更加严苛。在显示屏终端应用过程中受到高温、水汽、化学腐蚀等环境影响。而目前LED芯片常见的电极金属材料包括Ni、Gr、Al、Ti、Pt、Au等，LED芯片在外加电场以及水汽、卤素引入的情况下，当水汽渗入到芯片表面，金属元素可被电解形成离子态，此时如果施加正向电压，P电极电解出的金属离子会沿着电场方向迁移；若施加逆向电压，N电极电解出的金属离子会沿着电场方向迁移，并且，在封装体内存在卤素电子的条件下，卤素电子易与金属离子结合，将加速金属的迁移，使得电极出现金属迁移异常。而金属迁移导致正负极之间发生短路而死灯异常甚至电极脱落，严重影响发光二极管的使用。
发明内容
基于此，本发明的目的是提供一种LED芯片及其制备方法，解决现有技术中的LED芯片在恶劣环境下工作，电极容易发生金属迁移，导致电极脱落的问题。
本发明提供一种LED芯片，包括LED外延层、设置在所述外延层上的电极、以及设置在所述LED外延层上且覆盖所述电极的钝化层，所述电极包括P型电极和N型电极，所述钝化层上开设有凹槽，所述P型电极和所述N型电极通过所述凹槽至少部分裸露用于打线，所述钝化层包括第一钝化子层和设置在所述第一钝化子层上的第二钝化子层，其中，所述第二钝化子层在位于所述P型电极和所述N型电极之间的部位上设有沟槽或孔洞。
本发明中的LED芯片，通过在电极外侧设置钝化层，由于钝化层位于P型电极和N型电极之间的金属迁移的路径上，使得P型电极和N型电极之间的横向金属迁移速率受到限制，又由于在钝化层上开设凹槽，使P型电极和N型电极只部分裸露于钝化层用于打线，使得两电极之间发生金属迁移时，需要先向上迁移再横向迁移，改变了金属迁移方向，提高了芯片抗金属迁移性能，具体的，钝化层包括第一钝化子层和设置在第一钝化子层上的第二钝化子层，第一钝化子层用于防止水汽进入电极内，第二钝化子层上设有沟槽或孔洞，使得两电极之间的路径上下起伏，水汽附着在上下起伏的路径上形成迁移路径，相对应平坦的路径需要更多的量，因此变相增强了芯片的抗金属迁移能力。因此本发明解决了现有技术中的LED芯片在恶劣环境下工作，电极容易发生金属迁移，导致电极脱落的问题。
优选地，所述第一钝化子层的材料为SiO2、Al2O3及SiNx中的一种，所述第二钝化子层的材料为SiO2或SiNx，所述第一钝化子层的防水性能高于所述第二钝化子层的防水性能。
优选地，所述第一钝化子层的厚度为所述第二钝化子层的厚度为/>
优选地，所述沟槽的为长条状，所述沟槽的宽度为3μm-10μm，所述沟槽的深度与所述第二钝化子层一致，相邻两所述沟槽之间的间距为3μm-6μm。
优选地，所述孔洞的直径为3μm-10μm，所述孔洞的深度与所述第二钝化子层一致，相邻两所述孔洞之间的间距为3μm-6μm。
优选地，所述LED外延片还包括衬底、N型半导体、量子阱层、P型半导体和透明导电层；
所述电极和所述钝化层层叠在所述透明导电层上，其中，通过刻蚀去除部分所述N型半导体上的所述量子阱层和所述P型半导体，所述P型电极和所述N型电极分别通过所述透明导电层与所述N型半导体和所述P型半导体连接。
优选地，所述P型半导体与所述N型半导体交界处为N型半导体台阶线，所述钝化层与所述P型电极交界处为P型电极包覆线，靠近所述N型半导体的所述沟槽或所述孔洞距离所述N型半导体台阶线的距离为4μm-10μm，靠近所述P型半导体的所述沟槽或所述孔洞距离所述P型电极包覆线的距离为4μm-10μm。
本发明还提供一种LED芯片制备方法，方法包括：
制备LED外延层，并在所述LED外延层上依次生长，并在所述LED外延层上依次生长电极和钝化层，所述钝化层包括第一钝化子层和第二钝化子层，所述电极包括P型电极和N型电极；
在上述结构上进行光刻胶涂布，并利用光刻技术露出部分所述P型电极和所述N型电极上的所述钝化层，并用刻蚀技术去除部分钝化层，使得所述P型电极和所述N型电极部分裸露用于打线；
再通过光刻技术和刻蚀技术，去除所述P型电极和所述N型电极之间的所述第二钝化子层以生成沟槽或孔洞。
优选地，所述在所述P型半导体和所述N型半导体上依次生长所述透明导电层、电极和钝化层，所述钝化层包括第一钝化子层和第二钝化子层，所述电极包括P型电极和N型电极的步骤包括：
通过镀膜设备在所述P型半导体和所述N型半导体镀所述透明导电层，并通过光刻和湿法刻蚀技术，在所述透明导电层上制备电极图层；
通过金属镀膜设备在电极图层上制备所述P型电极和所述N型电极；
在上述结构上通过ALD设备沉积所述第一钝化子层；
通过PECVD技术在所第一钝化子层上沉积所述第二钝化子层。
优选地，所述在上述结构上进行光刻胶涂布，并利用光刻技术露出部分所述P型电极和所述N型电极上的所述钝化层，并用刻蚀技术去除部分钝化层，使得所述P型电极和所述N型电极部分裸露用于打线步骤包括：
先用湿法刻蚀技术刻蚀所述第二钝化子层，再用ICP干法刻蚀技术刻蚀所述第一钝化子层，所述湿法刻蚀技术采用的溶液为BOE溶液。
附图说明
图1为本发明一实施例中设有沟槽的LED芯片的结构示意图；
主要元件符号说明：
| 钝化层 | 10 | N型电极 | 20 |
| P型电极 | 30 | 沟槽 | 40 |
| N型半导体台阶线 | 50 | P型电极包覆线 | 60 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图一所示，本发明公开了一种LED芯片，LED芯片还包括衬底、N型半导体、量子阱层、P型半导体、透明导电层、电极和钝化层10；N型半导体、量子阱层、P型半导体、透明导电层、电极和钝化层10依次层叠在衬底上，其中，电极包括P型电极30和N型电极20，钝化层10上开设有凹槽以使P型电极30和N型电极20部分裸露用于打线，钝化层10包括第一钝化子层和设置在第一钝化子层上的第二钝化子层，位于P型电极30和N型电极20之间的第二钝化子层上设有沟槽40或孔洞。
在本实施例当中，衬底可以为GaN衬底，N型半导体的厚度为1μm-3μm，示例性的，N型半导体层的厚度为1.1μm、1.2μm、2μm或2.4μm，但不限于此；量子阱层的厚度为0.1μm-0.25μm，示例性的，量子阱层的厚度为0.1μm、0.13μm、0.18μm、0.2μm或0.25μm，但不限于此；P型半导体的厚度为30nm-200nm，示例性的，P型半导体的厚度为40nm、60nm、80nm、100nm或150nm，但不限于此；透明导电层为具有高透明、高电导率和低接触电阻的材料，透明导电层可以选用氧化铟锡(ITO)或氧化锌(ZnO)或氧化镉锡(CTO)或氧化铟(InO)或铟(In)掺杂氧化锌(ZnO)或铝(Al)掺杂氧化锌(ZnO)或镓(Ga)掺杂氧化锌(ZnO)或前述任意组合，本实施例优选氧化铟锡(ITO)，该透明导电层的厚度为示例性的，透明导电层的厚度为/> 或/>但不限于此；P型电极30和N型电极20均为多个金属层层叠的结构，其中，金属层可以是Cr、Al、Ti、Ni、Pt、Au、Cu中的一种或多种的组合，P型电极30和N型电极20的厚度为1μm-3μm，示例性的，P型电极30和N型电极20的厚度为1μm、1.2μm、1.6μm、2.2μm或2.6μm，但不限于此；钝化层10的材料为SiO2、Al2O3、SiNx中的一种或几种的组合，例如，可以为单独的二氧化硅层、单独的氮化硅层或者单独的氧化铝层，也可以为二氧化硅和氮化硅的混合层，氮化硅和氧化铝的混合层，二氧化硅和氧化铝的混合层，二氧化硅、氮化硅以及氧化铝的混合层，钝化层10的厚度为0.3μm-3.5μm，示例性的，绝缘层的厚度为1μm、1.2μm、1.6μm、2.2μm或2.6μm，但不限于此。
具体的，钝化层10包括第一钝化子层和第二钝化子层，第一钝化子层的材料为SiO2、Al2O3、SiNx中的一种，第二钝化子层的材料为SiO2或SiNx，第一钝化子层的防水性能高于第二钝化子层。第一钝化子层的厚度为 示例性的，第一钝化子层的厚度为/>或/>但不限于此，第二钝化子层的厚度为/>示例性的，第二钝化子层的厚度为/>或但不限于此。为了使得，两电极之间的金属迁移路径更长，因需要使得第二钝化子层的厚度大与第二钝化子层，进而使得沟槽40或孔洞的深度更深，进而使得两电极之间的路径起伏更大，路径更长，以提高芯片的抗金属迁移性能。此外，由于会在在第二钝化子层上刻蚀沟槽40或孔洞，使得部分区域第二钝化子层较薄甚至没有，因此需要使得第一钝化子层具有较高的防水性能，以防止水汽进入电极内，而第二钝化子层由于厚度更厚因此设置较低的防水性能成本更低，且足够的厚度下，较低的防水性能也能防止水汽进入。
另外的，当在第二钝化子层上刻蚀沟槽40时，沟槽40的为规则长条状，沟槽40的宽度为3μm-10μm，示例性的，沟槽40的宽度为3μm、5μm、7μm、9μm或10μm，但不限于此；沟槽40的深度与第二钝化子层一致，相邻两沟槽40之间的间距为3μm-6μm，示例性的，相邻沟槽40之间的距离为3μm、5μm、7μm、9μm或10μm，但不限于此。当在第二钝化子层上刻蚀孔洞时，孔洞的直径为3μm-10μm，示例性的，孔洞的直径为3μm、5μm、7μm、9μm或10μm，但不限于此，孔洞的深度与第二钝化子层一致，相邻两孔洞之间的间距为3μm-6μm，示例性的，相邻孔洞之间的距离为3μm、5μm、7μm、9μm或10μm，但不限于此。孔洞相对于沟槽40，刻蚀工艺更加简单，只需将孔洞均分布且限制孔洞直径在预设范围内即可，刻蚀沟槽40需要保证每条沟槽的直径与间距一致，刻蚀工艺较为繁琐。但刻蚀沟槽40时，可以调整沟槽朝向，使得沟槽朝向与两电极之间的连线垂直，进而使得两电极之间的路径，起伏更多，路径距离更远，进而提高了芯片的抗金属迁移能力。此外对沟槽40或孔洞的直径和间距进行限定在适当范围内，使得沟槽40或微信孔洞数量既不会过多，使得工艺成本较高，数量又不会过少，使得芯片的抗金属迁移能力不够。
具体的，N型半导体、量子阱层、P型半导体、透明导电层、电极和钝化层10依次层叠在衬底上，其中，通过刻蚀去除部分N型半导体上的量子阱层和P型半导体，P型电极30和N型电极20分别通过透明导电层与N型半导体和P型半导体连接。P型半导体与N型半导体交界处为N型半导体台阶线50，钝化层10与P型电极30交界处为P型电极包覆线60，靠近N型半导体的沟槽40或孔洞距离N型半导体台阶线50的距离为4μm-10μm，示例性的，靠近N型半导体的沟槽40或孔洞距离N型半导体台阶线50的距离为4μm、4.5μm、6μm、8μm或10μm，但不限于此，靠近P型半导体的沟槽40或孔洞距离P型电极包覆线60的距离为4μm-10μm，示例性的，靠近P型半导体的沟槽40或孔洞距离P型电极包覆线60的距离为4μm、4.5μm、6μm、8μm或10μm，但不限于此。限制孔洞或沟槽40距离两电极之间的距离，
综上，本发明上述实施例当中的LED芯片，通过在电极外侧设置钝化层10，由于钝化层10位于P型电极30和N型电极20之间的金属迁移的路径上，使得P型电极30和N型电极20之间的横向金属迁移速率受到限制，又由于在钝化层10上开设凹槽，使P型电极30和N型电极20只部分裸露于钝化层10用于打线，使得两电极之间发生金属迁移时，需要先向上迁移再横向迁移，改变了金属迁移方向，提高了芯片抗金属迁移性能，具体的，钝化层10包括第一钝化子层和设置在第一钝化子层上的第二钝化子层，第一钝化子层用于防止水汽进入电极内，第二钝化子层上设有沟槽40或孔洞，使得两电极之间的路径上下起伏，水汽附着在上下起伏的路径上形成迁移路径，相对应平坦的路径需要更多的量，因此变相增强了芯片的抗金属迁移能力。因此本发明解决了现有技术中的LED芯片在恶劣环境下工作，电极容易发生金属迁移，导致电极脱落的问题。
本发明还公开了一种LED芯片的制备方法，用于制备上述的LED芯片，其中，制备方法包括以下步骤：
S10：提供以生长所需衬底，并在衬底上依次外延生长N型半导体、量子阱层、P型半导体；
具体的，衬底可以为GaN衬底，在MOCVD设备中生长N型半导体、量子阱层和P型半导体，并孔在N型半导体的厚度为1μm-3μm，量子阱层的厚度为0.1μm-0.25μm，P型半导体的厚度为1μm-3μm。
S11：在P型半导体上，向衬底方向进行刻蚀露出部分N型半导体；
具体的，采用ICP(Inductively Couple Plasma，电感耦合等离子体刻蚀)技术对外延层进行刻蚀，露出N型半导体。
S12:通过镀膜设备在P型半导体和N型半导体镀透明导电层，并通过光刻和湿法刻蚀技术，在透明导电层上制备电极图层；
具体的，可通过溅射或电子束蒸镀工艺制备透明导电层，控制所沉积的透明导电层的厚度为优选的，透明导电层为ITO透明导电层。
S13:通过金属镀膜设备在电极图层上制备P型电极30和N型电极20；
S14:在上述结构上通过ALD设备沉积第一钝化子层,再通过PECVD技术在第一钝化子层上沉积第二钝化子层；
具体的，第一钝化子层的材料为为SiO2、Al2O3、SiNx中的一种，厚度为 第二钝化子层的材料为SiO2或SiNx，厚度为/>
S15：在上述结构上进行光刻胶涂布，并利用光刻技术露出部分P型电极30和N型电极20上的钝化层10，先用湿法刻蚀技术刻蚀第二钝化子层，再用ICP干法刻蚀技术刻蚀第一钝化子层，使得P型电极30和N型电极20部分裸露用于打线，湿法刻蚀技术采用的溶液为BOE溶液；
S16:再通过光刻技术和湿法刻蚀技术，去除P型电极30和N型电极20之间的第二钝化子层以生成沟槽40或孔洞。
下面以具体实施例来对本发明进一步说明：
实施例一
本实施例提供一种LED芯片，LED芯片还包括衬底、N型半导体、量子阱层、P型半导体、透明导电层、电极和钝化层10；N型半导体、量子阱层、P型半导体、透明导电层、电极和钝化层10依次层叠在衬底上，其中，电极包括设置在芯片两侧的P型电极30和N型电极20，钝化层10上开设有凹槽以使P型电极30和N型电极20部分裸露用于打线，钝化层10包括第一钝化子层和设置在第一钝化子层上的第二钝化子层，位于P型电极30和N型电极20之间的第二钝化子层上设有沟槽40。
其中，衬底为GaN衬底，具体的，N型半导体的厚度为2μm；量子阱层的厚度为0.15μm；P型半导体的厚度为2μm；透明导电层为ITO透明导电层，该透明导电层的厚度为P型电极30和N型电极20均为多个金属层层叠的结构，其中，金属层可以是Cr、Al、Ti、Ni、Pt、Au、Cu中的一种或多种的组合，P型电极30和N型电极20的厚度均为1.5μm；第一钝化子层的厚度为/>第二钝化子层的厚度为/>
本实施例中LED芯片的制备方法包括以下步骤：
S20：提供以生长所需的GaN衬底，并在衬底上依次外延生长N型半导体、量子阱层、P型半导体，并控制N型半导体、量子阱层和P型半导体的厚度分别为2μm、0.15μm和2μm；
S21：在P型半导体上，向衬底方向进行刻蚀露出部分N型半导体；具体的，采用ICP技术对外延层进行刻蚀，其中，从P型半导体向衬底方向刻蚀，使得N型半导体裸露；
S22:通过镀膜设备在P型半导体和N型半导体镀透明导电层，并通过光刻和湿法刻蚀技术，在透明导电层上制备电极图层；具体的，通过溅射或电子束蒸镀工艺制备透明导电层，控制所沉积的透明导电层的厚度为优选的，透明导电层为ITO透明导电层。
S23:通过金属镀膜设备在电极图层上制备P型电极30和N型电极20；
S24:在上述结构上通过ALD设备沉积第一钝化子层,再通过PECVD技术在所第一钝化子层上沉积第二钝化子层；具体的，第一钝化子层的材料为为Al2O3中的一种，厚度为第二钝化子层的材料为SiO2，厚度为/>
S25：在上述结构上进行光刻胶涂布，并利用光刻技术露出部分P型电极30和N型电极20上的钝化层10，先用湿法刻蚀技术刻蚀第二钝化子层，再用ICP干法刻蚀技术刻蚀第一钝化子层，使得P型电极30和N型电极20部分裸露用于打线，湿法刻蚀技术采用的溶液为BOE溶液；
S26:再通过光刻技术和湿法刻蚀技术，去除P型电极30和N型电极20之间的第二钝化子层以生成沟槽40。
实施例二
本实施例同样提供一种LED芯片，与实施例1的区别在于，第一钝化子层的厚度为第二钝化子层的厚度为/>
实施例三
本实施例同样提供一种LED芯片，与实施例1的区别在于，第一钝化子层的厚度为第二钝化子层的厚度为/>
实施例四
本实施例同样提供一种LED芯片，与实施例1的区别在于，第一钝化子层的厚度为第二钝化子层的厚度为/>第二钝化子层上刻蚀有孔洞。
对各实施例制备出的LED芯片与现有技术中的LED芯片进行实验，统计LED芯片发生金属迁移数量情况，实验条件为：温度85℃，湿度85％，加速LED芯片老化，测试结果如下表所示：
从表中可以看出，本发明制备的LED芯片较现有技术中的LED芯片而言，老化86h未出现电极脱落现象，在168h时，第二钝化子层厚度和第一钝化子层厚度较低的LED芯片出现3个和2个芯片出现金属迁移的状况，而现有技术中的LED芯片，老化86h开始，出现金属迁移现象，并在老化168h后，存在23个LED芯片发生金属迁移的状况。此外更加实施例一和实施例二的比较，可以看出，第二钝化子层越厚，沟槽的深度越深，抗金属迁移性能越好，实施例二和实施例三的比较可以看出，第一钝化子层越厚抗金属迁移性能越好。实施例一和现有技术比较可以看出，虽然现有技术的第一钝化子层厚度足够厚，相当于实施例一的两层钝化子层，但由于没有设有沟槽，使得芯片的抗金属迁移性能较差。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LED芯片，其特征在于，包括LED外延层、设置在所述外延层上的电极、以及设置在所述LED外延层上且覆盖所述电极的钝化层，所述电极包括P型电极和N型电极，所述钝化层上开设有凹槽，所述P型电极和所述N型电极通过所述凹槽至少部分裸露；
所述钝化层包括第一钝化子层和设置在所述第一钝化子层上的第二钝化子层，其中，所述第二钝化子层在位于所述P型电极和所述N型电极之间的部位上设有沟槽或孔洞。
2.根据权利要求1所述的LED芯片，其特征在于，所述第一钝化子层的材料为SiO2、Al2O3及SiNx中的一种，所述第二钝化子层的材料为SiO2或SiNx，所述第一钝化子层的防水性能高于所述第二钝化子层的防水性能。
3.根据权利要求1所述的LED芯片，其特征在于，所述第一钝化子层的厚度为所述第二钝化子层的厚度为/>
4.根据权利要求1所述的LED芯片，其特征在于，所述沟槽的为长条状，所述沟槽的宽度为3μm-10μm，所述沟槽的深度与所述第二钝化子层一致，相邻两所述沟槽之间的间距为3μm-6μm。
5.根据权利要求1所述的LED芯片，其特征在于，所述孔洞的直径为3μm-10μm，所述孔洞的深度与所述第二钝化子层一致，相邻两所述孔洞之间的间距为3μm-6μm。
6.根据权利要求1所述的LED芯片，其特征在于，所述LED外延片还包括衬底、以及依次层叠在所述衬底上的N型半导体、量子阱层、P型半导体和透明导电层；
所述电极和所述钝化层层叠在所述透明导电层之上，其中，通过刻蚀去除部分所述N型半导体上的所述量子阱层和所述P型半导体，所述P型电极和所述N型电极分别通过所述透明导电层与所述N型半导体和所述P型半导体连接。
7.根据权利要求6所述的LED芯片，其特征在于，所述P型半导体与所述N型半导体交界处为N型半导体台阶线，所述钝化层与所述P型电极交界处为P型电极包覆线，靠近所述N型半导体的所述沟槽或所述孔洞距离所述N型半导体台阶线的距离为4μm-10μm，靠近所述P型半导体的所述沟槽或所述孔洞距离所述P型电极包覆线的距离为4μm-10μm。
8.一种LED芯片的制备方法，其特征在于，用于制备1至7任一项权利要求所述的LED芯片，所述方法包括：
制备LED外延层，并在所述LED外延层上依次生长电极和钝化层，所述钝化层包括第一钝化子层和第二钝化子层，所述电极包括P型电极和N型电极；
在上述结构上进行光刻胶涂布，并利用光刻技术露出部分所述P型电极和所述N型电极上的所述钝化层，并用刻蚀技术去除部分钝化层，使得所述P型电极和所述N型电极部分裸露用于打线；
再通过光刻技术和刻蚀技术，去除所述P型电极和所述N型电极之间的所述第二钝化子层以生成沟槽或孔洞。
9.根据权利要求8所述的LED芯片的制备方法，其特征在于，所述在所述P型半导体和所述N型半导体上依次生长所述透明导电层、电极和钝化层，所述钝化层包括第一钝化子层和第二钝化子层，所述电极包括P型电极和N型电极的步骤包括：
通过镀膜设备在所述P型半导体和所述N型半导体镀所述透明导电层，并通过光刻和湿法刻蚀技术，在所述透明导电层上制备电极图层；
通过金属镀膜设备在电极图层上制备所述P型电极和所述N型电极；
在上述结构上通过ALD设备沉积所述第一钝化子层；
通过PECVD技术在所第一钝化子层上沉积所述第二钝化子层。
10.根据权利要求8所述的LED芯片制备方法，其特征在于，所述在上述结构上进行光刻胶涂布，并利用光刻技术露出部分所述P型电极和所述N型电极上的所述钝化层，并用刻蚀技术去除部分钝化层，使得所述P型电极和所述N型电极部分裸露用于打线步骤包括：
先用湿法刻蚀技术刻蚀所述第二钝化子层，再用ICP干法刻蚀技术刻蚀所述第一钝化子层，所述湿法刻蚀技术采用的溶液为BOE溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107719.0A CN117080341A (zh) | 2023-08-30 | 2023-08-30 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107719.0A CN117080341A (zh) | 2023-08-30 | 2023-08-30 | 一种led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117080341A true CN117080341A (zh) | 2023-11-17 |
Family
ID=88713219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311107719.0A Pending CN117080341A (zh) | 2023-08-30 | 2023-08-30 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117080341A (zh) |
-
2023
- 2023-08-30 CN CN202311107719.0A patent/CN117080341A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8455914B2 (en) | Light emitting device | |
| CN100580963C (zh) | 具有氧化铟锡层的发光二极管及其制造方法 | |
| CN101656260B (zh) | 一种抗静电氮化镓基发光器件及其制作方法 | |
| US20090206357A1 (en) | Semiconductor Light Emitting Device | |
| US11316069B2 (en) | Micro-LED chip and manufacturing method thereof, and display panel | |
| CN107611236B (zh) | 一种led芯片及其制作方法 | |
| TW202127686A (zh) | 發光元件 | |
| JP2012209475A (ja) | 発光素子 | |
| KR100748247B1 (ko) | 질화물계 반도체 발광다이오드 및 그 제조방법 | |
| CN108110099B (zh) | 一种led芯片及其制作方法 | |
| JP5336202B2 (ja) | 半導体発光素子 | |
| US20030047743A1 (en) | Semiconductor light emitting device | |
| CN116960252A (zh) | 一种led芯片及其制备方法 | |
| US9130108B2 (en) | Light-emitting diode and method for manufacturing thereof | |
| WO2010047459A1 (ko) | 발광 소자 및 그 제조방법 | |
| WO2019138279A1 (en) | Light-emiting diode device and method of producing the same | |
| CN117080341A (zh) | 一种led芯片及其制备方法 | |
| CN101000940A (zh) | 半导体发光元件及其制造方法 | |
| CN210805813U (zh) | 一种高可靠度的led芯片 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| KR101928307B1 (ko) | 반도체 발광 소자 및 이의 제조방법 | |
| CN218548463U (zh) | 一种发光二极管 | |
| CN221176251U (zh) | 发光二极管 | |
| US20230154902A1 (en) | Semiconductor structure and manufacturing method therefor | |
| CN220324473U (zh) | 一种倒装发光元件及发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |