CN117059490A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117059490A CN117059490A CN202210482776.6A CN202210482776A CN117059490A CN 117059490 A CN117059490 A CN 117059490A CN 202210482776 A CN202210482776 A CN 202210482776A CN 117059490 A CN117059490 A CN 117059490A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- forming
- sacrificial
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 158
- 230000008569 process Effects 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000004381 surface treatment Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 38
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 27
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- PVADDRMAFCOOPC-UHFFFAOYSA-N germanium monoxide Inorganic materials [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229940119177 germanium dioxide Drugs 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 274
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- DFIYWQBRYUCBMH-UHFFFAOYSA-N oxogermane Chemical compound [GeH2]=O DFIYWQBRYUCBMH-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括提供衬底；在衬底上形成鳍部结构，鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层；采用若干次刻蚀工艺刻蚀暴露出的牺牲层，每次刻蚀工艺包括：对暴露出的牺牲层和沟道层进行表面处理，使牺牲层表面形成第一改性层，并使沟道层表面形成第二改性层；对第一改性层和第二改性层进行第一刻蚀处理，刻蚀部分所述第一改性层，第一刻蚀处理对第一改性层的刻蚀速率大于对第二改性层的刻蚀速率；在第一刻蚀处理之后，继续对剩余的第一改性层以及牺牲层进行第二刻蚀处理，第二刻蚀处理对牺牲层的刻蚀速率大于对沟道层的刻蚀速率；能够提升最终形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA结构MOSFET的电学性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，提供衬底；在所述衬底上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层；采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层，每次所述刻蚀工艺包括：对暴露出的所述牺牲层和所述沟道层进行表面处理，使所述牺牲层表面形成第一改性层，并使所述沟道层表面形成第二改性层；对所述第一改性层和第二改性层进行第一刻蚀处理，刻蚀部分所述第一改性层，所述第一刻蚀处理对所述第一改性层的刻蚀速率大于对所述第二改性层的刻蚀速率；在第一刻蚀处理之后，继续对剩余的所述第一改性层以及所述牺牲层进行第二刻蚀处理，所述第二刻蚀处理对所述牺牲层的刻蚀速率大于对所述沟道层的刻蚀速率。
可选的，所述表面处理工艺包括：氧化处理工艺。
可选的，所述氧化工艺采用臭氧化去离子水或者双氧水处理所述衬底。
可选的，所述第一改性层的材料为一氧化锗、二氧化锗以及含有氧化硅的混合物；所述第一改性层的厚度为0埃至30埃。
可选的，所述第二改性层的材料为氧化硅，所述第二改性层的厚度为5埃至30埃。
可选的，所述第一刻蚀处理工艺为第一湿法刻蚀，所述第一湿法刻蚀采用水作为刻蚀液。
可选的，所述第二刻蚀处理工艺为第二湿法刻蚀，所述第二湿法刻蚀为各项同性的湿法刻蚀。
可选的，所述第二湿法刻蚀采用氨水、双氧水和水的混合物作为刻蚀液。
可选的，所述第二刻蚀处理工艺中，所述刻蚀液对所述牺牲层的刻蚀速率与所述刻蚀液对所述沟道层的刻蚀速率的比值范围为4:1至150:1。
可选的，所述氨水与所述双氧水的体积比为1:20～20:1。
可选的，所述牺牲层的材料为硅锗；所述沟道层的材料为单晶硅。
可选的，所述硅锗内的锗原子的原子百分比浓度范围为20％～40％。
可选的，所述牺牲层的厚度为2nm～50nm，所述沟道层的厚度为2nm～50nm。
可选的，还包括：在所述衬底上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面。
可选的，还包括：刻蚀所述伪栅极结构两侧的所述鳍部结构，在所述鳍部结构内形成源漏凹槽，所述源漏凹槽侧壁暴露出所述牺牲层和所述沟道层；采用若干次所述刻蚀工艺刻蚀所述源漏凹槽暴露出的所述牺牲层，在相邻所述沟道层内形成鳍部凹槽。
可选的，还包括：在所述源漏凹槽内形成源漏掺杂层；在所述衬底上、所述鳍部结构上和所述伪栅极结构侧壁表面形成介质层，所述介质层暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成栅极开口；采用若干次所述刻蚀工艺刻蚀所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层的过程中，表面处理在所述沟道层的表面形成第二改性层且在所述牺牲层的表面形成第一改性层；在第一刻蚀处理过程中第一改性层的刻蚀速率大于第二改性层的刻蚀速率，在第二刻蚀处理过程中牺牲层的刻蚀速率大于沟道层的刻蚀速率，这样第二改性层能够起到保护所述沟道层的作用同时较大的刻蚀速率差使得在去除所述牺牲的过程中，减少了对所述沟道层的损伤这样，可以很好提升所述沟道层的形貌，保证最终形成的半导体结构的性能。
附图说明
图1至图2是一种半导体结构的结构示意图；
图3至图14是本发明第一实施例中半导体结构的形成方法的各步骤结构示意图；
图15至图22为本发明第二实施例中半导体结构的形成方法的各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中GAA结构MOSFET的电学性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供衬底100；在所述衬底100上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层101、以及位于相邻两层所述牺牲层101之间的沟道层102；在所述衬底100上形成横跨所述鳍部结构的伪栅极结构103，所述伪栅极结构103覆盖所述鳍部结构部分侧壁与部分顶部表面。
请参考图2，在所述伪栅极结构103两侧的鳍部结构内形成源漏凹槽104；去除所述源漏凹槽104侧壁暴露出的部分所述牺牲层101，形成鳍部凹槽105。
然而，在上述实施例中，在后续的制程中，需要在所述鳍部凹槽105内形成阻挡层(未图示)；在形成所述阻挡层之后，将所述牺牲层101进行去除，在相邻的所述沟道层102之间形成栅极槽(未图示)；在形成所述栅极槽之后，在所述栅极槽内形成栅极结构(未图示)。由于在形成所述鳍部凹槽105的过程中以及去除所述牺牲层101的过程中都会导致所述沟道层102的不同程度的缺失，因此在形成所述栅极结构之后，所述栅极结构包围的所述沟道层102所形成的沟道区的形状、长度等也会存在不同，使得形成的各个MOS结构的性能存在差异，进而会导致最终的半导体结构性能较差。
在此基础上，本发明提供一种半导体结构的形成方法，采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层的过程中，表面处理在所述沟道层的表面形成第二改性层且在所述牺牲层的表面形成第一改性层；在第一刻蚀处理过程中第一改性层的刻蚀速率大于第二改性层的刻蚀速率，在第二刻蚀处理过程中牺牲层的刻蚀速率大于沟道层的刻蚀速率，这样第二改性层能够起到保护所述沟道层的作用同时较大的刻蚀速率差使得在去除所述牺牲的过程中，减少了对所述沟道层的损伤这样，可以很好提升所述沟道层的形貌，保证最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图14是本发明第一实施例中半导体结构的形成方法的各步骤结构示意图；
图15至图22为本发明第二实施例中半导体结构的形成方法的各步骤结构示意图。
第一实施例
请参考图3，提供衬底200。
所述衬底200的材料可以采用单晶硅(Si)或硅锗(SiGe)；在本实施例中，所述衬底200采用的材料为硅锗(SiGe)。
请参考图4，在所述衬底200上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底200表面法线方向重叠的牺牲层201、以及位于相邻两层所述牺牲层201之间的沟道层202。
在本实施例中，所述牺牲层201的层数为三层；所述沟道层202的层数也为三层。
在本实施例中，所述牺牲层201的厚度为2nm～50nm，所述沟道层202的厚度为2nm～50nm。
在本实施例中，所述鳍部结构的形成方法包括：在所述衬底200上形成鳍部材料膜(未图示)，所述鳍部材料膜包括若干层沿所述衬底200表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜中的沟道材料膜；在所述鳍部材料膜上形成图形化层(未图示)；以所述图形化层为掩膜刻蚀所述鳍部材料膜，形成所述鳍部结构，所述鳍部结构包括若干层沿所述衬底200表面法线方向重叠的牺牲层201、以及位于相邻两层所述牺牲层201之间的沟道层202。
在本实施例中，所述牺牲层201和所述沟道层202的材料不同。其目的是在后续形成栅极结构时，需要将所述牺牲层201去除，因此通过采用不同材料的所述牺牲层201和所述沟道层202具有较大的刻蚀选择比，减小在去除所述牺牲层201的过程中对所述沟道层202的损伤。
在本实施例中，所述牺牲层201的材料为硅锗(SiGe)，所述沟道层202的材料为单晶硅(Si)。
在本实施例中，所述硅锗(SiGe)中锗原子的原子百分比浓度范围为20％～40％。
在本实施例中，在刻蚀所述鳍部材料膜形成所述鳍部结构之后，还包括：以所述鳍部结构为掩膜刻蚀部分所述衬底200；在所述衬底200上形成隔离结构203，所述隔离结构203的顶部表面低于所述衬底200的顶部表面。
所述隔离结构203的材料包括氧化硅(SiO2)或氮化硅(SiN)。在本实施例中，所述隔离结构203的材料采用氮化硅(SiN)。
请参考图5，在所述衬底200上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面。
在本实施例中，所述伪栅极结构包括：位于所述鳍部结构上的栅介质层204、位于所述栅介质层204上的伪栅层205、位于所述伪栅层205上的保护层206、以及位于所述伪栅层205与所述保护层206侧壁的侧墙207。
在本实施例中，所述伪栅层205的材料采用多晶硅(Si)；在其他实施例中，所述伪栅层的材料还可以采用非晶硅(A-Si)。
在本实施例中，所述保护层206的材料采用氮化硅(SiN)；在其他实施例中，所述保护层的材料还可以采用氧化硅(SiO2)。
所述侧墙207的形成方法包括：在所述栅介质层204栅介质层204顶部表面、所述伪栅层205侧壁以及所述保护层206侧壁与顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述保护层206与所述栅介质层204栅介质层204顶部表面为止，形成所述侧墙207。
所述侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。
在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述侧墙207的材料包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳氮化硅(SiCN)或碳氮氧化硅(SiOCN)。
在本实施例中，所述侧墙207的材料采用氮化硅(SiN)。
在本实施例中，所述侧墙207用于定义后续源漏掺杂层的位置。
请参考图6，在所述伪栅极结构两侧的鳍部结构内形成源漏凹槽208。
在本实施例中，所述源漏凹槽208的形成方法包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，直至暴露出所述衬底200顶部表面为止，在所述伪栅极结构两侧的鳍部结构内形成所述源漏凹槽208。
在本实施例中，所述源漏凹槽208作用为后续形成的所述源漏掺杂层提供空间。
刻蚀所述鳍部结构的工艺包括：各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。在本实施例中，刻蚀所述鳍部结构的工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层，形成鳍部凹槽，每次所述刻蚀工艺包括表面处理、第一刻蚀处理及第二刻蚀处理，具体请参考图7至图9。
请参考图7，对暴露出的所述牺牲层201和所述沟道层202进行表面处理。
在本实施例中，所述表面处理为表面氧化处理。
在本实施例中，经过所述表面处理后，使所述牺牲层表面形成第一改性层，并使所述沟道层表面形成第二改性层，具体的采用氧化工艺在暴露出的所述牺牲层201和所述沟道层202的侧壁上形成改性层210。
在本实施例中，所述氧化工艺采用臭氧化去离子水或双氧水处理所述衬底200。
在本实施例中，在所述牺牲层201的侧壁上形成第一改性层211，在所述沟道层202的侧壁上形成第二改性层212。
在本实施例中，所述第一改性层211的厚度范围为0埃至30埃当所述第一改性层211的厚度大于30埃，会导致后续第二刻蚀处理的过程中导致所述牺牲层201的去除效率低，制程难以控制
在本实施例中，所述第二改性层212的厚度范围为5埃至30埃；当所述第二改性层212的厚度小于5埃，则难以抑制在第二刻蚀处理的过程中对所述沟道层202的刻蚀作用。
在本实施例中，经过所述氧化工艺处理后，在所述牺牲层201的侧壁上形成的所述第一改性层211的材料为一氧化锗(GeO)、二氧化锗(GeO2)以及含有氧化硅(SiO2)的混合物，其中一氧化锗(GeO)溶于水；同时在所述沟道层202的侧壁上形成的所述第二改性层212为含有氧化硅(SiO2)的混合物，其中氧化硅(SiO2)不溶于水。
请参考图8，对所述第一改性层211和所述第二改性层212进行第一刻蚀处理。
在本实施例中，所述第一刻蚀处理为湿法刻蚀处理，所述第一湿法刻蚀采用水作为刻蚀液。
在本实施例中，采用水洗所述衬底200。
在本实施例中，对所述第一改性层211和所述第二改性层212进行第一刻蚀处理，刻蚀部分所述第一改性层211，所述第一刻蚀处理对所述第一改性层211的刻蚀速率大于对所述第二改性层212的刻蚀速率，具体的，经过水洗后，所述第一改性层211变薄；而所述第二改性层212仍在所述沟道层202的侧壁上。
在其他实施例中，经过水洗后，所述第一改性层211从所述牺牲层201的侧壁上脱落。
请参考图9，在第一刻蚀处理之后，继续对剩余的所述第一改性层211以及所述牺牲层201进行第二刻蚀处理。
在本实施例中，所述第二刻蚀处理对所述牺牲层201的刻蚀速率大于对所述沟道层202的刻蚀速率。
在本实施例中，经过所述第二刻蚀处理后，去除部分厚度的所述牺牲层201，在相邻两层所述沟道层202之间形成鳍部凹槽209。
在本实施例中，在第一刻蚀处理的过程中，所述第一改性层的刻蚀速率大于所述第二改性层的刻蚀速率，这样在进行第一刻蚀处理后，再进行第二刻蚀处理时，由于所述第二改性层212的存在，能够对所述沟道层202起到保护的作用；同时在所述第二刻蚀处理的过程中，所述牺牲层201的刻蚀速率大于所述沟道层202的刻蚀速率，这样一方面利用所述第二改性层212对所述沟道层202的保护作用，在刻蚀部分所述牺牲层201的过程中不会对所述沟道层202产生损伤；另外一方面，由于所述牺牲层201的刻蚀速率大于所以所述沟道层202的刻蚀速率，可以减少对所述沟道层202的腐蚀作用，这样双重的作用下保证去除所述牺牲层201的过程中减少了对所述沟道层202产生损伤，提升了所述沟道层202的形成质量，为形成质量高的半导体结构做准备。
在本实施例中，所述刻蚀工艺的次数根据实际的需要进行设计，没有具体的要求。
在本实施例中，所述鳍部凹槽209的作用是为后续形成的阻挡层提供空间。
在本实施例中，所述第二刻蚀处理为第二湿法刻蚀，所述第二湿法刻蚀为各项同性的湿法刻蚀。
在本实施例中，各项同性的湿法刻蚀能够在刻蚀过程中，保证刻蚀方向的一致型，为形成质量高的所述鳍部凹槽209做准备。
在本实施例中，所述第二湿法刻蚀采用氨水(NH3)、双氧水(H2O2)和水的混合物作为刻蚀液。
在本实施例中，所述刻蚀液对所述牺牲层201的刻蚀速率与所述刻蚀液对所述沟道层202的刻蚀速率的比值范围为4:1至150:1，当所述刻蚀液对所述牺牲层201的刻蚀速率与所述刻蚀液对所述沟道层202的刻蚀速率的比值小于4:1的时候，在刻蚀去除所述牺牲层201的过程中，容易对所述沟道层202造成损伤，增加所述沟道层202的损伤量，从而增加了不同所述沟道层202之间的差异性，不利于形成性能稳定的半导体结构。
在本实施例中，所述氨水(NH3)与所述双氧水(H2O2)的体积比为1:20～20:1，所述氨水(NH3)与所述双氧水(H2O2)的体积比小于1:20，反应速率很慢，难以满足工艺需求；所述氨水(NH3)与所述双氧水(H2O2)的体积比大于20:1，反应太快，并且单晶硅会有被碱各向异性刻蚀风险。
在本实施例中，调整所述氨水(NH3)和所述双氧水(H2O2)的比例关系来调整对所述牺牲层201的刻蚀速率，达到最终需要的刻蚀速率。
在本实施例中，所述刻蚀液形成的步骤包括：将所述氨水(NH3)和所述双氧水(H2O2)混合到所述水中，所述水的温度为23℃～75℃，这个温度范围内仅能实现所述氨水(NH3)以及所述双氧水(H2O2)的最大溶解度，又能为刻蚀提供合适的稳定，从而利用在去除所述牺牲层201的过程减少对所述沟道层202的损伤。
在本实施例中，所述刻蚀液对所述牺牲层201的刻蚀速率与所述锗原子的原子百分比浓度呈正比。
请参考图10，在所述鳍部凹槽209内形成阻挡层213。
在本实施例中，所述阻挡层213的材料采用氮化硅。
请参考图11，在形成所述阻挡层213之后，在所述源漏凹槽208内形成源漏掺杂层214，所述源漏掺杂层214内具有源漏离子。
在本实施例中，在形成所述源漏掺杂层214之前，去除所述第二改性层212。
在本实施例中，所述源漏掺杂层214的形成工艺包括外延生长工艺；在所述源漏掺杂层214内掺杂所述源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层214的材料包括：硅(Si)、锗(Ge)或硅锗(SiGe)；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层214的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
请参考图12，在所述衬底200上、鳍部结构上和伪栅极结构侧壁表面形成介质层215，所述介质层215暴露出所述伪栅极结构的顶部表面。
请参考图13，去除所述伪栅极结构，在所述介质层215内形成栅极开口216。
请参考图14，去除所述栅极开口216暴露出所述的牺牲层201，在相邻的所述沟道层202之间形成栅极槽，在所述栅极开口216和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层202。
在本实施例中，所述栅极结构包括栅极层217。
所述栅极层217的材料为金属，所述金属材料包括铜(Cu)、钨(W)、镍(Ni)、铬(Cr)、钛(Ti)、钽(Ta)和铝(Al)中的一种或多种组合。
在本实施例中，所述栅极层217的材料采用钨(W)。
第二实施例
第二实施例与第一实施例的差别在于，采用若干次所述刻蚀工艺刻蚀所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽。
在本实施例中，从提供衬底至形成源漏凹槽的过程请参考图3至图6。
请参考图15，刻蚀所述源漏槽211暴露出的所述牺牲层201，在相邻的所述沟道层202之间形成鳍部凹槽218。
请参考图16，在所述鳍部凹槽218内形成阻挡层219。
请参考图17，在形成所述阻挡层219之后，在所述源漏凹槽208内形成源漏掺杂层220，所述源漏掺杂层220内具有源漏离子。
请参考图18，在所述衬底200上、所述鳍部结构上和伪栅极结构侧壁表面形成介质层221，所述介质层221暴露出所述伪栅极结构的顶部表面。
请参考图19，去除所述伪栅极结构，在所述介质层221内形成栅极开口222。
在本实施例中，所述栅极开口222暴露出所述牺牲层201。
采用若干次刻蚀工艺去除所述栅极开口222暴露出所述的牺牲层201，在相邻的所述沟道层202之间形成栅极槽223。
每次所述刻蚀工艺包括表面处理、第一刻蚀处理以及第二刻蚀处理，具体请参考图20至图22。
请参考图20，对暴露出的所述牺牲层201和所述沟道层202进行表面处理，使所述牺牲层表面形成第一改性层224，并使所述沟道层202表面形成第二改性层225。
在本实施例中，所述表面处理为表面氧化处理。
在本实施例中，采用双氧水处理所述衬底200。
在本实施例中，经过所述氧化工艺处理后，在所述牺牲层201的侧壁上形成的所述第一改性层224的材料为一氧化锗(GeO)、二氧化锗(GeO2)以及含有氧化硅(SiO2)的混合物，其中一氧化锗(GeO)溶于水；同时在所述沟道层202的侧壁上形成的所述第二改性层225为含有氧化硅(SiO2)的混合物，其中氧化硅(SiO2)不溶于水。
请参考图21，对所述第一改性层224和所述第二改性层225进行第一刻蚀处理。
在本实施例中，所述第一刻蚀处理为湿法刻蚀处理，所述第一湿法刻蚀采用水作为刻蚀液。
在本实施例中，采用水洗所述衬底200。
在本实施例中，对所述第一改性层224和所述第二改性层225进行第一刻蚀处理，刻蚀部分所述第一改性层224，所述第一刻蚀处理对所述第一改性层224的刻蚀速率大于对所述第二改性层225的刻蚀速率，具体的，经过水洗后，所述第一改性层224变薄；而所述第二改性层225仍在所述沟道层202的侧壁上。
在本实施例中，为了显示经过所述第一刻蚀处理所述第一改性层224变薄，从图21的图示角度，将图中的所述第一改性层224都去掉了，实际还有部分所述第一改性层224附着在所述牺牲层201的侧壁上。
请参考图22，在第一刻蚀处理之后，继续对剩余的所述第一改性层228以及所述牺牲层201进行第二刻蚀处理，在相邻的所述沟道层202之间形成栅极槽223。
在本实施例中，所述第二刻蚀处理对所述牺牲层201的刻蚀速率大于对所述沟道层202的刻蚀速率。
在本实施例中，经过所述第二刻蚀处理后，去除所述栅极开口222暴露出所述的牺牲层201，在相邻的所述沟道层202之间形成栅极槽223。
形成所述栅极槽223之后，去除所述沟道层202上的所述第二改性层225，形成栅极结构的过程与第一实施例相同请参考图14，这里不再累赘说明。
第三实施例
第三实施例与第一实施例的差别在于，采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层，形成鳍部凹槽以及采用若干次所述刻蚀工艺刻蚀所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽。
本实施例从提供衬底至所述介质层内形成栅极开口的过程请参考第一实施例中的图3至图13。
本实施例从栅极开口至形成栅极槽的过程请参考第二实施例中图19至22的过程。
本实施例形成所述栅极槽之后形成栅极结构请参考第一实施例中图14。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层；
采用若干次刻蚀工艺刻蚀暴露出的所述牺牲层，每次所述刻蚀工艺包括：
对暴露出的所述牺牲层和所述沟道层进行表面处理，使所述牺牲层表面形成第一改性层，并使所述沟道层表面形成第二改性层；
对所述第一改性层和第二改性层进行第一刻蚀处理，刻蚀部分所述第一改性层，所述第一刻蚀处理对所述第一改性层的刻蚀速率大于对所述第二改性层的刻蚀速率；
在第一刻蚀处理之后，继续对剩余的所述第一改性层以及所述牺牲层进行第二刻蚀处理，所述第二刻蚀处理对所述牺牲层的刻蚀速率大于对所述沟道层的刻蚀速率。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述表面处理工艺包括：氧化处理工艺。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述氧化工艺采用臭氧化去离子水或者双氧水处理所述衬底。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一改性层的材料为一氧化锗、二氧化锗以及含有氧化硅的混合物；所述第一改性层的厚度为0埃至30埃。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二改性层的材料为氧化硅，所述第二改性层的厚度为5埃至30埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一刻蚀处理工艺为第一湿法刻蚀，所述第一湿法刻蚀采用水作为刻蚀液。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二刻蚀处理工艺为第二湿法刻蚀，所述第二湿法刻蚀为各项同性的湿法刻蚀。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第二湿法刻蚀采用氨水、双氧水和水的混合物作为刻蚀液。
9.如权利要求7所述半导体结构的形成方法，其特征在于，所述第二刻蚀处理工艺中，所述刻蚀液对所述牺牲层的刻蚀速率与所述刻蚀液对所述沟道层的刻蚀速率的比值范围为4:1至150:1。
10.如权利要求8所述半导体结构的形成方法，其特征在于，所述氨水与所述双氧水的体积比为1:20～20:1。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料为硅锗；所述沟道层的材料为单晶硅。
12.如权利要求11所述半导体结构的形成方法，其特征在于，所述硅锗内的锗原子的原子百分比浓度范围为20％～40％。
13.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的厚度为2nm～50nm，所述沟道层的厚度为2nm～50nm。
14.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面。
15.如权利要求14所述半导体结构的形成方法，其特征在于，还包括：刻蚀所述伪栅极结构两侧的所述鳍部结构，在所述鳍部结构内形成源漏凹槽，所述源漏凹槽侧壁暴露出所述牺牲层和所述沟道层；采用若干次所述刻蚀工艺刻蚀所述源漏凹槽暴露出的所述牺牲层，在相邻所述沟道层内形成鳍部凹槽。
16.如权利要求15所述半导体结构的形成方法，其特征在于，还包括：在所述源漏凹槽内形成源漏掺杂层；在所述衬底上、所述鳍部结构上和所述伪栅极结构侧壁表面形成介质层，所述介质层暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成栅极开口；采用若干次所述刻蚀工艺刻蚀所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210482776.6A CN117059490A (zh) | 2022-05-05 | 2022-05-05 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210482776.6A CN117059490A (zh) | 2022-05-05 | 2022-05-05 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117059490A true CN117059490A (zh) | 2023-11-14 |
Family
ID=88663182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210482776.6A Pending CN117059490A (zh) | 2022-05-05 | 2022-05-05 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117059490A (zh) |
-
2022
- 2022-05-05 CN CN202210482776.6A patent/CN117059490A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915167B2 (en) | Fabrication of channel wraparound gate structure for field-effect transistor | |
| CN106158747B (zh) | 半导体结构及其形成方法 | |
| CN105633080A (zh) | 栅极间隔件和形成方法 | |
| US11652005B2 (en) | Semiconductor device with cut metal gate and method of manufacture | |
| US20110169105A1 (en) | Semiconductor device and method for manufacturing the same | |
| US11848240B2 (en) | Method of manufacturing a semiconductor device | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN107039272B (zh) | 鳍式晶体管的形成方法 | |
| TW202040699A (zh) | 半導體裝置結構的形成方法 | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| US20230378352A1 (en) | Semiconductor device having nanosheet transistor and methods of fabrication thereof | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| US20230238279A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN117059490A (zh) | 半导体结构的形成方法 | |
| CN113851535A (zh) | 半导体器件及其形成方法 | |
| CN107591331B (zh) | 半导体结构及其形成方法 | |
| CN112151382A (zh) | 半导体结构及其形成方法 | |
| CN117012644A (zh) | 半导体结构的形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN113113486B (zh) | 半导体器件及其形成方法 | |
| CN113745111B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |