CN117055680A - 一种负压带隙基准电路及负压带隙基准电压的产生方法 - Google Patents

一种负压带隙基准电路及负压带隙基准电压的产生方法 Download PDF

Info

Publication number
CN117055680A
CN117055680A CN202311128092.7A CN202311128092A CN117055680A CN 117055680 A CN117055680 A CN 117055680A CN 202311128092 A CN202311128092 A CN 202311128092A CN 117055680 A CN117055680 A CN 117055680A
Authority
CN
China
Prior art keywords
negative
electrically connected
module
unit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311128092.7A
Other languages
English (en)
Inventor
刘校田
冷永清
邱昕
崔兴利
徐波
胡爱珍
张艳
武凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202311128092.7A priority Critical patent/CN117055680A/zh
Publication of CN117055680A publication Critical patent/CN117055680A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开一种负压带隙基准电路及负压带隙基准电压的产生方法，涉及集成电路技术领域，以解决现有负压带隙基准电路占用芯片面积大，电路复杂度增加的问题。所述负压带隙基准电路包括：启动模块、带隙基准生成模块、负压输出模块及负阻抗转换模块。启动模块的输入端与电源端电连接，输出端与带隙基准生成模块电连接，向带隙基准生成模块注入启动电流。带隙基准生成模块的输出端与负压输出模块的控制端电连接，基于启动电流，输出相应的目标零温度系数电流。负压输出模块的输入端与电源端电连接，输出端与负阻抗转换模块电连接，在目标零温度系数电流的控制下，基于电源端提供的正电压与负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。

Description

一种负压带隙基准电路及负压带隙基准电压的产生方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种负压带隙基准电路及负压带隙基准电压的产生方法。
背景技术
在集成电路中，基准电压源通常为整个集成电路系统提供可靠的参考基准电压与基准电流，其精度和稳定性直接关系到整个集成电路系统的性能。作为最经典的基准电压电路，带隙基准电压电路利用不同双极型晶体管的基极-发射级电压VBE在不同电流密度下的差值ΔVBE和温度系数相反的特性，得到了对电源电压和温度都不敏感的基准电压，输出的电压基准值约1.2V，它是一种稳定可靠的不随温度变化的基准电压，在实际电路设计中常把带隙基准电压再通过电阻网络分压或倍压，从而得到各种不同的基准电压。负压带隙基准电压可作为干净负电压参考，组成主要的IC构件如：偏置电路、运算放大器、锁相环、模数转换器(Analog to Digital Converter，ADC)和数模转换器(Digital to AnalogConverter，DAC)等，被广泛应用于各种领域。
现有技术中，负压带隙基准电压的产生是通过高性能负输出电荷泵或者负输出的开关稳压器输出负电压轨，在负电压轨的基础上结合传统带隙基准电路进行设计。但是，开关稳压器和电荷泵还需要设计配套的开关控制电路、时钟电路等，且额外的电源轨设计需要的无源器件和开关器件将占据大量的芯片面积，不仅实现方案成本高，且会增加电路复杂度，给负压应用的集成化带来不便。
发明内容
本发明的目的在于提供一种负压带隙基准电路及负压带隙基准电压的产生方法，用于解决现有的负压带隙基准电压电路占用的芯片面积大，且会增加电路复杂度，不利于电路集成化的问题。
第一方面，本发明提供一种负压带隙基准电路，包括启动模块、带隙基准生成模块、负压输出模块以及负阻抗转换模块。
启动模块的输入端与电源端电连接，启动模块的输出端与带隙基准生成模块的输入端电连接，用于向带隙基准生成模块注入启动电流。带隙基准生成模块的输出端与负压输出模块的控制端电连接，用于基于启动电流，向负压输出模块提供相应的目标零温度系数电流。负压输出模块的输入端与电源端电连接，负压输出模块的输出端与负阻抗转换模块电连接，用于在目标零温度系数电流的控制下，基于电源端提供的正电压，结合负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。
与现有技术相比，本发明提供的负压带隙基准电路中，启动模块可以向带隙基准生成模块注入启动电流，从而使得带隙基准生成模块能够正常工作，带隙基准生成模块可以基于接收到的启动电流，生成对温度不敏感的目标零温度系数电流，并将目标零温度系数电流传输至负压输出模块的控制端，又由于负压输出模块的输入端与电源端电连接，输出端与负阻抗转换模块电连接，因此负压输出模块可以将目标零温度系数电流作用于负阻抗转换模块，并基于电源端提供的正电压，以及负阻抗转换模块的预设阻抗值，最终输出目标负压基准值。且当需要改变提供的负压基准电压时，本发明可以仅通过改变负阻抗转换模块的预设阻抗值，就能够实现输出不同的负压基准电压的目的。基于此，本发明提供的负压带隙基准电路可以在正电压供电的情况下，无需负输出电荷泵或者负输出的开关稳压器输出负电压轨，就能够输出负压基准电压，并且也无需与开关稳压器和电荷泵配套的开关控制电路以及时钟电路等额外的电路，大量减少了额外的电源轨需要的无源器件和开关器件的使用，从而在一定程度上节约了占用的芯片面积和电路的硬件成本，简化了电路设计，更有利于电路集成化。
由此可知，相较于现有技术中的负压带隙基准电路，本发明提供的负压带隙基准电路占用的芯片面积更小，电路复杂度更低，更有利于实现电路集成化。
第二方面，本发明还提供一种负压带隙基准电压的产生方法，应用于第一方面提供的负压带隙基准电路，负压带隙基准电压的产生方法包括：
启动模块，向带隙基准生成模块注入启动电流；
带隙基准生成模块，基于启动电流，向负压输出模块提供相应的目标零温度系数电流；
负压输出模块，在目标零温度系数电流的控制下下，基于电源端提供的正电压，结合负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。
与现有技术相比，本发明提供的负压带隙基准电压的产生方法的有益效果与上述技术方案所述负压带隙基准电路的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例中负压带隙基准电路的结构示意图；
图2为本发明实施例提供的另一种启动模块的电路结构示意图；
图3(a)～图3(b)为本发明实施例中提供的一种负阻抗转换模块的结构示意图；
图4为本发明实施例提供的另一种负阻抗转换模块的结构示意图；
图5为本发明实施例中预设阻抗值与产生的负电压基准值的关系曲线图。
附图标记：
1-启动模块， 2-带隙基准生成模块，
3-负压输出模块， 4-负阻抗转换模块，
21-带隙基准单元， 22-运算放大单元，
11-开关单元， 12-栅压提供单元，
41-第二运算放大器， 42-待转换阻抗单元。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
在集成电路中，基准电压源通常为整个集成电路系统提供可靠的参考基准电压与基准电流，其精度和稳定性直接关系到整个集成电路系统的性能。负压带隙基准电压可以作为干净负电压的参考，组成主要的IC构件如：偏置电路、运算放大器、锁相环、ADC和DAC等等，被广泛应用于各种领域，例如在军事领域，可用于监控系统、热成像仪、声纳、雷达等；在工业领域，可用于功率分析仪、振动控制、电机、数据采集系统等；在医疗领域，可用于超声波设备、牙科X光系统、内窥镜、血液分析仪、MRI设备等；在通信领域，可用于光纤收发器、光学模块、汽车天线等；以及在射频(Radio Frequency，RF)应用领域，可用于氮化镓、砷化镓功放电源管理等。
近年来，宽禁带半导体氮化镓、砷化镓因其相对硅工艺更优良的性能被广泛应用于高频、高压、高温和大功率设计中，负压相关的偏置电路和控制电路被广泛研究，负压基准电路是其中的关键之一。
但在现有技术中，负压带隙基准电压的产生是通过高性能负输出电荷泵或者负输出的开关稳压器输出负电压轨，在负电压轨的基础上结合传统带隙基准电路进行设计。如此，开关稳压器和电荷泵还需要设计配套的开关控制电路、时钟电路等，且额外的电源轨设计需要的无源器件和开关器件将占据大量的芯片面积，不仅实现方案成本高，还会增加电路复杂度，给负压应用的集成化带来不便。
鉴于此，如图1所示，本发明实施例提供一种负压带隙基准电路，包括启动模块1、带隙基准生成模块2、负压输出模块3以及负阻抗转换模块4。
启动模块1的输入端与电源端VDD电连接，启动模块1的输出端与带隙基准生成模块2的输入端电连接，用于向带隙基准生成模块2注入启动电流。带隙基准生成模块2的输出端与负压输出模块3的控制端电连接，用于基于启动电流，向负压输出模块3提供相应的目标零温度系数电流。负压输出模块3的输入端与电源端VDD电连接，负压输出模块3的输出端与负阻抗转换模块4电连接，用于在目标零温度系数电流的控制下，基于电源端VDD提供的正电压，结合负阻抗转换模块4的预设阻抗值，输出相应的目标负压基准值。
通过上述负压带隙基准电路的结构可知，向带隙基准生成模块2注入启动电流，从而使得带隙基准生成模块2能够正常工作，带隙基准生成模块2可以基于接收到的启动电流，生成对温度不敏感的目标零温度系数电流，并将目标零温度系数电流传输至负压输出模块3的控制端，又由于负压输出模块3的输入端与电源端VDD电连接，输出端与负阻抗转换模块4电连接，因此负压输出模块3可以将目标零温度系数电流作用于负阻抗转换模块4，并基于电源端VDD提供的正电压，以及负阻抗转换模块4的预设阻抗值，最终输出目标负压基准值。且当需要改变提供的负压基准电压时，本发明实施例可以仅通过改变负阻抗转换模块4的预设阻抗值，就能够实现输出不同的负压基准电压的目的。基于此，本发明实施例提供的负压带隙基准电路可以在正电压供电的情况下，无需负输出电荷泵或者负输出的开关稳压器输出负电压轨，就能够输出负压基准电压，并且也无需与开关稳压器和电荷泵配套的开关控制电路以及时钟电路等额外的电路，大量减少了额外的电源轨需要的无源器件和开关器件的使用，从而在一定程度上节约了占用的芯片面积和电路的硬件成本，简化了电路设计，更有利于电路集成化。
由此可知，相较于现有技术中的负压带隙基准电路，本发明实施例提供的负压带隙基准电路占用的芯片面积更小，电路复杂度更低，更有利于实现电路集成化。
在一种可能的实现方式中，如图1所示，带隙基准生成模块2包括依次电连接的带隙基准单元21和运算放大单元22。带隙基准单元21的输入端与启动模块1的输出端电连接，运算放大单元22的输出端与负压输出模块3的输入端电连接。带隙基准单元21用于基于启动电流生成相应的零温度系数电流。运算放大单元22用于对零温度系数电流进行增益处理，输出目标零温度系数电流。
在一种可选方式中，如图1所示，带隙基准单元21包括第一晶体管子单元Q0、第二晶体管子单元Q1、第一电阻R0以及第二电阻R1。第一晶体管子单元Q0的发射极与运算放大单元22的反相输入端电连接，第二晶体管子单元Q1的发射极通过第一电阻R0与运算放大单元22的同相输入端电连接，第一晶体管子单元Q0的基极与第二晶体管子单元Q1的基极电连接，第一晶体管子单元Q0的集电极与第二晶体管子单元Q1的集电极均接地；第二电阻R1的第一端与同相输入端电连接，第二电阻R1的第二端接地。其中，第一晶体管子单元Q0中并联的晶体管数量与第二晶体管子单元Q1中并联的晶体管的数量不相等。
在一种可选方式中，如图1所示，运算放大单元22包括第一运算放大器，第一运算放大器的反相输入端与带隙基准单元21的第一输出端电连接，第一运算放大器的同相输入端与带隙基准单元21的第二输出端电连接，第一运算放大器的输出端与负压输出模块3的控制端电连接。
示例性的，第一电阻R0两端的电压为V0，基于第一运算放大器的虚短特性，即第一运算放大器的反相输入端和同相输入端的电压相等，则第一晶体管子单元Q0两端的电压VBE0与第二晶体管子单元Q1两端的电压VBE1差等于第一电阻R0两端的电压V0，那么第一电阻R0两端的电压V0就可以表示为：
V0＝VBE0-VBE1＝VTlnn，其中VT＝kT/q；
在上式中，VT表示温度的电压当量，其本身是一个正温度系数电压，T表示热力学温度，单位是K(开尔文)，q表示电子的电荷量，k表示玻耳兹曼常数，n表示第二晶体管子单元Q1并联的晶体管数目m1与第一晶体管子单元Q0并联的晶体管数目m0的比值。示例性的，第一晶体管子单元Q0中并联的晶体管数量为1个，即m0＝1，第二晶体管子单元Q1中并联的晶体管数量为8个，即m1＝8，那么n＝m1/m0＝8。可以确定V0为正温度系数电压，因此，经过第一电阻R0上的电流I0＝(VBE0-VBE1)/R0为正温度系数电流，相应的，第二电阻R1两端的电压V1＝VBE0为负温度系数电压，那么经过第二电阻R1上的电流I1＝VBE0/R1为负温度系数电流，通过对第一电阻R0和第二电阻R1设置合适的电阻值，就能够使得正温度系数和负温度系数相互抵消，从而得到零温度系数电流。
第一运算放大器在接收到零温度系数电流之后，对零温度电流进行增益处理，从而输出增益更高的目标零温度系数电流，此外，第一运算放大器的高增益还可以使得使负压带隙基准电路整体获得较高的电源抑制比，继而输出对电源不敏感的负压带隙基准值。
在实际中，上述带隙基准生成模块2还包括第一调压电阻R2和第二调压电阻R3，第一调压电阻R2的第一端与启动模块1的输出端电连接，第一调压电阻R2的第二端与运算放大器的反相输入端电连接；第一调压电阻R2的第一端还与第二调压电阻R3的第一端电连接。第二调压电阻R3的第一端还与负压输出模块3的控制端电连接，第二调压电阻R3的第二端与运算放大器的同相输入端电连接。
具体的，第一调压电阻R2连接在第一运算放大器的反相输入端与启动模块1的输出端之间，第二调压电阻R3连接在第一运算放大器的同相输入端和负压输出模块3之间，以减少第一运算放大器的失调电压。
在一种可能的实现方式中，如图1所示，启动模块1包括开关单元11和栅压提供单元12。栅压提供单元12的第一端与电源端VDD电连接，栅压提供单元12的第二端接地。开关单元11包括开关晶体管P0，开关晶体管P0的栅极与栅压提供单元12的输出端电连接，开关晶体管P0的源极与电源端VDD电连接，开关晶体管P0的漏极与带隙基准生成模块2电连接。
在具体实施时，在负压带隙基准电路的上电过程中，当栅压提供单元12控制开关单元11导通时，电源端VDD通过开关单元11向带隙基准生成模块2注入启动电流，从而消除电路除正常工作状态以外的简并点保证负压带隙基准电路可以上电正常工作，在负压带隙基准电路正常启动后即使开关单元11关闭，也不会对负压带隙基准电路的正常工作产生影响。
示例性的，如图1所示，栅压提供单元12包括第一N型晶体管N0、第二N型晶体管N1以及源极电阻R4。源极电阻R4的第一端与电源端VDD电连接，源极电阻R4的第二端分别与第一N型晶体管N0的漏极、开关晶体管P0的栅极以及第一N型晶体管N0的栅极电连接。第一N型晶体管N0的源极分别与第二N型晶体管N1的漏极和第二N型晶体管N1的栅极电连接，第二N型晶体管N1的源极接地。
具体的，栅压提供单元12用于基于电源端VDD提供的正电压，向开关晶体管P0提供栅极电压。上述开关晶体管P0可以是P型晶体管，基于源极电阻R4的存在，使得P型晶体管的栅极电压小于源极电压，从而驱动开关晶体管P0导通，进而通过开关晶体管P0向带隙基准生成模块2注入启动电流。
在一种可选方式中，上述栅压提供单元12的电路结构还可以是如图2所示的欠压锁定单元(Under Voltage Lock Out，UVLO)，具体的，欠压锁定单元的输入端连接于第一调压电阻R2与开关晶体管P0的漏极之间，欠压锁定单元的输出端与开关晶体管P0的栅极电连接，当第一调压电阻R2与开关晶体管P0的漏极连接点的电压低于阈值电压Vth时，欠压锁定单元输出低电平，从而使得开关晶体管P0保持开启，以给带隙基准生成模块2注入启动电流，当第一调压电阻R2与开关晶体管P0的漏极连接点的电压逐渐上升至阈值电压后，欠压锁定单元输出高电平，使得开关晶体管P0关断，完成对带隙基准生成模块2的启动，启动模块1与带隙基准生成模块2断开连接。
在实际中，还可以使用其他的电路结构实现本发明实施例中栅压提供单元12所实现的电路功能，本发明实施例对此不做具体限定。
在一种可能的实现方式中，如图3(a)所示，负阻抗转换模块4包括第二运算放大器41、第五电阻R5、第六电阻R6以及待转换阻抗单元42。第二运算放大器41的同相输入端与负压输出模块3的输出端电连接，第二运算放大器41的同相输入端还通过待转换阻抗单元42与第二运算放大器41的输出端电连接。第二运算放大器41的反相输入端通过第五电阻R5接地，第二运算放大器41的反相输入端还通过第六电阻R6与第二运算放大器41的输出端电连接。
可以理解的是，为了实现第二运算放大器41的更高的低频增益，需要保证第二运算放大器41的虚短和虚断的特性，使得第二运算放大器41的输出端的电压Vout是输入电压Vin的2倍。具体的，根据虚短和虚断特性，可以得到Vout＝(1+(Zout/Zin))*Vin，其中，Zout是输出阻抗，Zin是输入阻抗。为了实现二倍的电压放大，我们需要满足：Vout＝2*Vin，将其代入上述表达式中，可以得到：2*Vin＝(1+(Zout/Zin))*Vin，化简得到：Zout/Zin＝1。因此，待转换阻抗单元42的阻抗值为Z，则从Vin看进去的等效输入电阻值为-Z，负阻抗转换模块4的等效电路图如图3(b)所示。
图4示例出了另一种负阻抗转换模块4的结构示意图，如图4所示，负阻抗转换模块4包括一个NMOS管N3和一个反相器N4，反相器N4的输入端与NMOS管N3的漏极电连接，反相器N4的输出端与NMOS管N3的栅极电连接，NMOS管N3的源极接地，当NMOS管N3的漏极电压增加时，NMOS管N3的栅极电压会减小，从而导致漏极电流减小，此时，在漏极支路上表现出负电阻的特性。
应理解，还可以使用其他的电路结构实现本发明实施例中负阻抗转换模块4所实现的电路功能，本发明实施例对此不做具体限定。
在一种可选方式中，如图1所示，负压输出模块3包括第一P型晶体管P1和第二P型晶体管P2。第一P型晶体管P1的栅极以及第二P型晶体管的栅极均与运算放大单元22的输出端电连接，第一P型晶体管P1的源极以及第二P型晶体管P2的源极均与电源端VDD电连接，第一P型晶体管P1的漏极与运算放大单元22的同相输入端电连接，第二P型晶体管P2的漏极与负阻抗转换模块4电连接。
具体的，第一P型晶体管P1和第二P型晶体管P2的连接方式可以构成PMOS电流镜结构，PMOS电流镜将带隙基准生成模块2输出的目标零温度电流传输至负阻抗转换模块4，在目标零温度电流的作用下，基于负阻抗转换模块4的预设阻抗值，负压输出模块3可以输出目标负压基准值Vref，表达式如下所示：
在实际中，上述预设阻抗值r实际为待转换阻抗单元42的阻抗值Z，待转换阻抗单元42的阻抗值Z、第一电阻R 0的电阻值以及第二电阻R1的电阻值在保持一定比例的情况下可以根据实际情况具体设置，本发明实施例对此不做具体限定。
图5示出了预设阻抗值与产生的负电压基准值的关系曲线图，在图示中，横坐标表示预设阻抗值r，单位是千欧姆(k)，纵坐标表示负压基准值V，单位是伏特(V)。由此可知，当改变预设阻抗值r时，本发明实施例提供的负压带隙基准电路可以相应的输出不同的目标负压基准值。
本发明实施例还提供一种负压带隙基准电压的产生方法，应用于上述实施例中提供的负压带隙基准电路，负压带隙基准电压的产生方法包括：
启动模块，向带隙基准生成模块注入启动电流；
带隙基准生成模块，基于启动电流，向负压输出模块提供相应的目标零温度系数电流；
负压输出模块，在目标零温度系数电流的控制下下，基于电源端VDD提供的正电压，结合负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。
与现有技术相比，本发明实施例提供的负压带隙基准电压的产生方法的有益效果与上述技术方案所述负压带隙基准电路的有益效果相同，此处不做赘述。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种负压带隙基准电路，其特征在于，包括启动模块、带隙基准生成模块、负压输出模块以及负阻抗转换模块，其中：
所述启动模块的输入端与电源端电连接，所述启动模块的输出端与所述带隙基准生成模块的输入端电连接，用于向所述带隙基准生成模块注入启动电流；
所述带隙基准生成模块的输出端与所述负压输出模块的控制端电连接，用于基于所述启动电流，向所述负压输出模块提供相应的目标零温度系数电流；
所述负压输出模块的输入端与所述电源端电连接，所述负压输出模块的输出端与所述负阻抗转换模块电连接，用于在所述目标零温度系数电流的控制下下，基于所述电源端提供的正电压，结合所述负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。
2.根据权利要求1所述的负压带隙基准电路，其特征在于，所述带隙基准生成模块包括依次电连接的带隙基准单元和运算放大单元，其中：
所述带隙基准单元的输入端与所述启动模块的输出端电连接，所述运算放大单元的输出端与所述负压输出模块的输入端电连接；
所述带隙基准单元用于基于所述启动电流生成相应的零温度系数电流；
所述运算放大单元用于对所述零温度系数电流进行增益处理，输出所述目标零温度系数电流。
3.根据权利要求2所述的负压带隙基准电路，其特征在于，所述带隙基准单元包括第一晶体管子单元、第二晶体管子单元、第一电阻以及第二电阻，其中：
所述第一晶体管子单元的发射极与所述运算放大单元的反相输入端电连接，所述第二晶体管子单元的发射极通过所述第一电阻与所述运算放大单元的同相输入端电连接，所述第一晶体管子单元的基极与所述第二晶体管子单元的基极电连接，所述第一晶体管子单元的集电极与所述第二晶体管子单元的集电极均接地；所述第二电阻的第一端与所述同相输入端电连接，所述第二电阻的第二端接地；
其中，所述第一晶体管子单元中并联的晶体管数量与所述第二晶体管子单元中并联的晶体管的数量不相等。
4.根据权利要求2所述的负压带隙基准电路，其特征在于，所述运算放大单元包括第一运算放大器，所述第一运算放大器的反相输入端与所述带隙基准单元的第一输出端电连接，所述第一运算放大器的同相输入端与所述带隙基准单元的第二输出端电连接，所述第一运算放大器的输出端与所述负压输出模块的控制端电连接。
5.根据权利要求2所述的负压带隙基准电路，其特征在于，所述带隙基准生成模块还包括第一调压电阻和第二调压电阻，所述第一调压电阻的第一端与所述启动模块的输出端电连接，所述第一调压电阻的第二端与所述运算放大器的反相输入端电连接；所述第一调压电阻的第一端还与所述第二调压电阻的第一端电连接；
所述第二调压电阻的第一端还与所述负压输出模块的控制端电连接，所述第二调压电阻的第二端与所述运算放大器的同相输入端电连接。
6.根据权利要求1所述的负压带隙基准电路，其特征在于，所述启动模块包括开关单元和栅压提供单元，其中：
所述栅压提供单元的第一端与所述电源端电连接，所述栅压提供单元的第二端接地；
所述开关单元包括开关晶体管，所述开关晶体管的栅极与所述栅压提供单元的输出端电连接，所述开关晶体管的源极与所述电源端电连接，所述开关晶体管的漏极与所述带隙基准生成模块电连接。
7.根据权利要求6所述的负压带隙基准电路，其特征在于，所述栅压提供单元包括第一N型晶体管、第二N型晶体管以及源极电阻，其中：
所述源极电阻的第一端与所述电源端电连接，所述源极电阻的第二端分别与所述第一N型晶体管的漏极、所述开关晶体管的栅极以及所述第一N型晶体管的栅极电连接；
所述第一N型晶体管的源极分别与所述第二N型晶体管的漏极和所述第二N型晶体管的栅极电连接，所述第二N型晶体管的源极接地。
8.根据权利要求2所述的负压带隙基准电路，其特征在于，所述负压输出模块包括第一P型晶体管和第二P型晶体管，其中：
所述第一P型晶体管的栅极以及所述第二P型晶体管的栅极均与所述运算放大单元的输出端电连接，所述第一P型晶体管的源极以及所述第二P型晶体管的源极均与所述电源端电连接，所述第一P型晶体管的漏极与所述运算放大单元的同相输入端电连接，所述第二P型晶体管的漏极与所述负阻抗转换模块电连接。
9.根据权利要求1所述的负压带隙基准电路，其特征在于，所述负阻抗转换模块包括第二运算放大器、第五电阻、第六电阻以及待转换阻抗单元，其中：
所述第二运算放大器的同相输入端与所述负压输出模块的输出端电连接，所述第二运算放大器的同相输入端还通过所述待转换阻抗单元与所述第二运算放大器的输出端电连接；
所述第二运算放大器的反相输入端通过第五电阻接地，所述第二运算放大器的反相输入端还通过所述第六电阻与所述第二运算放大器的输出端电连接。
10.一种负压带隙基准电压的产生方法，其特征在于，应用于权利要求1～9任一项所述的负压带隙基准电路，所述负压带隙基准电压的产生方法包括：
所述启动模块，向所述带隙基准生成模块注入启动电流；
所述带隙基准生成模块，基于所述启动电流，向所述负压输出模块提供相应的目标零温度系数电流；
所述负压输出模块，在所述目标零温度系数电流的控制下下，基于所述电源端提供的正电压，结合所述负阻抗转换模块的预设阻抗值，输出相应的目标负压基准值。
CN202311128092.7A 2023-09-01 2023-09-01 一种负压带隙基准电路及负压带隙基准电压的产生方法 Pending CN117055680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311128092.7A CN117055680A (zh) 2023-09-01 2023-09-01 一种负压带隙基准电路及负压带隙基准电压的产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311128092.7A CN117055680A (zh) 2023-09-01 2023-09-01 一种负压带隙基准电路及负压带隙基准电压的产生方法

Publications (1)

Publication Number Publication Date
CN117055680A true CN117055680A (zh) 2023-11-14

Family

ID=88653514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311128092.7A Pending CN117055680A (zh) 2023-09-01 2023-09-01 一种负压带隙基准电路及负压带隙基准电压的产生方法

Country Status (1)

Country Link
CN (1) CN117055680A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117908627A (zh) * 2024-03-19 2024-04-19 成都市思叠科技有限公司 一种基于反向器原理的负压基准厚膜混合集成电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117908627A (zh) * 2024-03-19 2024-04-19 成都市思叠科技有限公司 一种基于反向器原理的负压基准厚膜混合集成电路
CN117908627B (zh) * 2024-03-19 2024-05-24 成都市思叠科技有限公司 一种基于反向器原理的负压基准厚膜混合集成电路

Similar Documents

Publication Publication Date Title
US5867012A (en) Switching bandgap reference circuit with compounded ΔV.sub.βΕ
CN117055680A (zh) 一种负压带隙基准电路及负压带隙基准电压的产生方法
EP0072589B1 (en) Current stabilizing arrangement
US20010054933A1 (en) High frequency amplifier bias circuit, high frequency power amplifier, and communication device
CN106385100B (zh) Ldo电路
Jung et al. A 1.08-nW/kHz 13.2-ppm/° C self-biased timer using temperature-insensitive resistive current
CN108052150B (zh) 一种带高阶曲率补偿的带隙基准电压源
US20080150594A1 (en) Start-up circuit for supply independent biasing
US6072676A (en) Protection circuit for an excitation current source
CN214311491U (zh) 一种具有温度补偿功能的低功耗基准电压产生电路
US5726563A (en) Supply tracking temperature independent reference voltage generator
US20190317542A1 (en) Zener diode voltage reference circuit
US20030234638A1 (en) Constant current source having a controlled temperature coefficient
CN108052151A (zh) 一种无嵌位运放的带隙基准电压源
Horn et al. A robust smart power bandgap reference circuit for use in an automotive environment
US5703476A (en) Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator
WO2024093602A1 (zh) 基准电压产生电路、芯片及电子设备
CN109388171B (zh) 一种带隙基准电压源及电子设备
US20060176086A1 (en) Circuit for generating a floating reference voltage, in CMOS technology
CN106843351A (zh) 可调电压产生电路
Pessina Low-noise, low drift, high precision linear bipolar (±10 V) voltage supply/reference for cryogenic front-end apparatus
US6885224B2 (en) Apparatus for comparing an input voltage with a threshold voltage
US8427129B2 (en) High current drive bandgap based voltage regulator
RU2416152C1 (ru) Дифференциальный операционный усилитель
RU2411634C1 (ru) Дифференциальный усилитель с малым напряжением смещения нуля

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication