CN117044169A - 用于hart通信的伪正弦波形发生器 - Google Patents
用于hart通信的伪正弦波形发生器 Download PDFInfo
- Publication number
- CN117044169A CN117044169A CN202280021767.5A CN202280021767A CN117044169A CN 117044169 A CN117044169 A CN 117044169A CN 202280021767 A CN202280021767 A CN 202280021767A CN 117044169 A CN117044169 A CN 117044169A
- Authority
- CN
- China
- Prior art keywords
- slew rate
- input
- signal
- midpoint
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 37
- 230000001052 transient effect Effects 0.000 claims abstract description 56
- 230000011664 signaling Effects 0.000 claims description 25
- 230000001133 acceleration Effects 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 22
- 238000001228 spectrum Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011532 electronic conductor Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/46—Monitoring; Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/4026—Bus for use in automation systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种通信系统(100)包括第一系统输入端，该第一系统输入端被适配成耦合到在伪正弦路径上在起始水平与目标水平之间转变的DC瞬态电流，并且该通信系统包括第二系统输入端，该第二系统输入端被适配成耦合到HART信号(20)。该系统(100)包括加法器电路(130)，该加法器电路具有输出端、耦合到第一系统输入端的第一加法器输入端和耦合到第二系统输入端的第二加法器输入端。该加法器电路(130)提供包括HART信号和DC瞬态电流的叠加信号。
Description
技术领域
本文总体上涉及HART通信。
背景技术
HART(可寻址远程传感器高速通道，Highway Addressable Remote Transducer)协议是一种用于在远程现场设备与控制系统之间使用模拟布线发送和接收数字信息的开放式标准。这些现场设备被称为HART设备，并且可以安装在过程控制系统、仪器系统和其他工业应用中。HART设备在同一条导线上支持两个同步通信信道：4-20mA模拟通信信道；以及HART数字通信信道。
为了符合HART标准，HART设备必须通过HART标准测试。其中一项要求是模拟变化率测试，该测试确保模拟信令条件不会因溢出到数字信令域而对HART信号产生不利影响。由于模拟电流的大且快速的阶跃变化会干扰HART通信，因此模拟电流的最快变化率不应导致数字测试滤波器输出中出现超过150mV的尖峰。这一要求保证了DC电流的阶跃变化不会生成溢出到数字信令域的频率分量。
为了通过模拟变化率测试，必须降低模拟电流的压摆率，使其带宽被限制在25Hz左右。可以通过将模拟电流的带宽限制在25Hz来满足这一要求，但这会增加从变送器到接收器的传播延迟。也可以通过数字压摆率控制来满足这一要求，但只能在极低的数字压摆率下进行。
发明内容
在一个方面，一种通信系统包括第一系统输入端，该第一系统输入端被适配成耦合到在伪正弦路径上在起始水平与目标水平之间转变的DC瞬态电流，并且该通信系统包括第二系统输入端，该第二系统输入端被适配成耦合到HART信号。该系统包括加法器电路，该加法器电路具有输出端、耦合到第一系统输入端的第一加法器输入端和耦合到第二系统输入端的第二加法器输入端。加法器电路提供包括HART信号和DC瞬态电流的叠加信号。
在附加方面，DC瞬态电流以加速压摆率从第一起始水平上升到第一起始水平与第一目标水平之间的中点，并且以减速压摆率从中点上升到第一目标水平。DC瞬态电流以加速压摆率从第二起始水平下降到中点，并且以减速压摆率从中点下降到第二目标水平。
在附加方面，一种通信系统包括伪正弦波形发生器，该伪正弦波形发生器被配置为提供数模转换器(DAC)代码。该系统包括数字到电流转换器，该数字到电流转换器被配置为接收DAC代码并且提供DC瞬态电流。DC瞬态电流以加速压摆率从第一起始水平上升到第一起始水平与第一目标水平之间的中点，并且以减速压摆率从中点上升到第一目标水平。DC瞬态电流以加速压摆率从第二起始水平下降到中点，并且以减速压摆率从中点下降到第二目标水平。该系统包括被适配成耦合到HART信号的输入端。该系统包括加法器电路，该加法器电路具有输出端、耦合到DC瞬态信号的第一输入端和被适配成耦合到HART信号的第二输入端。
在附加方面，该系统包括模拟滤波器，该模拟滤波器具有输出端和耦合到加法器电路的输出端的输入端，并且该系统包括数字滤波器，该数字滤波器具有输出端和耦合到加法器电路的输出端的输入端。
在附加方面，模拟滤波器是被配置为分离出模拟信令频谱的低通滤波器，并且数字滤波器是被配置为分离出数字信令频谱的带通滤波器。
在附加方面，一种通信系统包括步长选择器，该步长选择器具有被配置为接收正压摆值的第一输入端、被配置为接收负压摆值的第二输入端和被配置为接收比较信号的第三输入端。该步长选择器被配置为响应于比较信号而提供压摆步长。该系统包括第一加法器电路，该第一加法器电路具有被配置为接收压摆步长的第一输入端和被配置为接收存储压摆率的第二输入端。该第一加法器电路被配置为在输出端提供当前压摆率。该系统包括存储器设备，该存储器设备具有被配置为接收当前压摆率并提供存储压摆率的输入端。该系统包括第二加法器电路，该第二加法器电路具有被配置为接收当前压摆率的第一输入端和被配置为接收数模转换器(DAC)代码的第二输入端。该第二加法器电路被配置为在输出端提供下一个DAC代码原始信号。该系统包括锁存器，该锁存器具有被配置为接收下一个DAC代码原始信号的输入端和被配置为接收时钟信号的上升沿时钟输入端。该锁存器被配置为提供DAC代码。该系统包括比较电路，该比较电路具有被配置为接收DAC代码的第一输入端和被配置为接收转变值的第二输入端。该比较电路在输出端提供比较信号。该系统包括数字到电流转换器，该数字到电流转换器被配置为接收DAC代码并且提供DC瞬态电流。DC瞬态电流以加速压摆率从第一起始水平上升到第一起始水平与第一目标水平之间的中点，并且以减速压摆率从中点上升到第一目标水平。DC瞬态电流以加速压摆率从第二起始水平下降到中点，并且以减速压摆率从中点下降到第二目标水平。
附图说明
图1是示例实施例的系统的框图。
图2A至图2B图示了由系统的信号发生器提供的DC瞬态电流。
图3图示了示例HART信号。
图4是示例实施例的波形发生器的示意图。
图5图示了DC瞬态电流和数字滤波器的输出。
图6是示例实施例的方法的流程图。
在附图中使用相同的附图标记来指代(在功能或结构方面)相同或相似的特征。
具体实施方式
图1是示例实施例的系统100的框图。系统100包括与主机控制器102通信的传感器变送器101。传感器变送器101被适配成接收来自传感器的输入，该传感器可以是现场测量设备，例如压力传感器、液位传感器、温度传感器或流量传感器。传感器变送器101包括主数据传输路径和辅数据传输路径。传感器变送器101的主数据传输路径包括伪正弦波形发生器104，该伪正弦波形发生器在输出端108提供数模转换器(DAC)代码。DAC代码是数字信号。传感器变送器101的主数据传输路径包括数字到电流转换器电路112，该数字到电流转换器电路具有被配置为接收DAC代码的输入端116。数字到电流转换器电路112将DAC代码转换成DC瞬态电流It并且在输出端120提供It。DC瞬态电流It具有可变的DC水平，该水平在伪正弦路径上从起始水平转变到目标水平。在其他实施例中，可以使用提供电压信号的常规数模转换器(DAC)来代替数字到电流转换器112。通过在主数据传输路径上使用伪正弦波形发生器104，防止了主数据传输路径与第二数据传输路径之间的数据干扰。在示例实施例中，DC瞬态电流It是4mA至20mA的模拟信号。
图2A至图2B图示了DC瞬态电流It。在图2A中，DC瞬态电流It以加速压摆率从第一起始水平204上升到中点208，并且DC瞬态电流It以减速压摆率从中点208上升到第一目标水平212。在图2B中，DC瞬态电流It以加速压摆率从第二起始水平220下降到中点224，并且DC瞬态电流It以减速压摆率从中点224下降到第二目标水平228。由于加速压摆率和减速压摆率，DC瞬态电流It在其上升和下降期间遵循伪正弦路径。在图2A至图2B中，在起始水平与目标水平之间转变所需的时间(t)取决于It的压摆率，因此可以基于压摆率为水平轴(t)分配合适的时间单位(例如毫秒、微秒)。在一些示例实施例中，图2B可以紧跟在图2A之后(即，点212连接到点220以创建连续信号)。
辅数据传输路径包括在输出端128提供HART信号H(t)的HART变送器124。在示例实施例中，HART信号H(t)通过使用频移键控(FSK)来生成，其中1.2kHz和2.2kHz分别用于表示二进制1值和二进制0值。如下所述，HART信号用于传达辅传感器信息。图3图示了由HART变送器124传送的HART信号H(t)。
系统100包括加法器电路130，加法器电路具有被配置为接收DC瞬态电流It的第一输入端132和被配置为接收HART信号H(t)的第二输入端134。加法器电路130在输出端136提供叠加信号S(t)。叠加信号S(t)包括叠加在It上的H(t)。叠加信号S(t)经由连接器140传送到主机控制器102。例如，连接器140可以是由一对导线形成的电流回路。在其他实施例中，连接器140可以是单导线、总线或任何其他电连接器。
主机控制器102包括模拟滤波器144，该模拟滤波器具有耦合到连接器140的输入端148。主机控制器102包括数字滤波器156，该数字滤波器具有耦合到连接器140的输入端160。模拟滤波器144和数字滤波器156具有各自的输出端152和164。
模拟滤波器144通过连接器140接收叠加信号S(t)。模拟滤波器144被配置为从叠加信号S(t)中分离出HART通信系统的模拟信令频谱。在示例实施例中，模拟滤波器144是截止频率为25Hz的低通滤波器，使得高于25Hz的信号在输出端152经过衰减。
数字滤波器156通过连接器140接收叠加信号S(t)。数字滤波器156被配置为从叠加信号S(t)中分离出HART通信系统的数字信令频谱。在示例实施例中，数字滤波器156是通带在500Hz与10kHz之间的带通滤波器。
系统100提供了两个同步通信信道：模拟信号(即，DC瞬态电流)(其在一些示例实施例中大约为4-20mA)、以及数字信号(即，HART信号)。模拟信号(即，DC瞬态电流)传达由传感器测量的主值(例如，温度、压力、流速)。辅传感器信息使用叠加在模拟信号上的数字信号来传达。例如，数字信号可以包含设备状态、诊断和附加的测量值或计算值。这两个通信信道一起提供了一种低成本、稳健的解决方案。
如前所述，模拟电流的大且快速的阶跃变化会因溢出到数字信令域而对HART信号造成干扰。为了避免大且快速的阶跃变化，由信号发生器104提供的DC瞬态信号It遵循伪正弦路径。DC瞬态信号It以加速压摆率从第一起始水平上升到中点，并且以减速压摆率从中点上升到第一目标水平，然后以加速压摆率从第二起始水平下降到中点，并且以减速压摆率从中点下降到第二目标水平。在示例实施例中，第一起始水平是4mA，而第一目标水平是20mA，并且第二起始水平是20mA，而第二目标水平是4mA。
在其他实施例中，DC瞬态信号It以加速压摆率从第一起始水平上升到第一预定转变点，并且以减速压摆率从第一预定转变上升到第一目标水平，然后以加速压摆率从第二起始水平下降到第二预定转变点，并且以减速压摆率从第二预定转变点下降到第二目标水平。第一预定转变点可以是第一起始水平与第一目标水平之间的所选点，第二预定转变点可以是第二起始水平与第二目标水平之间的所选点。
因为DC瞬态It信号在其转变期间没有发生分流压摆率变化，所以可以限制DC瞬态信号It的带宽，使得信号It不会生成溢出到数字信令域中的频率分量。DC瞬态信号It不会在数字测试滤波器的输出端产生大于150mV的尖峰，因此不会干扰HART信号H(t)。因此，系统100符合HART通信协议。此外，It的稳定时间得到了改善(即，更快)，从而减少了HART设备(例如，工业装置、传感器、测量装置或其他类型的汽车装置或非工业装置)与控制器(例如，计算机、服务器或其他类型的处理设备)之间的传播延迟。
图4是示例实施例的波形发生器104的示意图。波形发生器104被配置为提供DAC代码。波形发生器104包括步长选择器404，该步长选择器具有被配置为接收正压摆值(在图4中称为+SlewAccel)的第一输入端406、被配置为接收负压摆值(在图4中称为-SlewAccel)的第二输入端408、以及被配置为接收比较信号的第三输入端410。步长选择器404被配置为响应于比较信号而选择正压摆值或负压摆值，并且在输出端412提供所选压摆值作为压摆步长Slew_Step。在示例实施例中，步长选择器404是被配置为响应于比较信号而选择正压摆值或负压摆值的多路复用器。当比较信号越过预定转变值(也称为转变点)时，步长选择器404从正压摆值切换到负压摆值，以及从负压摆值切换到正压摆值。
波形发生器104包括第一加法器电路420，该第一加法器电路具有被配置为接收压摆步长Slew_Step的第一输入端422和被配置为接收存储压摆率Stored_Slew_Rate的第二输入端424。加法器电路420被配置为在输出端426提供当前压摆率Cur_Slew_Rate。波形发生器104包括存储器单元430，该存储器单元具有被配置为接收当前压摆率Cur_Slew_Rate的第一输入端432。存储器单元430存储当前压摆率值，并且将该存储值作为存储压摆率Stored_Slew_Rate提供给第一加法器电路420。第一加法器电路420将Slew_Step和Stored_Slew_Rate相加，并且提供当前压摆率Cur_Slew_Rate。
波形发生器104包括第二加法器电路440，该第二加法器电路具有被配置为接收当前压摆率Cur_Slew_Rate的第一输入端442和被配置为接收DAC代码DAC_CODE的第二输入端444。第二加法器电路440在输出端446提供下一个DAC代码原始信号NEXT_DAC_CODE_RAW。
在示例实施例中，饱和器470将NEXT_DAC_CODE_RAW与预定目标值或极限值进行比较。如果NEXT_DAC_CODE_RAW超过目标值，则饱和器470将NEXT_DAC_CODE_RAW限制为目标值，并且提供目标值或极限值作为Next_DAC_CODE_RAW以用作输出。如果Next_DAC_CODE_RAW没有超过目标值或极限值，则饱和器470提供Next_DAC_CODE_RAW作为输出。
波形发生器104包括锁存器450，该锁存器具有被耦合以接收饱和器470的输出(即，NEXT_DAC_CODE_RAW)的输入端452，并且具有被耦合以接收时钟信号(在图4中被称为SlewCLK)的上升沿时钟输入端454。锁存器450被配置为在Q输出端提供DAC代码DAC_CODE。在示例实施例中，锁存器450是多比特D触发器。数字到电流转换器116(如图1所示)将DAC_CODE转换成DC瞬态电流It。
波形发生器104包括比较电路480，该比较电路具有被配置为接收DAC_CODE的第一输入端482和被配置为接收转变值的第二输入端484。比较电路482在输出端提供比较信号COMP_SIG。在示例实施例中，转变值是DAC_CODE的起始值与DAC_CODE的目标值之间的中点。比较信号指示DAC_CODE是低于还是高于转变值。
下表A列出了Slew_Step(即，步长选择器404的输出)、Cur_Slew_Rate(即，加法器420的输出)、NEXT_DAC_CODE_RAW(即，饱和器470的输出)以及锁存器450的Q输出端的DAC_CODE的变化。在表A中，DAC_CODE从起始值(等于0)上升到目标值(等于24)。起始值与目标值之间的中点(称为转变点)是(0+24)/2＝12。
表A
参考表A，在循环1至5中，步长选择器404选择正压摆值(+1或“1”)(即，Slew_Step＝+1)。作为响应，第一加法器电路420的输出(即，Cur_Slew_Rate)从1线性上升到5，导致第二加法器电路440的输出(即，NEXT_DAC_CODE_RAW)从1上升到15。在循环6中，DAC_CODE超过转变点(即，12)，因此步长选择器404选择负压摆值(-1)(即，Slew_Step＝-1)。在循环8中，DAC_CODE达到目标值(即，24)。因此，在循环9中，饱和器470将DAC_CODE限制为24。
表B列出了Slew_Step(即，步长选择器404的输出)、Cur_Slew_Rate(即，加法器420的输出)、NEXT_DAC_CODE_RAW(即，饱和器470的输出)以及锁存器450的Q输出端的DAC_CODE的变化。在表B中，DAC_CODE从起始值(等于24)下降到目标值(等于0)。起始值与目标值之间的中点(称为转变点)是(0+24)/2＝12。
表B
参考表B，在循环1至5中，步长选择器404选择负压摆值(-1)(即，Slew_Step＝-1)。作为响应，第一加法器电路420的输出(即，Cur_Slew_Rate)从-1线性下降到-5，导致第二加法器电路440的输出以加速压摆率从24下降到14。在循环6中，DAC_CODE下降到转变点(即，12)以下，因此步长选择器404选择正压摆值(即Slew_Step＝+1)。在循环9中，DAC_CODE达到目标值(即，0)。因此，饱和器470将DAC_CODE限制为0。
图5图示了示例实施例的数字测试滤波器156的DAC_CODE(504)和输出(508)的仿真波形。在该示例中，DAC_CODE具有16位分辨率，并且从0转变到65535和从65535转变到0，同时具有31ms的稳定时间。由于伪正弦波形发生器，数字测试滤波器输出(508)保持在+/-150mV峰峰值电压以下。因此，该系统符合HART协议。
图6是示例实施例的方法的流程图。在框604中，提供DC瞬态电流。如前所述，在示例实施例中，波形发生器104提供DAC代码，该代码由数字到电流转换器112转换成DC瞬态电流。DC瞬态电流以加速压摆率从第一起始水平上升到中点，并且以减速压摆率从中点上升到第一目标水平。DC瞬态电流以加速压摆率从第二起始水平下降到中点，并且以减速压摆率从中点下降到第二目标水平。由于加速压摆率和减速压摆率，DC瞬态电流在其上升和下降期间遵循伪正弦路径。
在框608中，提供HART信号。如前所述，HART信号可以由HART变送器124提供。在示例实施例中，HART信号通过使用频移键控(FSK)来生成，其中1.2kHz和2.2kHz分别用于表示二进制1值和二进制0值。
在框612中，将DC瞬态电流和HART信号相加并且提供叠加信号。叠加信号包括HART通信协议的模拟信令频谱和数字信令频谱。在框616中，经由符合HART协议的连接器传送叠加信号。在框620中，接收叠加信号，并且分离出模拟信令频谱和数字信令频谱。如前所述，例如，在示例实施例中，可以使用截止频率高于25Hz的低通滤波器分离出模拟信令频谱，并且可以使用通带在500Hz与20KHz之间的带通滤波器分离出数字信令频谱。
在本文中，术语“耦合”可以涵盖能够实现与本文一致的功能关系的连接、通信或信号路径。例如，如果设备A提供信号来控制设备B执行动作，则：(a)在第一示例中，设备A耦合到设备B；或者(b)在第二示例中，设备A通过中间部件C耦合到设备B，条件是中间部件C基本上没有改变设备A与设备B之间的功能关系，因此设备B由设备A经由设备A提供的控制信号来控制。此外，在本文中，“被配置为”执行任务或功能的设备可以在制造时由制造商配置(例如，编程和/或硬连线)以执行该功能，和/或可以在制造之后可由用户配置(或可重新配置)以执行该功能和/或其他附加或替代的功能。该配置可以通过对设备进行固件和/或软件编程、通过对设备的硬件部件和互连进行构造和/或布局、或其组合来进行。此外，在本文中，包括某些部件的电路或设备可以替代地被适配成耦合到那些部件以形成所描述的电路系统或设备。例如，被描述为包括一个或多个半导体元件(比如，晶体管)、一个或多个无源元件(比如，电阻器、电容器和/或电感器)、和/或一个或多个电源(比如，电压源和/或电流源)的结构可以替代地仅包括单个物理器件(例如，半导体管芯和/或集成电路(IC)封装件)内的半导体元件，并且可以被适配成在制造时或制造后(比如由终端用户和/或第三方)与至少一些无源元件和/或电源耦合以形成所描述的结构。
如本文所使用的，术语“端子”、“节点”、“互连”和“引脚”是可互换使用的。除非有相反的具体说明，否则这些术语一般用于指设备元件、电路元件、集成电路、设备或其他电子部件或半导体部件的端点或其之间的互连。
虽然某些部件在本文中可能被描述为特定工艺技术的部件，但是这些部件可以更换为其他工艺技术的部件。本文描述的电路可重新配置为包括所替换的部件，以提供至少部分地与在进行部件替换之前可用的功能类似的功能。除非另有说明，否则被示出为电阻器的部件通常表示串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文作为单个部件示出和描述的电阻器或电容器可以替代地分别是在与单个电阻器或电容器相同的两个节点之间串联或并联耦合的多个电阻器或电容器。而且，在本文中“接地端子”一词的使用包括外壳接地、地面接地、浮动接地、虚拟接地、数字接地、公共接地和/或适用于或适合于本文的教导的任何其他形式的接地连接。除非另有说明，否则值前面的“约”、“大约”或“基本上”是指所述值的+/-10％。
在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。
Claims (16)
1.一种HART通信系统，包括：
第一系统输入端，所述第一系统输入端被适配成耦合到在伪正弦路径上在起始水平与目标水平之间转变的DC瞬态电流；
第二系统输入端，所述第二系统输入端被适配成耦合到HART信号；
加法器电路，所述加法器电路具有输出端、耦合到所述第一系统输入端的第一加法器输入端和耦合到所述第二系统输入端的第二加法器输入端。
2.根据权利要求1所述的HART通信系统，其中，所述加法器电路被配置为提供包括所述HART信号和所述DC瞬态电流的叠加信号。
3.根据权利要求1所述的HART通信系统，进一步包括：
波形发生器，所述波形发生器被配置为提供数模转换器(DAC)代码；以及
数字到电流转换器，所述数字到电流转换器被配置为接收所述DAC代码并提供所述DC瞬态电流，所述DC瞬态电流以加速压摆率从第一起始水平上升到所述第一起始水平与第一目标水平之间的中点，并且以减速压摆率从所述中点上升到所述第一目标水平，所述DC瞬态电流以所述加速压摆率从第二起始水平下降到所述中点，并且以所述减速压摆率从所述中点下降到第二目标水平。
4.根据权利要求1所述的通信系统，进一步包括：
模拟滤波器，所述模拟滤波器具有输出端和耦合到所述加法器电路的输出端的输入端；以及
数字滤波器，所述数字滤波器具有输出端和耦合到所述加法器电路的输出端的输入端。
5.根据权利要求4所述的HART通信系统，其中，所述模拟滤波器是被配置为分离出所述模拟信令频谱的低通滤波器。
6.根据权利要求4所述的通信系统，其中，所述数字滤波器是被配置为分离出所述数字信令频谱的带通滤波器。
7.一种通信系统，包括：
波形发生器，所述波形发生器被配置为提供数模转换器(DAC)代码；
数字到电流转换器，所述数字到电流转换器被配置为接收所述DAC代码并且提供在伪正弦路径上在起始水平与目标水平之间转变的DC瞬态电流；
加法器电路，所述加法器电路具有输出端、耦合到所述DC瞬态信号的第一输入端和被适配成耦合到HART信号的第二输入端。
8.根据权利要求7所述的通信系统，其中，所述DC瞬态电流以加速压摆率从第一起始水平上升到所述第一起始水平与第一目标水平之间的中点，并且以减速压摆率从所述中点上升到所述第一目标水平，所述DC瞬态电流以所述加速压摆率从第二起始水平下降到所述中点，并且以所述减速压摆率从所述中点下降到第二目标水平。
9.根据权利要求7所述的通信系统，其中，所述加法器电路被配置为将所述DC瞬态电流和所述HART信号相加并且提供HART通信协议的模拟信令频谱和数字信令频谱的叠加信号。
10.根据权利要求7所述的通信系统，进一步包括：
模拟滤波器，所述模拟滤波器具有输出端和耦合到所述加法器电路的输出端的输入端；以及
数字滤波器，所述数字滤波器具有输出端和耦合到所述加法器电路的输出端的输入端。
11.根据权利要求10所述的HART通信系统，其中，所述模拟滤波器是被配置为分离出所述模拟信令频谱的低通滤波器。
12.根据权利要求10所述的通信系统，其中，所述数字滤波器是被配置为分离出所述数字信令频谱的带通滤波器。
13.根据权利要求7所述的通信系统，其中，所述第一起始水平是4mA，而所述第一目标水平是20mA，并且其中，所述第二起始水平是20mA，而所述第二目标水平是4mA。
14.一种通信系统，包括：
步长选择器，所述步长选择器具有被配置为接收正压摆值的第一输入端、被配置为接收负压摆值的第二输入端和被配置为接收比较信号的第三输入端，所述步长选择器被配置为响应于所述比较信号提供压摆步长；
第一加法器电路，所述第一加法器电路具有被配置为接收所述压摆步长的第一输入端和被配置为接收存储压摆率的第二输入端，所述第一加法器电路被配置为在输出端提供当前压摆率；
存储器设备，所述存储器设备具有被配置为接收所述当前压摆率并提供所述存储压摆率的输入端；
第二加法器电路，所述第二加法器电路具有被配置为接收所述当前压摆率的第一输入端和被配置为接收数模转换器(DAC)代码的第二输入端，所述第二加法器电路被配置为在输出端提供下一个DAC代码原始信号；
锁存器，所述锁存器具有被配置为接收所述下一个DAC代码原始信号的输入端和被配置为接收时钟信号的上升沿时钟输入端，所述锁存器被配置为提供所述DAC代码；
比较电路，所述比较电路具有被配置为接收所述DAC代码的第一输入端和被配置为接收转变值的第二输入端，所述比较电路被配置为提供所述比较信号；
数字到电流转换器，所述数字到电流转换器被配置为接收所述DAC代码并且提供在伪正弦路径上在起始水平与目标水平之间转变的DC瞬态电流；以及
第三加法器电路，所述第三加法器电路具有输出端、耦合到所述DC瞬态信号的第一输入端和被适配成耦合到HART信号的第二输入端。
15.根据权利要求14所述的通信系统，其中，所述DC瞬态电流以加速压摆率从第一起始水平上升到所述第一起始水平与第一目标水平之间的中点，并且以减速压摆率从所述中点上升到所述第一目标水平，所述DC瞬态电流以所述加速压摆率从第二起始水平下降到所述中点，并且以所述减速压摆率从所述中点下降到第二目标水平。
16.一种通信方法，包括：
提供DC瞬态电流，所述DC瞬态电流以加速压摆率从第一起始水平上升到所述第一起始水平与第一目标水平之间的中点，并且以减速压摆率从所述中点上升到所述第一目标水平，所述DC瞬态电流以所述加速压摆率从第二起始水平下降到所述中点，并且以所述减速压摆率从所述中点下降到第二目标水平；
提供HART信号；
将所述DC瞬态电流和所述HART信号相加并且提供HART通信协议的模拟信令频谱和数字信令频谱的叠加信号；
通过连接器传送所述叠加信号；以及
接收所述叠加信号并且分离出所述模拟信令频谱和所述数字信令频谱。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/205,287 US11546016B2 (en) | 2021-03-18 | 2021-03-18 | Pseudo-sinusoidal waveform generator for HART communication |
| US17/205,287 | 2021-03-18 | ||
| PCT/US2022/020677 WO2022197879A1 (en) | 2021-03-18 | 2022-03-17 | Pseudo-sinusoidal waveform generator for hart communication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117044169A true CN117044169A (zh) | 2023-11-10 |
Family
ID=81346381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280021767.5A Pending CN117044169A (zh) | 2021-03-18 | 2022-03-17 | 用于hart通信的伪正弦波形发生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11546016B2 (zh) |
| CN (1) | CN117044169A (zh) |
| WO (1) | WO2022197879A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11979272B1 (en) * | 2021-12-17 | 2024-05-07 | Ethernovia Inc. | Low latency protection switching |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307441B1 (en) | 1997-12-31 | 2001-10-23 | Texas Instruments Incorporated | Shape modulation transmit loop with digital frequency control and method for same |
| AT412309B (de) * | 2002-11-29 | 2004-12-27 | Schindler Volker Dr | Übertragungsanordnung zur übertragung von signalen und d/a-umsetzerschaltungen hiefür |
| EP2595018B1 (en) * | 2011-11-17 | 2019-01-23 | Rockwell Automation Limited | Method and apparatus for analogue output current control |
| US9008197B2 (en) * | 2013-07-26 | 2015-04-14 | General Electric Company | Current loop voltage modulator for communication interface |
| CN106471781A (zh) * | 2014-07-09 | 2017-03-01 | 通用电气智能平台有限公司 | 用于执行数字hart解调的方法、系统以及计算机可读存储装置 |
| CN107208993B (zh) | 2014-12-03 | 2019-11-01 | 通用电气公司 | 通用输入和输出接口 |
-
2021
- 2021-03-18 US US17/205,287 patent/US11546016B2/en active Active
-
2022
- 2022-03-17 WO PCT/US2022/020677 patent/WO2022197879A1/en active Application Filing
- 2022-03-17 CN CN202280021767.5A patent/CN117044169A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11546016B2 (en) | 2023-01-03 |
| WO2022197879A1 (en) | 2022-09-22 |
| US20220302956A1 (en) | 2022-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117044169A (zh) | 用于hart通信的伪正弦波形发生器 | |
| JP2008518497A (ja) | シリアルデータバスのためのスレーブバスサブスクライバ | |
| US10013389B2 (en) | Automatic cascaded address selection | |
| TW275726B (en) | Apparatus for transmitting an output with predetermined frequency response to an unshielded twisted-pair media and waveform shaping circuit and method employed therein | |
| KR20120054977A (ko) | Ｐｌｃ 시스템 | |
| US6185252B1 (en) | Process for decoding a digital signal and a bus system and a peripheral unit therefor | |
| EP2060079B1 (en) | Circuit arrangement, local interconnect network (lin) comprising such circuit arrangement as well as method for processing input signals of the lin | |
| JPH1153294A (ja) | アドレス指定装置およびアドレス指定方法 | |
| JPH09507362A (ja) | 耐故障性ディジタル伝送システム | |
| EP1950884A1 (en) | Filter adjusting method, filter adjusting device, and filter circuit | |
| KR20060108769A (ko) | 차동 클럭 펄스 보상 방법 | |
| EP1710641A1 (en) | Received data compensating device | |
| EP1050137A1 (en) | Line driver with linear transistions | |
| CN110663226A (zh) | 状态信号输出 | |
| CN107800599B (zh) | 车载控制装置 | |
| US5473685A (en) | Telecommunications end station with electrically controlled terminating impedance | |
| JPWO2016038685A1 (ja) | 多重通信装置 | |
| JP3792556B2 (ja) | 通信回線テスト方法 | |
| CN114691421A (zh) | 解决通信接口暂态脉冲输出的电子装置及方法 | |
| CN115118137A (zh) | 脉冲分配装置及方法 | |
| JPH0730468A (ja) | フィールドバスの受信方式 | |
| CN116235471A (zh) | 用于在总线系统的第一被动参与者和第二被动参与者之间通信的方法 | |
| JP2017103610A (ja) | 伝送装置およびユニット | |
| KR20000029303A (ko) | 제어국과 기지국간의 트래픽을 감소시킬 수 있는 이동통신 시스템 | |
| EP0581372A2 (en) | End station for wire telecommunication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |